DE3244672A1

DE3244672A1 - Analog/digital-umsetzer

Info

Publication number: DE3244672A1
Application number: DE19823244672
Authority: DE
Inventors: Joseph Vincent 07417 Franklin Lakes N.J. McKenna
Original assignee: Singer Co
Current assignee: Singer Co
Priority date: 1981-12-03
Filing date: 1982-12-02
Publication date: 1983-06-09
Also published as: SE8206868D0; CA1219081A; SE8206868L; IT8224504A0; AU548969B2; GB2111333B; US4417234A; AU8882882A; NO162740B; FR2517902A1; SE454120B; NO823582L; IT1154354B; GB2111333A; NO162740C; JPS58105625A

Description

Analog/Digital-Umsetzer

Die Erfindung bezieht sich auf einen Analog/Digital-Umsetzer für Multiplexbetrieb, insbesondere für Inertialnavigationssysteme.

Es ist ein Analog/Digital-Umsetzer bekannt, bei welchem ein unbekannter Strom über einen Abtastwiderstand und einen Summierwiderstand zu einem elektronischen Integrator dividiert wird, welcher durch Stromimpulse genau bekannter Ladung rückgesetzt wird. Bei diesem Spannung/ Frequenz-Umsetzer kommen Präzisionsabgleichimpulse zur Anwendung, welche normalerweise bezüglich der Anstiegsund Abfallzeit analoger Schaltelemente lang sind, so daß die höchstmögliche Impulsfrequenz und damit die Auflösung' begrenzt ist (US-PS 3 389 27I).

Der Erfindung liegt die Aufgabe zugrunde, einen Analog/ Digital-Umsetzer zu schaffen, bei welchem die Umsetzungsauflösung verbessert und nur durch die Erequenzbegrenzung der Verknüpfungsglieder im Analog/Digital-Umsetzer begrenzt ist, welcher im Multiplexbetrieb arbeiten kann, so daß bei Mehrkanalumsetzungen die Kosten und der Platzbedarf verringert werden können, und welcher eine Vorspannungsstabilisationsschleife vom digitalen Ausgang her statt nur um einen analogen Abschnitt im Eingangsteil aufweist.

Diese Aufgabe ist durch die im kennzeichnenden [Teil des Patentanspruchs 1 angegebenen Merkmale gelöst. Vorteilhafte Ausgestaltungen des erfindungsgemäßen Analog/Digital-Umsetzers sind in den restlichen Patentansprüchen gekennzeichnet.

Vesentlicti beim erfindungsgemäßen Analog/Digital-Umsetzer ist auch, daß periodisch ein "Massesignal" als analöges Eingangssignal ausgewählt und des Analog/Digital-Umsetzers durchschnittliche digitale Messung dieses Eingangssignals dazu verwendet wird, um anfänglichen Versatz und Versatzdrift in der Eingangsstufe bzw» am Puffer des Analog/Digital-Umsetzers zu kompensieren, ebenso wie Drift innerer Parameter des Analog/Digital-Umsetzers, beispielsweise der ßampenneigung« Weiterhin ist bedeutsam, daß der gemultiplexte, im wesentlichen impulsabgetastete Analog/Digital-Umsetzer mit gleichbleibender Geschwindigkeit aufeinanderfolgende Ausgangssignale liefert, vorzugsweise eines ausgangsseitig vorgesehenen Schieberegisters, welche bei digitaler Akkumulation das Äquivalent des Integrals des umgesetzten Eingangssignals oder bei richtiger Skalierung und richtigem Akkumulator- ' rücksetzen den Langzeitdurchschnitt oder -mittelwert die« ses Eingangssignals ergeben, wie bei integrierenden Gleichspannungsvoltmetern der Fall«. Ferner ist wichtig, daß ein genaues Amplitudenzittern eingesetzt wird, um "Totbandeffekte" zwischen Quantisierungsniveaus im Durchschnitt bzw. Mittel einer Serie von Umsetzungen auf ein Mindestmaß zu reduzieren,,

Der erfindungsgemäße Analog/Digital-Umsetzer vermittelt insbesondere die sich aus der genannten Aufgabenstellung ergebenden Vorteile» Besonders hervorzuheben ist das Vermögen, im Multiplexbetrieb arbeiten zu können, so daß bei solchen Systemen, in welchen Mehrkanalumsetzungen erforderlich sind, die Kosten und Abmessungen verringert werden können» Insbesondere gegenüber Spannung/Frequenz-Umsetzern ist die Umsetzungsauflösung verbessert, weil sie nur durch die Frequenzbegrenzung der Verknüpfungs-

BAD ORIGINAL

glieder im Analog/Digital-Umsetzer begrenzt ist, während bei den Spannung/Erequenz-Umsetzern Eräzxsionsabgleichimpulse zur Anwendung kommen, welche normalerweise im Vergleich zur Anstiegs- und Abfallzeit analoger Schaltelemente lang sind, so daß die maximale Impulsfrequenz und also auch die Auflösung begrenzt ist. Es ist eine Vorspannungsstabilisationsschleife vom digitalen Ausgang selbst vorgesehen, statt nur um einen analogen Bereich im Eingangsteil herum, wie man mit chopperstabilisierten Verstärkern bei vielen anderen Umsetzungsvorschlägen verfährt. Bei Verwendung des Analog/Digital-Umsetzers zur Umsetzung von Strömen in digitale Äquivalente ist die EingangsautoSkalierung einfach zu bewerkstelligen, indem Abtastwiderstände während "Non-aperture"-Intervallen des betroffenen Signals elektrisch geschaltet werden, so daß Signaldiskontinuitäten und Ladungsinjektionseffekte, bewirkt durch Schalten, vermieden sind.

Der mehrkanalige , gemultiplexte Analog/Digital-Umsetzer mit rückkopplungsstabilisierter Rampe und einer Vorspannungsstabilität von Tag zu Tag im Submikrovoltbereich gemäß der Erfindung ist insbesondere für die Verwendung in Verbindung mit Inertaalnavigationssystemen geeignet, um Rückstellströme in deren Kreisel- und Beschleunigungsmessersteuerschleifen zu digitalisieren.

Nachstehend ist eine Ausführungsform des erfindungsgemäßen Analog/Digital-Umsetzers anhand der Zeichnung beispielsweise beschrieben. Darin zeigen:

Figur 1 ein Blockschaltbild der Ausführungsform5

!figur 2 ein detaillierteres Blockschaltbild des Analog/Digital-Umsetzers gemäß Figur 1 zur Veran™ schaulichung insbesondere des Rampenspannungsgenerators, des Zitterspannungsgenerators und des Bezugsspannungsgenerators desselben 5 und

Figur 3 eine graphische Darstellung zur Veranschaulichung einer vom Zitterspannungsgenerator gemäß Figur 1 land 2 "bewirkten WellenforKo

Der Analog/Digital-Umsetzer 10 gemäß Figur 1 ist als Umsetzer mit stabilisierter Hampenspannung ausgebildet und weist einen Timing- und Steuerungsteil 12, einen Analogteil 14 und einen Ausgangsteil 16 auf.

Der Timing- und Steuerungsteil 12 weist einen nicht dargestellten Hochfrequenzoszillator auf, um mit dessen HiI-fe zeitlich abgestimmte Steuersignale für den Analogteil 14 und den Ausgangsteil 16 zu erzeugen, welche den Betrieb derselben und den Ablauf der dabei stattfindenden Vorgänge zeitlich steuern.

Der Analogteil 14 weist einen Multiplexer 18, ein Puffer 20, einen Rampenspannungsgenerator 22, einen. Vergleicher 24, einen Zitterspannungsgenerator 26 und einen Bezugsspannungsgenerator 27 auf. *

Der Multiplexer 18 weist acht Eingangskanäle und somit acht Eingangsleitungen 28, 30, 32, 34, 36, 38, 40, 42 auf, ferner drei Auswahlsteuerleitungen 44, 46, 48 und eine · Ausgangsleitung ^O. Zwei Eingangsleitungen 28 und 36 liegen jeweils an "Signalmasse", und zwei weitere Eingangsleitungen 34 und 42 sind gemäß Figur 2 jeweils mit einem Beschleunigungsmesser 23 bzw. einem Kreisel 21 einer Trägheitsplattform 25 eines Inertialnavigationssystems verbunden. Die Auswahlsteuerleitungen 44, 46, 48 dienen zur Auswahl derjenigen Eingangsleitung 28 bzw. 30 bzw. 32 bzw. 34 bzw. 36 bzw. 38 bzw. 40 bzw. 42, deren Eingangssignal umgesetzt werden soll, wozu der Multiplexer 18 über die Auswahlsteuerleitungen 44, 46, 48 vom Timing- und Steuerungsteil 12 jeweils mit einem entsprechend codierten Auswählsignal beaufschlagt wird. Die Ausgangsleitung 50 führt zum Puffer 20, um das im Multiplexer 18

ausgewählte Eingangssignal in das Puffer 20 einzuspeisen.

Der Bezugsspannungsgenerator 27 ist über zwei Bezugsspannungsleitungen 58 und 59 sowohl mit dem Rampenspannungsgenerator 22 als auch mit dem Zitterspannungsgenerator 26 "verbunden, um dieselben jeweils über die eine Bezugsspannungsleitung 58 mit einer Bezugsspannung V_R und über die andere Bezugsspannungsleitung 59 mit einer doppelt so großen Bezugsspannung 2V-n zu beaufschlagen»

Der Rampenspannungsgenerator 22 ist weiterhin an zwei Eingängen über eine erste Steuerleitung 60 bzw<> eine zweite Steuerleitung 63 LrLt dem Auslangsteil 16 verbunden sowie mit einer Ausgangsleitung 62 versehen»

Der Zitterspannungsgenerator 26 weist eine Ausgangsleitung ^2 auf und ist an einem weiteren Eingang über eine Steuerleitung 74- zur Beaufschlagung mit einer Zitterspannungsbezugsfrequenz mit dem Timing- und Steuerungsteil 12 verbunden.

Die Ausgangsleitung des Puffers 20 und die beiden Ausgangsleitungen 62 sowie 72 des Rampenspannungsgenerators 22 bzw. des Zitterspannungsgeneratox-s 26 cind jeweils über einen Summierwiderstand 52 bzw. 54- bzwi 56 (R1 bzw. R2 bzw. R3) an einer Verknüpfungsstelle 53 miteinander verbunden, so daß die Ausgangssignale des Puffers 20, des Rampenspannungsgenerators 22 und des Zitterspannungsgenerators 26 an einem Eingang des Vergleichers 24 summiert anfallen.

Der Vergleicher 24 ist an einem nicht invertierenden Eingang über eine erste Eingangsleitung 64 mit der Verknüp-

* - » w ir ~t

- 10 -

fungsstelle 53 verbunden und an einem invertierenden Eingang über eine zweite Eingangsleitung 6b an "Signalmasse" 68 gelegt sowie mit einer Ausgangsleitung 70 versehen, welche den Analogteil 14 mit dem Ausgangsteil 16 verbindet. Das Ausgangs signal des Vergleichers 24 wechselt vom Niveau entsprechend einer logischen "1" zum Niveau entsprechend einer logischen "0", wenn die Summe der Ströme in den drei Widerständen 52, 54-, 56 negativ wird, also das Ausgangssignal des Rampenspannungsgenerators 22 bzw. die von diesem in der Ausgangsleitung 62 gelieferte Rampenspannung bei entgegengesetztem Vorzeichen bzw. entgegengesetzter Polarität gleich der Summe der Ausgangssignale des Puffers 20 und des Zitterspannungsgenerators 26 bzw. des gepufferten Eingangssignals und der vom Zitterspannungsgenerator 26 in der Ausgangsleitung 72 gelieferten Zitterspannung ist.

Der Ausgangsteil 16 weist ein Flip/Flop 76, ein Gatter 78, einen Zähler 80 und ein Schieberegister 82 auf.

Das Flip/Flop 76 ist an einem Set-Eingang über eine Startsteuerleitung 84 zur Beaufschlagung mit einem Startimpuls mit dem Timing- und Steuerungsteil 12 verbunden, an einem Reset-Eingang zur Beaufschlagung mit einem Stopsignal an die Ausgangsleitung 70 des Vergleichers 24 angeschlossen und über eine Ausgangsleitung 86 zum Öffnen des Gatters 78 mit letzterem verbunden, wobei ein weiterer Ausgang des Flip-Flops 76 an die erste Steuerleitung 60 des Rampenspannungsgenerators 22 angeschlossen ist.

Das Gatter 78 ist an einem zweiten Eingang über eine Taktsignalleitung 88 zur Beaufschlagung mit Taktimpulsen mit

BAD ORIGINAL

dem Timing- und Steuerungsteil 12 sowie über eine Ausgangsleitung 90 mit dem Zähler 80 verbunden, um letzteren bei geöffnetem Gatter 78 mit Taktimpulsen zu beaufschlagen»

Gemäß Figur 2 weist der Rampenspannungsgenerator 22 ein D-Flip/Flop 57 mit einer ausgangsseitigen Servoleitung

"Ό 61 auf, welches am D-Eingang mit der zweiten Steuerleitung 63 des Rampenspannungsgenerators 22 und an einem Taktsignaleingang mit einer Eingangsleitung 65 verbunden ist« Das zur Steuerung dienende Flip/Flop 57 wird am Ende jeder Stabilisationsumsetzung getaktet, also am Ende jeder UmsetüOiig, welche sich während der Auswahl von "'Signalmasse" bzw» des "Massesignals" durcii den Multiplexer 18 als Eingangssignal für den Analog/Digital-Umsetsar 10 ergibt. Das Ausgangssignal des Flip/Flop 57 nach, dem Takten hängt vom Zustand des höchstwertigen Bits (MSB) des gattergesteuerten Zählers 80 ab und geht über die Servoleitung 61 dem Eingang eines Inverters 92 mit offenem Kollektor zu. Dessen Ausgangssignal wird über einen Widerstand 94- auf die Bezugsspannung 2Vp in der Bezugsspannungsleitung 59 des Bezugsspannungsgenerators 27 hochgezogen und über einen Eingangsxtfiderstand 98 einem Integrationsverstärker mit einem Rückkopplungskondensator 100 zvn Eingangssignalintegrieren zugeführt» Das Ausgangssignal des Integrationsverstärkers 96 geht über einen Widerstand 102 der Verknüpfungsstelle 104 zweier weiterer Widerstände 106 -und 108 zu, welche einen Summierverstärker 110 mit einem Rückkopplungskondensator 112 zum Eingangssignalintegrieren mit Erimärstrom beaufschlagen« Zum Rückkopplungskondensator 112 ist ein FET-Schalter 114- parallel geschaltet, welcher einen zum Rückkopplungskondensator 112 parallelen Weg geringen Widerstandes dann vermittelt, wenn

BAD ORiGlNAL

die Klemmspannung in der ersten Steuerleitung 60 des Ram penspannungsgenerators 22 positiv ist. Lin weiterer FET-Schalter 116 vermittelt dann auch einen Weg geringen Widerstandes zwischen der Verknüpfungsstelle 104 und der die Bezugsspannung V_R führenden Bezugsspannungsleitung 58 des Bezugsspannungsgenerators 27-

Somit ist das Ausgangssignal des Summierverstärkers 110 auf die Bezugsspannung V_R in der BezugsSpannungsleitung 58 des Bezugsspannungsgenerators 27 geklemmt, wenn die Klemmspannung in der ersten Steuerleitung 60 des Rampenspannungsgenerators 22 positiv ist. Bei negativer Klemmspannung in der ersten Steuerleitung 60 zieht dagegen ein eingangsseitig an die erste Steuerleitung 60 angeschlossener FET-Treiber 118 die Gatts der FET-Schalter 114 sowie 116 negativ, so daß deren Widerstand sich TJnendlich nähert und das Ausgangssignal des Summierverstärkers 110 nach unten zu "rampen" beginnt, und zwar infolge des über den Widerstand 106 zugeführten Primärstroms und des über den Widerstand 102 vom Integrationsverstärker 96 gelieferten Feinabstimmungsstromes. Das Ausgangssignal des Summierverstärkers 110 geht über die Ausgangsleitung 62 des Rampenspannungsgenerators 22, den Widerstand 54 und die Eingangsleitung 64 dem Vergleicher 24 zu.

Der vom Integrationsverstärker 96 gelieferte Feinabstimmungsstrom modifiziert die Neigung der Rampe des Ausgangssignals des Summierverstärkers 110, so daß nominell 50 % der Stabilisationsumsetzungen zu einem Zustand des höchstwertigen Bits des Zählers 80 führen, welcher einer logischen ^W1^M entspricht. Die restlichen Umsetzungen resultieren in einem Ausgangssignal entsprechend ei-

ner logischen "0ⁿ. Somit ist entsprechend einem wichtigen Merkmal des Analog/Digital-Umsetzers 10 der durchschnittliehe Zählerstand im gattergesteuerten Zähler 80 für Stabilisationsumsetzung um einen halben niedrigstwertigen Bit geringer als die halbe Zählerkapazität»

Der Zitterspannungsgenerator 26 weist gemäß Figur 2 einen Inverter 120 mit offenem Kollektor auf, dessen Eingang an die Steuerleitung 74 des Zitterspannungsgenerators 26 angeschlossen ist und dessen Ausgangssignal über einen Widerstand 122 auf die Bezugsspannung 2V_fi in der Bezugsspannungsleitung 59 des Bezugsspannungsgenerators 27 hoch- gezogen und über oinen weiteren Widerstand 124 einer mit dem invertierenden Eingang eines Verstärkers 126 verbundenen Verknüpfungsstelle 125 zum Summieren zugeht, an welcher weiterhin ein Widerstand 128 angeschlossen ist, der * mit der die Bezugsspannung 2Vn führenden Bezugsspannungsleitung 59 des Bezugsspannungsgenerators 27 verbunden ist-Am nicht invertierenden Eingang ist der Verstärker 126 mit der die Bezugsspannung Vg führenden Bezugsspannungsleitung 58 des Bezugsspannuiigsgenerators 27 verbunden, und der Ausgang ist über einen Kondensator I30 sowie einen dazu parallelen Widerstand 132 auf den invertierenden Eingang bzxtf» die Verknüpfungsstelle 125 rückgekoppelt»

Die über die Steuerleitung 74 zugeführte Zitterspannungsbezugsfrequenz bewirkt somit, daß der Verstärker 126 eine etwa dreieckige Welle mit dieser Frequenz liefert. Das Ausgangssignal des Verstärkers 126 geht über die Ausgangsleitung ^2. des Zitterspannungsgenerators 26, den Widerstand 56 und die Eingangsleitung 64 dem Vergleicher 24 zu»

BAD ORIGINAL

Der Bezugsspanriungsgenerator 27 weist gemäß Figur 2 eine Zenerdiode 134- zu Bezugszwecken und einer aus zwei Widerständen I36 sowie 138 bestehenden Spannungsteiler auf, ferner zwei weitere Widerstände 140 sowie 142, einen Rückkopplungswiderstand 144, einen Operationsverstärker 146 und einen Verstärker 148, welche so geschaltet sind, daß sie auf der Bezugsspannungsleitung 58 die Bezugsspannung V und auf der Bezugsspannungsleitung 59 die Bezugsspannung 2V-D liefern. Zur Gewährleistung des Bezugsspannungslieferungsanlaufs ist eine an eine eine Spannung von +5V liefernde Spannungsquelle angeschlossene Diode 150 vorgesehen.

Gemäß Figur 2 ist dem Flip/Flop 76 ein weiteres Flip/Flop 152 zugeordnet, um den über die erste Steuerleitung 60 des Rampenspannungsgenerators 22 gesteuerten Start der Rampe des Ausgangssignals desselben und das über die Ausgangsleitung 86 des Flip/Flops 76 gesteuerte Hinzuschalten des Zählers 80 mit den Taktimpulsen zu synchronisieren, welche ein vom Hochfrequenzoszillator des Timing- und Steuerungsteils 12 beaufschlagter Taktgeber 17 mit hoher Frequenz über die Taktsignalleitung 88 liefert. Dazu wird das Flip/Flop I52 mit dem in der Startsteuerleitung 84 zugeführten Startimpuls gesetzt, um das nachgeschaltete Flip/Flop 76 über zwei Ausgangsleitungen 154-sowie 156 vorzubereiten, so daß es bei der negativ gehenden Flanke bzw. der Hinterflanke des folgenden Taktimpulses in der Taktsignalleitung 88 gesetzt wird und die erste Zählung im Zähler 80 eine halbe Taktimpulsperiodendauer nach dem Setzen des Flip/Flops 76 erfolgt.

Der Zähler 80 zählt dann die vom Taktgeber 17 gelieferten Taktimpulse weiter, bis der Vergleicher 24 in der

Ausgangsleitung 70 ein Ausgangssignal entsprechend einer logischen. "0" liefert, womit die beiden Flip/I¹!ops 152 und 76 beaufschlagt und rückgesetzt werden* Somit stellt der Zählerstand des Zählers 80 das digitale Äquivalent des ausgewählten, analogen Eingangssignals des Analog/ Digital-Umsetzers 10 "bzw,, der Amplitude dieses Eingangssignals dar.
10

Der Analog/Digital-Umsetzer 10 gemäß Figur 1 und 2 funktioniert im wesentlichen folgendermaßen. Der Rampenspannungsgenerator 22 ist auf die Bezugsspannung Vn geklemmt, während das umzusetzende Eingangssignal, eine Spannung, im Multiplexer 16 ausgewählt und in das Puffer 20 eingegeben wird. Ein im Timing- und Steuerung5teil 12 erzeugter Startimpuls setzt das Flip/Flop 76, welches gleichzeitig das Gatter 78 öffnet, um den Taktgeber 17 mit dem · Zähler 80 zu verbinden, und den Rampenspannungsgenerator 22 ansteuert, um die abfallende Rampe des Ausgangssignals desselben beginnen zu lassen«, Sobald die Rampe die Amplitude des gepufferten Eingangssignals erreicht, allerdings bei entgegengesetzter Polarität, ändert sich das Niveau des Ausgangssignals des Vergleichers 24 von demjenigen entsprechend einer logischen "1" zu demjenigen entsprechend einer logischen "0", so daß das Flip/Flop 76 rückgesetzt wird und jegliches weitere Zählen im Zähler 80 unterbrochen ist» Der darin akkumulierte Zählerstand ist somit der Zeitspanne zwischen dem Start der Rampe des Ausgangssignals des Rampenspannungsgenerators 22 und dem Nülldurchgang des Vergleichers 24 proportional.

der/
Wenn Rampenspannungsgenerator 22 die Rampenspannung v-n = Vtj - s · t (s = Rampenneigung; t = Zeit) liefert und der Hulldurchgang des Vergleichers 24- nach einer Zeit-

BAD ORIGINAL

spanne T erfolgt, sobald die Rampenspannung v_D und die

ix

Eingangsspannung Vo-rn tei einander entgegengesetzter Polarität einander gleich sind, dann ergibt sich für diese Zeitspanne T:

v_R - s.T - -v_SIG

Wenn ferner der Taktgeber 17 Taktimpulse mit der Frequenz fm- liefert, dann ergibt sich für den Zählerstand C des

\JJU

Zählers 80 nach der Zeitspanne T und die Eingangs spannung als Funktion dieses Zählerstandes C:

^VSIG ■ ^s-°/^fCL - ^VR

Während die Bezugsspannung Vn und die Frequenz f^j sehr genau hervorgebracht werden können, beispielsweise durch Verwendung einer thermisch gesteuerten Zenerdiode 134- im Bezugsspannungsgenerator 2? bzw. eines Kristalloszillators für den Taktgeber 17, ist es nicht möglich, die Rampenneigung s mit zur Zeit erhältlichen Bauelementen auf einfache Weise zu stabilisieren.

Im allgemeinen weisen Rampenspannungsgeneratoren eine Spannungsquelle auf, um einen Widerstand R_& mit einer Spannung V^, zu beaufschlagen und einen Strom I~ zu er-

BAD-ORiGINAt

zeugen, mit welchem ein Kondensator der Kapazität CU aufgeladen wird, so daß sich am Kondensator eine Rampenspannung bzw. eine rampenförmig verlaufende Spannung mit einer Rampenneigung bzw« Inderungsgeschwindigkeit Ig/CL (Volt/See) ergibt, welch letztere somit von Driften bezüglich der Spannung Vq, des Widerstandes R~ und der Kapazität Cp unmittelbar beeinflußt ist. 10

Diese Driften werden beim Analog/Digital-Umsetzer 10 dadurch kompensiert, daß Stabilisationsintervalle bei der zeitlichen Umsetzersteuerung vorgesehen sind, während welcher der Multiplexer 18 ein "Massesignal" statt eines aktiven EL^gcüigs signals für die Umsetzung auswählt= Wenn die Messung dieses "Massesignals" durch den Analog/Digital-Umsetzer 10 ein positives Niveau, also ein Niveau größer als Null YoIt, oder ein Niveau von Null Volt an- ■ gibt, dann wird das zu Steuerungszwecken im Rampenspannungsgenerator 22 vorgesehene Flip/Flop 57 gesetzt, während es andernfalls rückgesetzt wird» Das Ausgangssignal des Flip/Flops 57 geht dem Integrator 92, 94·, 96, 98, 100 zu, welcher ausgangsseitig einen Peinabstimmungsstrom liefert, der dem Primärstrom I„ des Rampenspannungsgenerators 22 im Widerstand 106 hinzugefügt wird, um die Rampenneigung zu steuern» Der Zustand des Flip/ Flops 57 ändert sich nach jedem Stabilisationszyklus, bei welchem das digitale Meßergebnis einen Polaritätswechsel des abgetasteten "Null-Volt-Signals" angibt. Es existiert dann ein Grenzzyklus, bei welchem eine Hälfte der Stabilisationsumsetzungen eine Null- oder positive Messung und eine Hälfte der Stabilisationsumsetzungen eine negative Messung reflektieren» Das durchschnittliche digitale Ergebnis der Stabilisationsumsetzungen, also der Umsetzungen eines "'Massesignals", oder irgendei-

BAD ORIGINAL

nes anderen Eingangssignals des Analog/Digital-Umsetzers 10, welches von einer Spannung von Null Volt gebildet ist, ist -0,5 niedrigstwertiger Bit des digitalen Ausgangssignals des Analog/Digital-Umsetzers 10.

Der Analog/Digital-Umsetzer 10 ist insbesondere für solche "Verwendungen bestimmt, bei welchen der Durchschnitt von Ausgangssignalentnahmen kritisch ist, so daß ein "Cycling" des niedrigstwertigen Bits bei aufeinanderfolgenden Umsetzungen nicht zu beanstanden sein muß. Damit das durchschnittliche Ausgangssignal des Analog/Digital-Umsetzers 10 korrekt ist, sollte jeder Umsetzung ein halbes niedrigstwertiges Bit digital hinzugefügt werden.

Auch die Hinzufügung von einem niedrigstwertigen Bit zu jeder zweiten Umsetzung ist möglich.

Um Quantisierungsfehlerauswirkungen im durchschnittlichen Ausgangssignal des Analog/Digital-Umsetzers 10 auf ein Mindestmaß zu reduzieren, wird der Vergleicher 24 nicht nur mit der im Rampenspannungsgenerator 22 erzeugten Rampenspannung und dem gepufferten Eingangssignal beaufschlagt, sondern zusätzlich noch mit der im Zitterspannungsgenerator 26 erzeugten Zitterspannung, welche über die Ausgangsleitung 72 desselben zugeführt und mit den beiden Ausgangssignalen des Rampenspannungsgenerators 22 bzw. des Puffers 20 summiert wird.

JO Bei einem idealen, rauschenfreien Analog/Digital-Umsetzer ist das richtige digitale Ausgangssignal für analoge Eingangssignale zwischen den analogen Äquivalenten von -0,5 niedrigstwertiger Bit und +0,5 niedrigstwertiger Bit stets gleich Null. Es existieren also unwirksame Bereiche, in welchen geringe Änderungen des analogen

BAD ORIGINAL

Eingangssignals im digitalen Ausgangssignal nicht in Erscheinung treten« Die beim Analog/Digital-Umsetzer10 angewendete, dreieckige Zitterspannung reduziert diesen "Totbandeffekt" bei Durchschnittsdaten auf ein Mindestmaß, wie in Figur 3 veranschaulicht.

Für eine maximale Wirksamkeit der Zitterspannung muß sie eine ganze Zahl von niedrigstwertigen Bits in äquivalenter Eingangssignalamplitude sein, sehr lineare Steigungen aufweisen und eine Frequenz haben, welche von derjenigen verschieden ist, bei welcher das Eingangssignal des jeweils ausgewählten Eingangskanals umgesetzt wird. Wenn genau eine ganze Zahl N von Umsetzungen einer Gleichspannung in genau einer ganzen Zahl Il von Zitterspannungszyklen erfolgen, wobei weder das Verhältnis M/N noch des Verhältnis N/M eine ganze Zahl ist, und wenn die Zitterspan-· nungsamplitude genau eine ganze Zahl Z von niedrigstwertigen Bits Spitze zu Spitze in äquivalenter Amplitude ist, dann wird die durchschnittliche Quantisierungsfehleramplitude für Gleichspannungseingangssignale bei der Akkumulierung des Durchschnitts über N Umsetzungen gleich Z/2N niedrigstwertiger Bit statt 1/4- niedrigstwertiger Bit, wie ohne Zitterspannung der Fall» Unvermeidliches elektrisches Rauschen im Eingangssignal, in der Rampenspannung und in der Zitterspannung, ferner im Vergleichervorderende, bewirken einen weiteren Zittereffekt, welcher die unwirksamen Bereiche weiter vermindert, jedoch die Periode verlängert, über welche die Umsetzungen gemittelt werden müssen, um eine vorgegebene Auflösung des digitalen Ergebnisses zu erzielen»

Gemäß Figur 3 gilt für das durchschnittliche Ausgangssig- nal D = f*(Q+1)«>y°!P ·*■ Q»(1-y)°T*l/T «= Q+y» Das analoge

av

u- α

BAD ORIGINAL

Eingangssignal ist (Q+y) niedrigstwertigen Bits äquivalent, wobei die Größe y einen Bruchteil ?ines niedrigstwertigen Bits darstellt.

Dementsprechend arbeitet der Analog/Digital-Umsetzer 10 gemäß Figur 1 und 2, wobei der Multiplexer 18 die sechs jeweils ein aktives Eingangssignal führenden Eingangsleitungen 30, 32, 34, 38, 40, 42 und dies beiden jeweils ein Stabilisationssignal bzw. "Massesignal" führenden Eingangsieitungeη 28, 36 nacheinander in gleichbleibender Reihenfolge mit der Ausgangsleitung 50 verbindet. Das Eingangssignal des Inverters 92 des Rampenspannungsgenerators 22 kommt über die Servoleitung 61 vom vorgeschalteten Flip/Flop 57. Der Inverter 120 des Zitterspannungsgenerators 26 wird über die Steuerleitung 74-mit einer Rechteckwelle bzw. Rechteckimpulsen beaufschlagt, welche in einem nicht dargestellten Rückwärtszählschaltkreis vom 52,4288 MHz Haupttaktgeber 17 abgeleitet wird bzw. werden. Der Bezugsspannungsgenerator 27 liefert die Bezugsspannungen V„ sowie 2Vp, womit der Rampenspannungsgenerator 22 und der Zitterspannungsgenerator 26 jeweils weiterhin beaufschlagt werden.

Ein Prototyp des Analog/Digital-Umsetzers 10 wurde unter Verwendung der in der folgenden Tabelle I angegebenen Bauelemente erstellt:

- 21 Tabelle I

5	Widerstand,	52	112	1,3 K	Widerstand	114	FTBWtWY ' 124	56	(MF :	iiTrjii.-jiBiriairii'.-iiw^wm^^'i'iiiit'tiiqi» K
	ID	54-	130	1,3 K		116	128	1,5		M . j
	11	56	20	5,6 M	W	17	132	1,5		M ' ^;
	" W	94	96	10 K	Il		136	4,99		κ i
	It	98	110	22 M	Il		138	1,4		κ - i
10	11	102	130	8,2 M	Ot		140	4,99		^k I
	η	106	146	39 K	J« -	142	4,99		^k i
	n	108	148	39 K	It	144	1,8		I
	11	122		3 κ
15	Kondens cJ-'c öri 00		0,1 MF					J
	11	Doppe1-Flip/Flop	2000 PF				S
	11	j Flip/Flop	0,01 MF				■ \
	Verstärker	Gatter	BUF-02 (	J PMI)			Λ
	Il	Inverter	OP-16	J PMI)			I
20	Il	Inverter	OP-16	J PMI)			i
	11	Zähler 80,	OP-16	JEMI)			J
	ti	Zähler 80,	OP-16	JEMI)			I
	η		OP-16	J PMI)
25	Multiplexer		18		CD 4051 (ECA)
	Vergleicher		24		LM 161 D (NATIONAL)
		152/76		54 s 113
	57		54 LS 74	{ P
	78		54 LS 00
30	92		54 LS 26
	120		54 LS 26
	erster Teil		54 s 197
	restliche Teile	54 LS 393
	JFET-Schalter	2 N 4391
35	JFET-Schalter	2 N 4391
	Taktgeber	49,92 MHz	ELECTRONICS) J

BAD ORIGINAL

Ein Prototyp des Analog/Digital-Umsetzers 10 wurde in Bezug auf die Versatz- bzw. Offset-Stabilijät in Abhängigkeit von der Zeit untersucht, und zwar vom 07.01.1980,
19.00 Uhr, bis zum 09.01.1980, 16.00 Uhr, bei einer wahrscheinlichen Umgebungstemperaturvariation von 3° C (Spitze zu Spitze), unter Verwendung eines Taktgebers von 24 MHZ statt 26.2144 MHZ, unter Anwendung einer Zitterspannungsfrequenz von 400 HZ und bei entferntem Multiplexer, wobei der entsprechende Ausgang geerdet und die Auswahlsteuerleitungen aus der Verdrahtung entfernt wurden. In der nachstehenden Tabelle II sind die Versuchsergebnisse aufgeführt.

Tabelle II

	Testzeit (min)	12	955	135	72	130	1221	103
Kanal .	+8.3	+8.3	+8.6	+8.5	+8.5	+8.4	+8.1
1	-2.4	-2.7	-2.6	-2.8	-2.4	-2.4	-2.6
2	+1.3	+0.8	+1.1	+1.1	+0.9	+1.0	+1.0
3	+7.8	+7.6	+7.5	+7.6	+7.6	+7.5	+7.4
4	+3.1	+2.9	+2.7	+2.7	+2.6	+2.7	+2.7
5	+ 6.5	+ 6.5	+6.3	+ 6.4	+6.4	+ 6.3	+6.2
6	+4.2	+3.9	+4.0	+3.9	+3.9	+3.9	+3.8
Durch schnitt

(Versatz in ppm der wahren Größe (full scale) ).

Abwandlungen von der dargestellten und geschilderten Ausführungsform sind möglich. So können negative Bezugsspannungen und eine positive Rampe angewendet werden. Auch kann ein Puffer 20 mit einer Verstärkung größer als 1 zur Steigerung der Empfindlichkeit verwendet werden» Ferner können die Ausgangssignale des Zitterspannungsgenerators 26 und des Multiplexers 18 vor dem Puffer 20 summiert und der Vergleicher 24 so angeordnet werden, daß er die Differenz zwischen der Rampenspannung und dem kombinierten Ausgangssignal des Puffers 20 erfaßt, wobei die Rampenspannung und das kombinierte Ausgangssignal verschiedene Eingänge des "Vergleichers 24 beaufschlagen und die Summierwiderständt. 52₅ 54-? 5S vor dem Vergleicher 24 wegfallen, so daß statt Widerstandsanpassungsungenauigkeiten Vergleichergleichtaktunterdrückungsverhältnismängel eine Rolle spie¹en» Weiterhin kann der Rampenspannungsge-· nerator 22 auf andere Art und Weise geklemmt und entklemmt werden. Es können die verschiedensten Operationsverstärker-, Transistor-, Vergleicher-, Verknüpfungsglied-, Dioden-, Widerstands- und Kondensatortypen verwendet werden.

Statt das Zittern über ein analoges Signal zustande zu bringen, kann mit einem Phasenzittern des Rampenstarts bezüglich der hochfrequenten Taktimpulse gearbeitet werden, welche im Datenzähler 80 gespeichert werden« Dazu kann der Startimpuls von einem vollkommen unabhängigen Taktgeber abgeleitet werden. Auch kann das von dem dem Flip/Flop 57 nachgeschalteten Integrator 92, 94, 96, 98, 100 gelieferte Korrektursignal, welches die Polarität des digitalen Ausgangssignals im Anschluß an die Stabilisationsintervalle reflektiert, ohne Beeinflussung des Rampenspannungsgeneratcrs 22 als zusätzliches analoges

BAD ORIGINAL

Eingangssignal der Vergleichersurmnierstelle oder als Feinabstimmung sspannung einem spannungsgesteuerten Oszillator zugeführt werden, welcher dann den die hochfrequenten Taktimpulse liefernden Kristalloszillator ersetzt.

L e θ r s e ί ί e

Claims

PATENTANWALT DIPL· ING. WOLF D. OEDEKOVEN 02. Dezember 1982 2/Ha OJEE SIUGER COMPANY, Stamford, Connecticut 06904, USA Patentansprüche

1. Analog/Digital-Umsetzer für Multiplexbetrieb, insx|c besondere fur laertialnavigationssysteme, gekennzeichnet durch

a) einen Multiplexer (18), welcher mit mehreren analogen EingangsSignalen beaufschlagbar ist,

b) einen Timing- und Steuerungsteil (12), welcher mit

dem Multiplexer (18) zur Auswahl eines analogen Eingangssignals gekoppelt ist,

c) einen rückkopplungsstabilisierten Rampenspannungsgenerator (22),

d) einen Vergleicher (24), welcher an einem Eingang (64) mit dem Ausgang (50) des Multiplexers (18)

-ZQ und dem Ausgang (62) des Rampenspannungsgenerators (22) verbunden ist, und

e) einen gattergesteuerten Zähler (80), welcher mit dem Ausgang (70) des Vergleichers (24) gekoppelt

BAD ORlOiNAL

und von letzterem zur Lieferung eines dem ausgewählten analogen Eingangssignal äquivalenten digitalen Ausgangssignals ansteuerbar ist.

2. Analog/Digital-Umsetzer nach Anspruch 1, gekennzeichnet durch einen Zitterspannungsgenerator (26), welcher ausgangsseitig mit dem Eingang (64) des Vergleichers (24) verbunden ist.

3. Analog/Digital-Umsetzer nach Anspruch 2, gekennzeichnet durch einen Bezugsspannungsgenerator (27), welcher ausgangsseitig mit dem Rampenspannungsgenerator (22) und dem Zitterspannungsgenerator (26) verbunden ist.

4. Analog/Digital-Umsetzer nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß der Multiplexer (18) über ein Puffer (20) mit dem Vergleicher (24) verbunden ist.

5. Analog/Digital-Umsetzer nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet , daß der Zähler (80) über eine Steuerleitung (63) auf den Rampenspannungsgenerator (22) rückgekoppelt ist.

6. Analog/Digital-Umsetzer nach Anspruch 51 dadurch gekennzeichnet, daß der Rampenspannungsgenerator (22) ein steuerndes, eingangsseitig an die Steuerleitung (63) angeschlossenes D-Elip/Plop (57), einen diesem nachgeschalteten Inverter (92) mit offenem Kollektor, einen letzterem nachgeschalteten Integrationsverstärker (96) und einen demselben

nachgeschalteten Summierverstärker (110) aufweist, welcher ausgangsseitig mit dem Vergleicher (24) verbunden ist.

7. Analog/Digital-Umsetzer nach einem der vorstehenden Ansprüche, dadurch ge k e η η ζ e i c h η e t , daß den Zähler (80) ein eingangsseitig einerseits an den Timing- und Steuerungsteil (12) und andererseits an einen Ausgang (86) eines Flip/Flop (76) angeschlossenes Gatter (78) vorgeschaltet ist, wobei das Flip/Flop (76) eingangsseitig einerseits mit dem Timing- und Steuerungsteil (12) urd andererseits mit dem Ausgang (70) des Vergleichers (24-) verbunden ist«

8. Analog/Digital-Umsetzer nach einem der vorstehenden Ansprüche, dadurch g e k e nn ζ ei c hn e t, daß dem Zähler (80) ein Schieberegister (82) zur Aufnähme von Daten aus dem Zähler (80) nachgeschaltet ist, welches mit dem Timing- und Steuerungsteil (12) zur Ansteuerung durch denselben verbunden ist«.

9. Analog/Digital-Umsetzer nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet „. daß der Multiplexer (18) eingangsseitig an eine Trägheitsplattform (25) angeschlossen ist»

1Oe Analog/Digital-Umsetzer nach Anspruch 9? dadurch gekennze ichne t, daß. der Multiplexer (18) eingangsseitig an einen Kreisel (21) und einen Beschleunigungsmesser (23) der Trägheitsplattform (25) angeschlossen ist»