JPS58105625A - 多重化したアナログ−デジタル変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明に多重化されたアナログ−デジタル変換器に関す
るものであり、とくに、帰還により安定化されるランプ
を有する多重化されたアナログ−デジタル変換器に関す
るものである。

本発明の変換器に毎日のバイアス安定変がマイクロゲル
ト以下の範囲である多チャンネル、多電化されたアナロ
グ−デジタル変換器である。このアナログ−デジタル変
換器の主な用途ａ慣性誘導装置の７！Ｄ２１？ｉ度計制
御ループとジャイロにおける復脩亀流のデジタル化であ
る。

従来のこの種のアナログ−デジタル変換器の一例が本願
出願人が特許権を有する米国特許第３３８９２７１号に
示されている。そのアナミグ−デジタルｔ＊＊ｉｃおい
ては未知電流は検出抵抗器と加算抵抗器を介して電子式
積分器へ分割される。その積分器は電荷が正確に知られ
ている電流パルスによってりでツトされる。この変換器
は電圧−周波数（Ｖ／Ｆ）ｆ換器として分拳される。

このような先行技術の間ＩＩＩｒｊ：、アナログ・スイ
ツチンダ装置の立上り時間と立下り時間よりも通常に長
い精密な平衡パルスをその変換器が用いており、そのた
めに最高ノソルス周波数し友がって分解能が制限される
ことである。

本発明の一実施例によれば、変換器に用いられている論
理素子の周波数＠界のみによりその分解能が制限される
だけであるから、変換分解能が向上する。

したがって、本発明の目的に、変換器に用いられている
論理素子の周波数限界のみによりｆ俟分解能が制限され
るアナログ−デジタルｆ撲罷を得ることである。

本発明の別の目的に、多重化性能を有することにより、
多チヤンネル変換を行えるにもｐ−カ・わらず低コスト
で、小型であるアナログ−デジタル変換器を得ることで
ある。

本発明の更に別の目的は、入力部中のアナログ部の周囲
だけでなく、アナログ出力端子ｐ・ら／９イアス安定化
ループを有する多重化され元アナログーデジタル変換器
を得ることである。

以下１図面を参照して本発明の詳細な説明する。

第１図には本発明の安定化されるランプ変換器（８ＲＣ
）　ｔｏの一実施例が示されている。このランプ変換器
ｌＯはタイミングおよび制御部１２と、アナログ部１４
と、出力部１６とを含む。変換器１０げ基本的な安定化
される変換器（ＳＲＣ）である。

タイミングおよび制＃ｌ１１２Ｈ高周波発振器（図示せ
ず）を含む。この高周波発振器は高周波クロック１７（
８２図）に出力を与える。このクロック１７の出力を分
局することによりタイミング信号が得られる。このタイ
ずング信号にアナログ￥ｌＡｌ４と出力部１６との動作
とシーケンスを制御する。

アナログ部１４ハマルチプレクサ１８と、バッファ４）
と、ランプ発生器ごと、比較器スと、ディザ−発生器が
と、基準発生器ごとを含む。

アナログｌ５１４はジャイロスコープ２１と７ＪＤ遼度
計βを含む、ジャイロスコープ４と加速度計オはマルチ
プレクサ１８へ接続される。ジャイロスコープ２１と加
速度計１８［慣性誘導装置のシラ・ソトホームのＳ晶で
ある。

マルチプレク′ｒ１８の入力端子へ与えられる８１ｍの
信号のうちの１つを選択するために、マルチプレクサ１
８ににタイきングおよび制御部１２からチャンネル選択
コードが与えられる。

マルチプレクサ１８ｉ選択し交信号を）々ソファ３）へ
与える。パンファ加の出力と、ランプ発生器乙の出力と
、ディザ−発生器あの出力とげ比較５瀕の入力１子で児
見合わされる。

基準発生器２７は基準電圧ｖＲと、このレベルの２倍の
電圧２ｖＲをディザ−発生器かとランプ発生器ａへ与え
る。

第１図に示すように、アナログ部１４は８本の信号入力
リード医、３０，３２，３４，３６，３８，４０．４２
を含む。

それらの信号入力リードに入力信号をマルチプレクサ１
８へ与える。アナログ＠１４ｎ３本のチャンネル選択リ
ード４４　、４６　、４８　、　％含む。それらのチャ
ンネル選択リードはマルチプレクサ１８がどの入力チャ
ンネルを選択するかを決定する。マルチプレクサ１Ｈの
出力線５ｏｒｘバツフア加に接続される。マルチプレク
ー９Ｆ１８の入力リードが、３６に接地される。

入力リード４２ニブラツトホームδのジャイロスコープ
ムヘ接続される。入力リード３４ニブラツトホーム５の
加速度計３へ接続される。

バッファｍＨＲ１信号加算抵抗器５２へ接続される。こ
の那算抵抗器５２は共通接続点＆においてＲ２ランプ７
１０３＠抵抗器ヌと、Ｒ３ディザ−刀口算抵抗器Ｉとに
接続される。

基準発生器２７は基準電圧１１５８と、第２の基準電圧
醒５９ｆ有する。この第２の基準電圧線には基準電８：
糾簡に与えられる電圧の２倍の電圧が与えられる。それ
らの基準電圧９５８．５９ｎディザ−発生ｔＦアの近く
で対応するｌ！５８．５９に接続され、かつランプ発生
器四の近くで対応する豐５８，５９に接続される。

８２図に示すように、ランプ発生器乙にＤ型制岬７リツ
プフロツゾ５７を有する。このフリップフロップ５７ハ
その出力１としてサーｄｒ＠６１を有する。

このフリップフロップ５７のＤ人力端子は入力１１１６
３であり、そのクロック入力端子に入力１１６５に接続
される。

第１図に示すように、ランプ発生器ηａクランプ制ｍｗ
ｉ６ｏと出力＠６２を有する。制＃Ｉｌ印に出力ｓ１６
に接続される。

比較器２４Ｈ非反転入力端子Ｂと、反転入力端子間と、
ストップ出力＠７０を有する。反転入力端子６６に了−
ス簡に接続される。抵抗器５２　、５４　、５６を流れ
る電流の和が負になった時に比較器湧の出力μａｉｉｉ
理ｌから論理０へ状態を変える。すなわち、ランプ電圧
に、バッファさｆｉ７２人力信号とディザ−電圧の和に
大きさが等し’＜、ｗＡ注が逆である。

ディザ−発生器かに出力線７２とディザ−基準周波数−
７４を有する。

出力１１１６ｔ！ゲート制＃７リツプフロツプ７６と、
ゲート７８と、カウンタ（資）と、シフトレジスタ８２
とを含む。

７リツプフロツプ７６Ｈ−ｔット入力端子とりｔット入
力端子および出力Ｈ８６を有する。七の１ツト入力端子
にはスタート信号＠８４から信号が与えられ、１ノーｔ
ツト入力端子にはストップ信号＠７０から信号が与えら
れる。出力＠８６に現われる出力がゲ−ドア８を開かせ
る。

ゲート７８ニクロツク入力＠ＳＳとゲーテッド°クロッ
ク入力＠！９０を有する。

次に、ランプ発生器四と、ディザ−発生器ふと。

基準発生器ごとが詳しく示されている第２図を参照する
。

ランプ発生器四は制御７リツプ７０ツブ５７ヲ含む、こ
のフリップフロップ５７ニ各安定化変換、すなわち、マ
ルチプレクサがアースを入力として選択する間に行われ
る変換、が終った時にロックされる。クロック動作が行
われた後の出力の状ｌｌ１ｒｚゲーテツド・カウンタ（
資）の最上位のピットの状態に依存する。フリップフロ
ップ５７の出力はコレクター放インバータ蛇の入力端子
へ与えられる。

インバータｎの出力端子は抵抗器％を介して騨めの２ｖ
Ｒまで引きあげられ、入力抵抗器部を介して槓分増暢器
％へ与えられる。増幅器９６框帰還コンデンサ１００を
有する。この帰還コンデンサに積分を行う几めに接続さ
れる。

増幅器％の出力に、・抵抗器１０６と１０８の共通接続
点１０４　　へ抵抗器１０２を介して与えられる。抵抗
器１０８　　に主１［流を汎算増幅器１１０へ供給する
。

このカロ算増幅器１１０は帰還コンデンサ１１２を有す
る。この崗還コ゛ンヂンｆｌ１２Ｆ！入方信号の積分を
行うために接続される。

ランプ発生器乙に第１のＦＥＴスイッチ１１４を有する
。このＦＥＴスイッチに、１Ｉ６０におけるクランプ電
圧が正の時にコンデンサ１１２の１子間に低い抵抗値の
針路を形成するように、コンデンサ１１２の端子間に接
続される。ランプ発生器乙に第２のＦＥＴスイッチ１１
６も含む。

このＦＥＴスイッチ１１６Ｈ，＠６０におけるクランプ
電圧が正の時に、共通接続点１０４から基準１１５８ま
で低い抵抗値の経絡を形成する。したがって、クランプ
電圧が正の時框、増幅器１１０の出力端子＠詔における
電圧ＶＨにクランプされる。線ωにおけるクランプ電圧
が負の時に、入力端子に＠ωが接続されているＦＥＴド
ライバ１１８がＦＥＴスイッチ１１４と１１６のゲート
を負に引き下げる。シ友がって、それらのＦＥＴスイッ
チの内部抵抗値は無限大に近づき、増幅器％から抵抗器
１０６を介して供給される主電流と、増幅器９６から抵
抗器１０２を介して供給されるバーニヤ電流とのために
、増幅器１１０の出力は傾斜減少（ランプ）を開始する
。

［λ上説明し次動作により、表面上げシ）チのスタブ変
亨によりゲーテッド・カウンタの最上位のピットとして
論理ｌが得られるように、増幅器１１０のランプ出力の
こう配を変更する増幅器％からバーニヤが供給される。

その変換の残りにより論理Ｏ出力が得られる。したがっ
て、スタブ（安定化）Ｔ羨のためのゲーテッド・カウン
タにおける平均カウントハ、カウント容量の手分より少
い２分のｌ　Ｌ８Ｂ　（最下位ピット）である、これに
変換器ｌＯの菖要な％微である。

増幅３１１０の出力に抵抗器５４を介して比較器ム５の
加算入力亀子刺へ与えられる。

ディザ−発生器２６ハコレクタ開放インバータ１２０を
含む。このインバータ１２０の入力亀子μディザー基準
＠７４に接続される。インバータ１２０の出力端子に抵
抗器１２２の１１５９の電圧２ｖＲまで引き上げられる
。インバータ１２０の出力は抵抗器１２４を介して増幅
器１２６の負入力端子へ与えられる。

また、増幅器１２６の負入力端子１２５にｌ動９の（圧
２ｖＲ％抵抗器１２８を介して与えられる。？！列接続
されているコンダンｔ　１３０と抵抗器１３２が増幅器
１２６の出力端子へ接続される。

したがって、＠７４を介して与えられるディザ−８波数
のために増幅器１２６の出力にディザ−周波数を有する
ほぼ三角波となる。この三角波出刃に抵抗器５６を介し
て比較器瀕の正入力端子部へ与えられる。

基準発生器２７はツェナー基準ダイオード１３４と、抵
抗ｉ　１３６　、１３８より成る分圧器とを含む。

基準発生ｖ！ｉｎの別の部分は抵抗器１４０，１４２と
、瘤遠抵抗器１４４と、演算増幅器１４６と、増幅器１
４８とを含む、それらの幽路部分に基準電圧ＶＨｔ−ｉ
Ｉ５８に与え、基準電圧の２倍である２ｖＲを−めへ与
える。

基準ｗｌＩのスタートを確実にする九めに＋５ｖ電源に
ダイオード１５０が接続される。

＠２図に示されているフリップフロップ７６ニ第１図に
示されているフリップフロップよりも１！ＩＮである。

Ｎ６０を介して与えられる信号により制御されるランプ
のスタートと、勝８６により制御されるカウンタ閏の動
作可能化とを高周波クロック出力ｌ！ｉ！！簡を介して
与えられる高周波信号に一期させるために別のフリップ
フロップ１５２が用いられる。

この−期に７１１ツブフロツプ１５２を線アを介して与
えられるス・ダート信号によりでツトされる。

このフリップフロップ１５２ニ出力＠１５２と１５４を
有する。それらの出力線ば綾部上の仄のクロック・９ル
スの狛へ向う縁部で１ツトされるように７リツプフロツ
プ７６を準備する。したがって、フリップフロップ７６
が１ツトされてからクロック周期の半分が経過し九時に
カウンタ閏が最初のカウントを行う。

比較器の出力Ｈ７０に与えらｒＬ定出力が論理Ｏになっ
て７リツプフロツプ１５２．７６をりｔッ卜するまで、
高周波クロック１ｉｔ１７により発生された高周波り四
ツクのカウント動作がカウンタ８０において行われる。

し九がって、カウンタ閉におけるカラン）数は選択され
た入力信号の振幅を表す。

次に、変換器ＩＯの動作を以下に説明する。変換器１０
は第１図に示すような基本的なランプ変換器である。変
換すべき入力信号（電圧）がマルチプレクサ（ＭＵＸ　
）　１８において選択され、バッファ加へ与えられる間
に、ランプ発生４乙は基準電圧ｖ１にクランプされる。

タイミングおよび制御１１（ＴｉＣ）部１２により発生
され九５ＴＡＲＴパルスが７リツプフロツプ（Ｆ／Ｆ　
）　７６をセットする。このフリップフロップ７６の１
つの出力が、カウンタ閏へ与えられる高周波クロック源
１７からの高周波クロックをゲート制御すると同時に、
ランプ発生４乙の出力の下向きランプ傾斜を開始させる
。その出力がバッファされている入力信号の振幅（ただ
し逆極性の）に達すると、それらの信号が与えられる比
較器スが状態を変え、フリップフロップ７６をリセット
してそれ以後のカウント動作を挙止する。

し九がって、その時までにカウントされたカウント値は
ランプ動作の開始から比較４勿が状態を変え走時までの
時間に比例する。この関係は次のとおりである。

ランプ電圧マｍ　＝％　　Ｉ　ｔ ここに、ｖ、＝基準電圧 Ｓ＝クランプこう配 ｔ　＝時間 である。ｖｌ＝−ＶＢＩＧの時に状態の変化（クロスオ
ーバ）が起る。

Ｖ　　−ａｔ　＝＝　　ＶＢＩＧ 凰 ｓ　ｔ　２ＶＲ＋　ＶＢＩＧ クロック周波数がｆｃＬであるとすると、カウンタのカ
ウント値は Ｃ＝　ｆｏＬＴ　＝　旦（ｖ、＋　Ｖ８．、）■Ｒと’
ＣＬはそれぞれ、温度制御される基準ダイオ−ｒ　１３
４と、水晶発振器１７とを用いて非常に精密に発生でき
るが、ランプ発生４乙のこう配Ｓは現用の部品を用いて
は容易に安定にできない。

ランプ発生器は電源を一般に用い、その電源の電圧が抵
抗器Ｒ６の端子間に与えられて電流■。

を発生する。この電流Ｉ。けコンデンサＣＧを充゛亀し
てそのコンデンサの端子間に■。／Ｃｏ？ルト／秒のこ
５配の電圧ランプを生ずる。したがって、そのランプこ
う配はＶ。＋ＲＱ＋ＣＱのドリフトにより直接影響され
る。本発明の変換器（ＳＲＣ’）　１０は変換器のタイ
ミング中に安定化（５ＴＡＢ　）期間を利用することに
よってそれらのドリフトを補償する。その間にＭＵＸ　
１８は変換のために活動的な入力信号ではなくてアース
を選択する。８ＲＣ１０によるこの５ＴＡＢ信号の測定
値が零ゼルトに等してか、それよりも高い正のレベルを
示すものとすると、制御フリップフロップ５７がセット
され、それ以外の時はリセットされる。このフリップフ
ロップの出力は部品９２　、９４　、９６　、媚、　１
００を含む積分器に与えられる。この積分器の出力は／
？−ニヤ電流を供給する。このノ々−ニヤ電流は、線１
０６におけるランプ発生器の主電流Ｉ。Ｋ加え合わされ
てランプのこう配を制御する（第２図参照）。フリップ
７０ツブ５７の状態は各５ＴＡＢサイクルの後で変化す
る。それによりデジタル測定値が、標本化された零ゼル
ト信号の極性の変化を示す。そうすると、５ＴＡＢ変換
の半分が零測定値または正の測定値を反映し、他の半分
が負の測定値を反映するようなリミット・サイクルが存
在する。５ＴＡＢ変換（または、零ゼルトである他の任
意の入力チャンネル）の平均デジタル結果は−０，５Ｌ
ＳＢである。このＬＳＢは変換器の出力の最下位ピット
である。

ＳＲＣ１０の用途は出力の読取の平均が重要であるよう
な用途であるから、引き続く変換におけるＬＳＢのくり
返えしは必ずしも不都合なことではない。５ＲＣＩＯの
平均出力を正しくするために、１／２Ｌ８Ｂを谷変換に
デジタル的に加え合わせなければならない。１つおきの
変換にＩ　ＬＳＢを加え合わせることも同様に受は容れ
ることができる。

５ＲＣＩＯの平均出力における量子化誤差の影響を最小
にするために、線７２における「ディザ−」信号が比較
器列においてランプ入力信号とバッファされた入力信号
に加え合わされる。

理想的な無雑音変換器においては、アナログ入力に等し
イー　１／２　ＬＳＢから＋１／２ＬＳＢの適切なデジ
タル出力は常に零である、すなわち、アナログ入力の小
さな変化がデジタル出力中に認められないような不感帯
が存在することに注意されたい。

８ＲＣ１０で用いら九ている三角形のディザ−は、平均
的なデータに及ぼされるこの不感帯の影響を最小にする
。ディザ−信号の有効性を最大にする丸めには、ディザ
−信号は等画人力信号振幅におけるＬＳＢの整数でなけ
ればならず、かつ非常にｉＩｄ的なこう配を有しなけれ
ばならず、更にある特定のチャンネルが変換される時の
周波数とは異なる周波数でなければならない。正確にＭ
（整数）個のディザ−・サイクルの間に正確にＮ（整数
）（Ｍ／ＮとＮ／ＭＨ整数ではない）回の直流電圧変換
が行われ、ディザ−振幅が正確に２（整数）　（ｉａｌ
の等しい振幅のＬ８Ｂ尖−尖頭値であるとすると、直流
入力信号に対する平均量子化誤差振幅は、ディザ−がな
い時Ｏ１／４　ＬＳＢ　テはなく　テＺ／２Ｎ　ＬＳＢ
となり、平均値はＮ回の変換にわたって累算される。入
力信号、ランプ信号、ディザ−信号、比較器のフロント
・二ンＰなどに存在する避けることができない電気的ノ
イズのために別のディザ−効果がつけ加えられ、有効な
不感帯が更に減少するが、デジタル結果の指定された分
解能を得るために変換を平均せねばならない期間が長く
なる。

次に第３図を参照して、出力の平均を求めるために適用
できる式は次のとおりである。

ここに、アナログ入力は（Ｑ＋ｙ）最下位ピットに等し
い（ｙはＬＳＢの一部である）。

８ＲＣの概念の一実施例を第２図に示す。この実施例で
は８チヤンネル・マルチプレクサ１８を用いている。こ
のマルチプレクサは６つの能動入力チャンネルと２つの
８ＴＡＢチヤンネルのうちの１つを一定の順序で選択す
る。

インバータ９２の入力端子６１へはフリップ７０ツブ５
７から信号が与えられる。イン・々−タ１２０へ与えら
れる「ディザ−１人力は５２．４２８８ＭＨｚのマスタ
・クロック１７からカウントダウン回路（図示せず）で
得られる方形波である。図示の基準発損益ｎはこの変換
器の他の部分からの要求に応じて電圧ｖＲ９２ｖＲを供
給する。第２図に示されている回路はＳＲＣ技術の特定
の実施例の重要な部品を含む。

５２　１．３Ｋ　　　　２０　　ＢＵＰ−０２（ＰＭＩ
）５４　１．３Ｋ　　　　９６　０Ｐ−１６（ＰＭＩ）
５６　５．６Ｍ　　　　１１０　０Ｐ−１６（ＰＭＩ）
９４　１０Ｋ　　　　１３０　０Ｐ−１６（ＰＭＩ）９
８　２２Ｍ　　　　１４６　０Ｐ−１６（ＰＭＩ）１０
２　８．２Ｍ　　　　１４８　０Ｐ−１６（ＰＭＩ）１
０６　　３９Ｋ　　　　　　マルチプレクサ：ＣＤ　４
０５１（ＲＣＡ）１０８　３９Ｋ　　　　　比較器：　
Ｌｌｌ！　１６１０　（ナシＷｆｋ）１２２　３Ｋ　　
　　　　デュアル・フリップフロップ１２４　５６Ｋ　
　　　　７６／１１５４：５４８　１１３１２８　１．
５Ｍ　　　　　フリツプフｐツゾ：　５４Ｌ８７４１３
２　　１．５Ｍ　　　　　　ゲート：　５４Ｌ８００１
３６　４．９９Ｋ　　　　インバータ９２，１２０＝５
４Ｌ８２６１３８　　１．４Ｋ　　　　　カウンタ：８
０：１４０　４．９９Ｋ　　　第１の部分７５４８１９
７１４２　４．９９Ｋ　　　残りの部分：　５４Ｌ８３
９３１４４　　１．８Ｋ Ｊ−ＦＥＴ１１４，１１６：２Ｎ４　３９１クロック１
７：　４９，９２ＭＨｚ　（ＭＦエレクトロニクス） 変換器１０の一実施例の試験データを以下に示す。

注；１）マルチプレクサを除去し、出力端子を接地し、
マルチプレクサ選択コードをケーブルから除去した。

２）試験は１９８０年１月７日午後７時から１９８０年
１月９日午前４時にかけて行った。

３）起り得た周囲温度変化：３℃尖−尖頭値。

４）用いたクロックの周波数は２６．２１４４　ＭＨｚ
でな（て２４ＭＨｚ０ ５）ディザ−周波数：　４００　Ｈｚ　。

従来の変換器と比較して本発明の５ＲＣＩＯの優れてい
る点は、第１に、多重化機能を有することである。した
がって、多チヤンネル変換を求められる装置においては
コストが低（、小型となる。第２の利点、とくにアナロ
グ−周波数（Ａ／’ｌ’　）変換器より優れている点は
、本発明の変換器では、変換の分解能が８ＲＣに用いら
れている論理素子の周波数制限のみにより制限されるた
めに、変換の分解能が高いことである。これに反して、
Ａ／′Ｆ変換技術ではアナログ・スイッチング装置の立
上り時間と立下り時間に対して通常長い精密な平衡パル
スを用いるから、最高ノ９ルス周波数が制限され、した
がって分解能が制限されることＫなる。また８ＲＣ１０
は、他の多くの変換技術におけるチョッパで安定化され
る増幅器で行われている入力部におけるアナ四グ部のみ
を安定化するのとは異なり、デジタル出力部からバイア
ス安定ループを構成する。

５ＲＣＩＯによって、電流−デジタル変換器として用い
られた時に、作用を受ける信号の［非アノ々−チャ（ｎ
ｏｎ−ａｐｅｒｔｕｒｅ月期間中に検出延期間中電気的
に切り換えることにより、機械的なスイッチングにより
ひき起される信号の断絶と電荷注入を避けることができ
るから、加えられる入力の範１選択を自動化することが
容易となる。

次に別の構成について説明する。別のＳＲＣ技術は、（
ａ）負基準電圧および正ランプと、（ｂ）感度を高くす
るために利得が１より高い信号バッファと、侮）バッフ
ァ入力回路におけるディザ−とマルチプレクサの出力の
加算と、（ｄ）ランプ発生器をクランプし、クランプを
解除する他の手段と、（・）別の種類の演算増幅器トラ
ンジスタ、比較器、論理素子、ダイオード、抵抗器、コ
ンデンサ等と、の５ちの少くとも２つを採用できる。前
記（ｅ）においては、比較器は、ランプ、信号およびデ
ィザ−の和ではなくてランプと、「信号−プラス−ディ
ザ−」信号の差を検出するように構成され、それらの信
号は比較器の種々の入力端子へ与えられ、比較器の加算
抵抗器は除去される（これにより、抵抗器の整合を正確
に行えないがなくなる代りに、比較器の共通モード除去
比が低くなる）。

ディザ−を、アナログ信号としてではなく、発生する別
の方法は、データカウンタによりカウントされて保持さ
れている高周波クロックに関して、ランプのスタート位
相をゆり動かすことである。

これは、全く猶立しているクロック源から８ＴＡＲＴ信
号を得ることにより行われる。

８ＴＡＢ期間の後のデジタル出力の極性を反映するフリ
ップフロップに続き、積分器１００の出力端子における
訂正信号を用いる別の方法は、ランプ発生器をそのまま
放置しておき、（ａ）比較器の加算点への付加アナログ
入力として、ま′＃：、は（ｂ）高周波クロックをこの
変換器に供給する水晶発根器の代りに用いられる電圧制
御発振器への・９−ニヤ電圧入力として、前記訂正信号
を用いることである。

この８ＲＣ以下に記丁事項は新規であると信する。

（ａ）　　変換器１０のパックァＩにおける入力段の鍛
初のオフセットとオフセット・ドリフト、および変換器
の内部Ａラメータ（たとえばランプのこう配）のドリフ
トを補償するために、変換器１０への入力として線ｓ、
３６における信号アースを定期的に選択し、かつｄ６３
に示されているこの信号の変換器の平均デジタル測定値
を用いる技術。

（ｂ）　　シフトレジスタ圏の順次出力を一定のレート
で供給するために、多少化された、本質的にインノ臂ル
スを標本化するＬ生変換器を利用すること。

これにより、その出力がデジタル的に累積されるならば
、変換されている信号の積分値に等しい結果が得られ、
または適切にスケールを定め、累算器をリセットするこ
とにより（直訛電圧針の指示の積分において行われるよ
うに）その信号の長期間平均値が得られること。

（ｃ）　　一連の変換の平均における量子化レベルの間
の不感牽の影響を最少限にするために精密な振幅ディザ
−を導入したこと。

【図面の簡単な説明】

第１図は本発明のアナログデジタル変換器のブロック回
路図、第２図は第１図に示されているアナログ−デジタ
ル変換器の一部の詳しいブロック回路図、第３図は本発
明の変換器のディザ−発生器におけるディザ−波形図で
ある。 １２・・・タイミングおよび制御部、１４・・・アナロ
グ部、１６・・・出力部、１７・・・クロック、１８・
・・マルチプレクサ、加・・・バッファ、ｎ・・・ラン
プ発生器、冴・・・比較器、加・・・ディザ−発生器、
υ・・・基準発生器、５７　、７６・・・フリップフロ
ップ、帥・・・ガウンタ、８２・・・シフトレジスタ、
１１Ｏ・・・加算増幅器、１１４　、１１６・・・ＦＥ
Ｔスイッチ。 出願人代理人　　猪　股　　　　清

Claims (1)

1. 【特許請求の範囲】 １、複数のアナログ信号から１つのアナログ入力信号を
   受ける丸めのマルチプレクサと、１つのアナログ入力信
   号を選択するためにマルチプレクサに結合されるタイミ
   ング・ユニットと、 マルチプレクサに入力端子が接続される比較器と、 この比較器の入力端子に接続され、帰還により安定化さ
   れるランプ発生器と、 アナログ入力信号を表すデジタル入力信号を供給するた
   めに比較器に接続され、かつ比較器により制御されるゲ
   ーテッド・カウンタと、を備えることを＃＃徴とする多
   重化し九アナログーデジタル変換器。 ２、比較器の入力端子に接続されるディザ−発生器を含
   むことを特徴とする特許請求の範囲第１項記載の変換器
   。 ３、マルチプレクサに接続される入力端子と比較器に接
   続される出力端子を有するバッファを含むことを特徴と
   する特許請求の範囲第１項記載の変換器。 ４、ゲーテッド・カウンタは安定化されるランプ発生器
   に接続される帰還線を有することを特徴とする特許請求
   の範囲第１項記載の変換器。 ５、ゲーテッド・カウンタは、 タイミング・ユニットに結合され、比較器に接続される
   フリップフロップと、 カウンタに供給するためにタイミング・ユニットに結合
   され、フリップフロップに接続されるゲートと、 を含むことを特徴とする特許請求の範囲第４項記載の変
   換器。 ６、タイミング・ユニットに結合され、ゲーテッド・カ
   ウンタからデータを受ける九めにゲーテラド・カウンタ
   に接続されるシフトレジスタを含むことを特徴とする特
   許請求の範囲第５項記載の変換器。 ７、安定化されるランプ変換器に。 ゲーテッド・カウンタからの帰還線に接続されるＤ型制
   御フリップフロップと、 このＤ型制御フリップフロップに＊絖されるコレクタ開
   放インバータと、 このコレクタ開放インバータに接続される積分増幅器と
   、 この積分増幅器と比較器の入力端子に接続される７Ｘ１
   １１１増幅器と、 を含むことを特徴とする特許請求の範囲第６項記載の変
   換器。 ８、安定化されるランプ発生器とディザ−発生器に接続
   される基準発生器を含むことを特徴とする特許請求の範
   囲第２項記載の変換器。 ９、マルチプレクサに接続されるジャイロスコープと、
   マルチプレクサに接続される７Ｘｌ達度計とを有する慣
   性装置のプラットホームを含むことを特徴とする特許請
   求の範囲第２項記載のｆ僕器。 １０、　Ｉ数のアナログ信号を供給する慣性航法プラッ
   トホームと、 １つのアナログ入力信号を選択するためにマルチプレク
   サに結合されるタイミング・ユニットと、 マルチプレクサに入力端子か接続される比較器と、 この比較器の入力端子に接続される出力端子と帰還入力
   端子を有する帰還により安定化されるランプ発生器と。 プラットホーム・アナログ信号を表すデジタル入力信号
   を供給するために比較器ＶＣ１ｌ枕され。 かつ比較器によ＄１１？１１８１されるゲーテッド・カ
   ウンタと、 このゲーテッド・カウンタを安定化さｆｉたランプ発生
   器の入力端子に接続される要素と、を備えることを％倣
   とする慣性航法装置用のアナログ−デジタルｆ！ｌｌＩ
   器。