DE19838096A1 - Fraktionaler Phasenregelkreis - Google Patents

Fraktionaler Phasenregelkreis

Info

Publication number
DE19838096A1
DE19838096A1 DE19838096A DE19838096A DE19838096A1 DE 19838096 A1 DE19838096 A1 DE 19838096A1 DE 19838096 A DE19838096 A DE 19838096A DE 19838096 A DE19838096 A DE 19838096A DE 19838096 A1 DE19838096 A1 DE 19838096A1
Authority
DE
Germany
Prior art keywords
signal
dll
pll
control signal
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19838096A
Other languages
English (en)
Other versions
DE19838096C2 (de
Inventor
Davis Craig
Jeff Huard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE19838096A1 publication Critical patent/DE19838096A1/de
Application granted granted Critical
Publication of DE19838096C2 publication Critical patent/DE19838096C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Die Erfindung betrifft einen fraktionalen Phasenregelkreis (PLL), d. h. ein Phasenregelkreis mit einem im Rückkopplungsweg befindlichen nicht ganz-, sondern bruchzahligen (fraktionalen), d. h. ganze Zahlen plus Bruchzahlen zählenden Zähler, nach dem Oberbegriff des Anspruchs 1 sowie ein Verfahren zum Erzeugen eines phasenverriegelten Signals nach dem Oberbegriff des Anspruchs 14.
Gemäß Fig. 4 wird ein fraktionaler PLL benutzt, um Signalfrequenzen mit einem im Rückkopplungsweg des PLL gelegenen fraktionalen Zähler 22 digital zu erzeugen. Der gebrochene Teil F des Zählers 22 ermöglicht die Abstimmung auf eine gegebene, von einem Referenzoszillator 12 stammende Referenzfrequenz mit einer im Vergleich zu einem ganzzahligen Zähler erhöhten Auflösung. Für eine gegebene Abstimmungsauflösung hat der fraktionale Zähler 22 ein kleineres Modul als ein ganzzahliger Zähler, woraus schnellere Phasenverriegelungen und geringeres Rauschen im spannungskontrollierten Oszillator (VCO) 20 resultieren.
Allerdings sind solche fraktionalen Zähler 22 für die Erzeugung unerwünschten störenden Rauschens ("spurs") in den fraktionalen Frequenzen bekannt. Diese unerwünschten Störsignale mit den fraktionalen Frequenzen treten in der Regel aufgrund von schlecht kalibrierten fraktionalen Verzögerungen im Regelkreis oder aber aufgrund von Spannungsschwankungen in einem Regelkreisfilter 18, bedingt durch die zeitliche Verteilung der PLL-Ladung, auf.
Eine der üblicheren Methoden zum fraktionalen Zählen ist die Ganzzahlmittelung. Um beispielsweise einen bruchzahligen Modul N+1/4 zu erhalten, dividiert der Zähler 22 in drei aufeinanderfolgenden Durchgängen durch den Modul N und anschließend für einen Durchgang durch N+1. Zwar ist die unmittelbare Division zu jedem Zeitpunkt inkorrekt, ergibt aber gemittelt über vier solche Divisionszyklen genau N+1/4. Die drei aufeinanderfolgenden Divisionszyklen durch N bewirken, daß der Phasenfehler sich in einer Richtung ansammelt, während der vierte Divisionszyklus durch N+1 einen großen Phasenfehler in entgegengesetzter Richtung einführt. Obwohl die gewünschte Durchschnittsfrequenz damit aufrechterhalten wird, führen diese Phasensprünge Störfrequenzsignale ein, welche mit der Referenzfrequenz in Beziehung stehen.
In einem anderen, fraktionale Zähler betreffenden Ansatz wird während jedes Zyklus eines Referenzsignals 15 ein variierender Betrag elektrischer Ladung in den Filter 18 injiziert; dadurch wird versucht, Ladungsdifferenzen im Filter 18 auszugleichen und Spannungsschwankungen zu eliminieren. In den Filter 18 eingespeiste elektrische Ladung zerstreut sich jedoch in endlicher Zeit; somit ergeben sich auch hier bestimmte Spannungsschwankungen.
Gemäß Fig. 5 ist ein Element 24 mit variabler Verzögerung hinter den fraktionalen Zähler 22 eingefügt, um ganzzahlige VCO-Verzögerungsschritte zu ergänzen. Da der Zähler 22, ohne auf die Ausgabe 25 des Verzögerungselements 24 zu warten, bei jedem Zyklus zu zählen beginnt, muß jede aufeinanderfolgende Verzögerung im Verzögerungselement 24 so eingestellt werden, daß sich akkumulierte Phasenfehler auslöschen. Die Ausgabe einer gleichbleibenden N+1/4-Periodendauer würde somit eine Division durch N in drei aufeinanderfolgenden Zyklen, begleitet durch zusätzliche Verzögerung von bzw. 1/4, 2/4 und 3/4 einer VCO-Periodendauer und gefolgt von einer Division durch N+1 ohne zusätzliche Verzögerung ("0/4"), benötigen. Falls jede einzelne dieser Verzögerungen einen richtig kalibrierten fraktionalen Prozentsatz der ganzzahligen VCO-Periodendauer beträgt, dann ist jeder aufeinanderfolgende Zyklus mit dem Signal 15 des Referenzzählers 14 in Phase, was zu einem Minimum der durch den Phasendetektor 16 produzierten Schwankungen der Abstimmungslinien führt. Die gleichbleibende Aufrechterhaltung einer solchen korrekten Kalibrierung einer jeden der zusätzlichen Verzögerungen ist jedoch schwierig zu erreichen.
Diese Methode ist in Fig. 6 mit einer VCO-Periodendauer von einer Mikrosekunde veranschaulicht, wobei die Verzögerungen entsprechend 1/4 der VCO-Periodendauer bzw. 0,25 Nanosekunden betragen. Der Akkumulator 26, ein 4-Bit-Addierer, addiert sein Summationsausgangssignal 27a mit der fraktionalen Information 31b und wird durch das Ausgangssignal 23 des fraktionalen Zählers 22 getaktet. Der Übertrag 27b des Akkumulators 26 dient als Modulkontrollsignal M für den Zähler 22 und weist den Zähler 22 an, eine zusätzliche Zählschleife zu durchlaufen, wenn eine Phasenverzögerung von mindestens einer VCO- Periodendauer sich angesammelt hat; dadurch wird verhindert, daß der variable Verzögerungsbereich überschritten wird. Das Summationsausgangssignal 27a wird auch benutzt, um die Verzögerungen im Verzögerungselement 24 zu verlängern.
Gemäß Fig. 7 wird zur Aufrechterhaltung der Kalibrierung der fraktionalen Kopien der VCO-Periode ein frequenzgeteiltes Ausgangssignal 41a des VCO 20 (Fig. 1) als Zeitreferenz in einem Verzögerungsregelkreis (DLL) eingesetzt. Dieses Signal 41a wird durch zwei D-Flip-Flops 46 und 48 frequenzgeteilt, wobei die Flip-Flops durch das Vorteilerausgangssignal 41b des Zählers 22 getaktet werden. Das erste Flip-Flop-Ausgangssignal 47 steuert einen Sägezahngenerator 50 an, und das zweite Ausgangssignal 49 taktet den Akkumulator 26 und steuert den DLL-Phasendetektor 44 an. Das Ausgangssignal 51 des Sägezahngenerators 50 wird mit zwei Grenzwertsignalen 41c und 41d in zwei Komparatoren 42 und 52 verglichen, wobei das erste Ergebnissignal am Ausgang 43 auch den DLL-Phasendetektor 44 ansteuert, und wobei das zweite Ergebnissignal am Ausgang 23 den PLL-Phasendetektor 16 ansteuert.
Das erste Grenzwertsignal 41c wird durch einen Digital/Analog- Umwandler (DAC) DAC1 erzeugt (nicht gezeigt). Das zweite Grenzwertsignal 41d wird von einem Schaltkreis erzeugt, der das Ausgangssignal eines anderen DAC DAC2 zum Ausgangssignal 27a des Akkumulators 26 addiert.
Die Schräge des Sägezahnsignals 51 wird durch ein durch den DLL- Phasendetektor 44 erzeugtes Kontrollsignal 45 moduliert; dies wird durch entsprechendes Einstellen einer einen Kondensator des Sägezahngenerators 50 ladenden Konstantstromquelle erreicht. Wenn das Eingangssignal 47 zum Sägezahngenerator 50 gesetzt wird, dann steigt das Sägezahnsignal 51 gleichmäßig an und übersteigt die Schwellenspannung 41c, wodurch ein Signal am Ausgang 43 erzeugt wird, dessen Phase mit dem frequenzgeteilten VCO- Signal 49 verglichen wird. Die Modulationsrückkopplung der durch den Sägezahngenerator 50 erzeugten Verzögerung stellt sicher, daß die Verzögerung vom Schaltungspunkt A zum Schaltungspunkt C der Periodendauer des Vorteilerausgangssignals 41b gleicht.
Der zweite Schwellwertkomparator 52 vergleicht das Sägezahnsignal 51 mit einer Schwellenspannung 41d, welche, abhängig vom Wert des Summationsausgangssignals 24a des Akkumulators 26, der ersten Schwellenspannung 41c gleicht oder diese übersteigt. Somit wird die entsprechende Phasenverzögerung dieses Komparatorausgangssignals 23 durch den Zustand des Ausgangssignals 27a des Akkumulators 26 moduliert.
Wenn eine bekannte Kalibrierungsperiode t43a mit einem durch den Schwellwertkomparator 42 festgelegten Signalweg aufgebaut ist (siehe Fig. 8), dann kann eine inkrementelle Änderung in der Zeitverzögerung (Δ1=t23a-t43a) erreicht werden, wobei diese Änderung proportional zu den Schwellenspannungen 41c (V41c) und 41d (V41d), welche auf einem durch den Schwellwertkomparator 52 festgelegten Signalweg angelegt werden (t23a=t43a.V41d/V41c), ist.
In dem in Fig. 7 gezeigten Schaltkreis werden alle Verzögerungen gemeinsam zeitlich entweder vorwärts oder rückwärts, jeweils relativ zum Anfangspunkt der Sägezahnspannung, verschoben.
Auf Fig. 8 zurückblickend kann die im Schaltkreis aus Fig. 7 benutzte Sägezahnmethode die Differenz zwischen den Endpunkten der zeitlichen Verzögerung (d. h. die Zeitpunkte t43a und t43b sowie t23a und t23b, welche die Teilselektions-Unterteilungspunkte 0/4 und 3/4 repräsentieren können) nicht vergrößern oder verkleinern, ohne beide Endpunkte in "absoluter" Zeit entweder vorzuverschieben oder zurückzustellen.
Obwohl dieser Schaltkreis 40 für eine gewisse Kalibrierung der fraktionalen VCO-Verzögerungsschritte sorgt, verbleiben immer noch eine Reihe von Fehlerquellen. So führen beispielsweise Fehler in der Übereinstimmung der Verzögerungswege, z. B. die Schwellwertkomparatoren 42 und 52 oder Symmetriefehler der Ladungspumpe im DLL-Phasendetektor 44, zu fraktionalen Kalibrierungsfehlern.
Aufgabe der Erfindung ist es, einen fraktionalen PLL nach dem Oberbegriff des Anspruchs 1 und ein Verfahren nach dem Oberbegriff des Anspruchs 14 zu schaffen, welcher eine genauere und konsistentere Kalibrierung der fraktionalen Verzögerungen ermöglicht.
Diese Aufgabe wird entsprechend dem kennzeichnenden Teil des Anspruchs 1 bzw. 14 gelöst.
Hierbei kontrolliert ein einen DLL mit selbstkalibrierendem Verzögerungselement umfassender PLL das Rückkopplungssignal des Phasenregelkreises so, daß die Verzögerungsintervalle für das Rückkopplungssignal vergrößert werden, wenn kleine, eine Phasenverzögerung herbeiführende Brüche (<1/2), oder große, eine Phasenvoreilung herbeiführende Brüche (<1/2), erfaßt werden; analog dazu werden die Verzögerungsintervalle verkleinert, wenn kleine, eine Phasenvoreilung herbeiführende Brüche, oder wenn große, eine Phasenverzögerung herbeiführende Brüche erfaßt werden.
Die Selbstkalibrierung des fraktionalen Verzögerungselements benötigt nur einen Komparator, wodurch nicht nur die Notwendigkeit entfällt, mehrere Schwellenwerte zum Signalvergleich heranziehen zu müssen, sondern folgerichtig auch die Ausgabe von mit der Referenzfrequenz in Bezug stehenden Störsignalen, welche aufgrund von Fehlanpassungen im Vergleichsschaltkreis auftreten, vermieden werden. Weiterhin sind Phasenvergleiche mit einer Geschwindigkeit, die unabhängig von der Periodendauer des VCO Ausgangssignals einstellbar ist, schneller durchführbar. Der PLL verbringt dadurch weniger Zeit in einem undefinierten Zustand, folglich wird weniger Phasenrauschen im Ausgangssignal erzeugt.
Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.
Die Erfindung wird nachstehend anhand eines in den beigefügten Abbildungen dargestellten Ausführungsbeispiels näher erläutert.
Fig. 1 zeigt ein funktionales Blockschaltbild einer Ausführungsform eines PLL.
Fig. 2 illustriert das Selbstkalibrierungskonzept des in Fig. 1 gezeigten PLL.
Fig. 3 zeigt eine schematische Darstellung einer möglichen Ausgestaltung eines ein Verzögerungsintervall einstellenden Schaltkreises für den PLL von Fig. 1.
Fig. 4 zeigt ein funktionales Blockschaltbild eines bekannten PLL.
Fig. 5 zeigt ein funktionales Blockschaltbild eines bekannten PLL mit variabler Verzögerung in der Rückkopplungsschleife.
Fig. 6 illustriert die vom Schaltkreis aus Fig. 5 erzeugte variable Rückkopplungssignalverzögerung.
Fig. 7 zeigt ein funktionales Blockschaltbild eines bekannten PLL, der einen DLL zur Kalibrierung der fraktionalen Verzögerungen in der Rückkopplungs­ schleife umfaßt.
Fig. 8 illustriert das Kalibrierungskonzept für den Schaltkreis aus Fig. 7.
Ein PLL 100 mit einem ein selbst-kalibrierendes fraktionales Verzögerungselement umfassenden DLL umfaßt Fig. 1 eine Quelle 112 für ein Referenzsignal (z. B. einen Oszillator), einen Referenzzähler 114, einen PLL- Phasendetektor 116, einen steuerbaren Oszillator 120 (z. B. einen spannungsgesteuerten Oszillator (VCO)), einen fraktionalen Zähler 122, einen Sägezahngenerator 150, einen Komparator-Schaltkreis 152, einen DLL- Phasendetektor 144, einen Akkumulator 126 sowie einen Intervall- Einstellungsschaltkreis 160, wobei die Verdrahtung der Komponenten der in Fig. 1 gezeigten entspricht.
Das Endzahl-Ausgangssignal 141a des fraktionalen Zählers 122 taktet den Akkumulator 126 und steuert den Sägezahngenerator 150 an. Der Übertrag 127b des Akkumulators 126 stellt das Modulkontrollsignal M für den fraktionalen Zähler 122 zur Verfügung, welcher auch ein den Modul N definierendes Kontrollsignal 131a empfängt. Das Summationsausgangssignal 127a des Akkumulators 126 wird zu einem den fraktionalen Divisor F definierenden Signal 131b addiert und zur Steuerung des DLL-Phasendetektors 144 benutzt.
Der Intervall-Einstellungsschaltkreis 160 benutzt das Summationsaus­ gangssignal 127a und das Phasendetektorausgangssignal 145 zur Erzeugung einer Schwellenspannung 161 für den Komparatorschaltkreis 152. Das Ausgangssignal 123 des Komparators 152 wird mit dem frequenzgeteilten Referenzsignal 115 sowohl im PLL-, als auch im DLL-Phasendetektor 116 bzw. 144 verglichen. Das Ausgangssignal 117 des PLL-Phasendetektors 116 steuert den Oszillator 120. (Obwohl hier nicht ausdrücklich gezeigt, ist i.d.R. auch ein zwischen dem PLL Phasendetektor 116 und dem Oszillator 120 geschalteter Tiefpaßfilter zum Herausfiltern niedriger Frequenzen aus dem PLL-Kontrollsignal 177 vorhanden).
Gemäß Fig. 2 macht sich der PLL 100 aus Fig. 1 zunutze, daß der PLL 100 den Zustand der Phasenverriegelung durch Mittelung der Sequenz der Phasenflanken des vorn DLL kommenden Signals 123 annimmt. Falls die fraktionale Verzögerungskomponente im DLL einen monoton langen Verzögerungsfehler aufweist, dann treten alle fraktionalen Verzögerungskomponenten mit einem Wert unterhalb von 1/2 früher auf als die Phasenflanken des frequenzgeteilten Referenzsignals 115, während Komponenten mit Werten oberhalb von 1/2 später auftreten. Umgekehrt, falls die fraktionale Verzögerungskomponente einen monoton kurzen Verzögerungsfehler aufweist, treten alle fraktionalen Verzögerungskomponenten mit einem Wert unterhalb von 1/2 später auf als die Phasenflanken des frequenzgeteilten Referenzsignals 115, während Komponenten mit Werten oberhalb von 1/2 früher auftreten. ("I1" bezeichnet die Stromquelle des Verzögerungsintervalls und "(+/-)" die Polarität des Phasendetektors bezeichnet).
Der PLL 100 aus Fig. 1 benutzt diese Information, um das Rückkopplungssignal 141a kontrolliert in den einen Sägezahngenerator 150, einen Komparator 152, einen DLL Phasendetektor 144, einen Akkumulator 126 und einen Intervall-Einstellungsschaltkreis 160 umfassenden fraktionalen Verzögerungsgenerator zu leiten. Solche Informationen werden benutzt, um die Verzögerungsintervalle zu vergrößern, falls der fraktionale Verzögerungsgenerator entweder kleine, eine Phasenverzögerung herbeiführende Brüche (kleiner als 1/2), oder große, eine Phasenvoreilung herbeiführende Brüche (größer als 1/2) erfaßt. Analog dazu verkleinert der fraktionale Verzögerungsgenerator die Verzögerungsintervalle, wenn kleine, eine Phasenvoreilung herbeiführende Brüche, oder wenn große, eine Phasenverzögerung herbeiführende Brüche erfaßt werden.
Der Hauptteil des PLL 100 führt weiterhin Phasenkorrekturen durch, die auf den gleichen Phasenflanken der Rückkopplungs- und Referenzsignale 123, 115 wie der DLL-Teil basieren. Während der Hauptrückkopplungsweg den Fehler in der gemittelten Frequenz (oder Phase) minimiert, minimiert der DLL- Rückkopplungsweg die periodischen fraktionalen Phasenfehler. Für die Stabilität eines solchen Mehrfach-Schleifensystems ist es wichtig, daß die zwei Rückkopplungsantworten einander nicht stören. Die DLL-Rückkopplung darf beispielsweise die Mittelbildungsbemühungen der PLL-Hauptschleife nicht stören. Um dies zu erreichen, muß der DLL sicherstellen, daß allen die fraktionalen Verzögerungsintervalle verändernden Korrekturen zeitlich genau so viele Phasenflanken vorauseilen, wie zurückgestellt werden. Wenn somit der DLL die Verzögerungsintervalle vergrößern muß, müssen die kleineren Teile in "absoluter" Zeit zurückgestellt werden, während die größeren Teile in "absoluter" Zeit verzögert werden müssen.
Das Endzahl-Ausgangssignal 141a steuert den Sägezahngenerator 150 so an, daß die Spannung des Ausgangssignals 151 während des Aktivierungszeitraums des Signals 141a konstant von einem Minimum (z. B. der Betriebsmasse VSS) zu einem Maximum (z. B. der Betriebsspannung VDD) ansteigt. Der Intervalljustierungsschaltkreis 160, nachstehend näher beschrieben, stellt die Schwellenspannung 161, mit welcher die Sägezahnspannung 151 durch den Komparator 152 verglichen wird, gemäß dem Summationsausgangssignal 127a des Akkumulators 126 und dem DLL Phasendetektor-Ausgangssignal 145 justiert bereit. Demzufolge wird ein moduliertes Signal 123 mit durch die DLL einstellbarer Phase bereitgestellt. Der Zustand des Summationsausgangssignals 127a legt die relative Polaritätsreferenz für das Referenz- (115) und das Rückkopplungssignal 123 während des Vergleichs im DLL-Phasendetektor 144 fest. Dies wiederum legt die Polarität jeder Änderung des zur Steuerung des Intervalleinstellungs-Schaltkreises 160 benutzten Phasendetektor-Ausgangssig­ nals 145 fest.
Die in Fig. 3 gezeigte Ausführungsform des Intervalleinstellungs- Schaltkreises 160 umfaßt einen PMOS Transistor P1, der, vom DLL Phasendetektor-Ausgangssignal 145 angesteuert, einen Strom I1 erzeugt, wobei dieser Strom mittels eines einfachen, aus zwei NMOS Transistoren N1 und N2 bestehenden Stromspiegelschaltkreises als ein Strom I2 gespiegelt wird. Dieser gespiegelte Strom I2 erzeugt eine Spannung über den Widerständen R1, R2 und R3 in einem zwischen einem hohen Spannungspotential VH und einem niedrigen Spannungspotential VL vorgespannten Spannungsteiler. Das hohe Spannungs­ potential VH wird durch das Ausgangssignal eines Operationsverstärkers 164, welcher die Spannung V- in der Mitte des Spannungsteilers mit einer die Hälfte der Versorgungsspannung VDD betragenden Spannung V+ vergleicht, festgesetzt. Somit fallen bzw. steigen die Ströme I1 und I2 mit steigender bzw. fallender Kontrollspannung 145, wodurch das Vorspannungspotential VL des Spannungsteilers steigt bzw. sinkt, und wodurch das Vorspannungspotential VH steigt bzw. sinkt.
Das Summationsausgangssignal 127a vom Akkumulator 126 treibt einen Schaltkreis 162 mit Dekodierlogik, der eine Reihe von Schaltkontrollsignalen 163 erzeugt, mittels welcher festgestellt werden kann, welcher der Schalter S0, S1, S2 und S3 geschlossen ist; dadurch erscheint die entsprechende Spannung (VL, V1, V2 oder VH) als Schwellenspannung 161 für den Komparator 152. Die Erhöhung bzw. Absenkung des den Spannungsteiler treibenden Stroms I2 bewirkt Spannungsschwankungen der Spannungen VL, V1, V2 und VH um die Mittelpunktspannung V-. Diese Spannungsvariationen oder Spannungsab­ weichungen werden durch die Wirkung des Komparatorschaltkreises 152 als Zeitverzögerungsabweichungen übertragen.

Claims (23)

1. Fraktionaler Phasenregelkreis (PLL) mit Verzögerungsschleife (DLL), mit
einem PLL Phasenvergleichsschaltkreis (116), der ein PLL Rückkopp­ lungssignal (123) mit der Phase des PLL Rückkopplungssignals (123) empfängt, mit einem PLL Referenzsignal (115) mit der Phase und Frequenz des PLL Referenzsignals (123) vergleicht und ein die Differenz zwischen der PLL Rückkopplungsphase und der Referenzsignalphase darstellendes PLL Kontrollsignal (117) bereitstellt;
einem dem PLL Phasenvergleichsschaltkreis (116) nachgeschalteten Oszillatorschaltkreis (120), der das PLL Kontrollsignal (117) empfängt und ein entsprechendes PLL Ausgabesignal (121) mit PLL Ausgabesignalfrequenz, die das M-fache der PLL Referenzsignalfrequenz beträgt, bereitstellt; und
einem zwischen dem Oszillatorschaltkreis (120) und dem PLL Phasen­ vergleichsschaltkreis (116) gekoppelten DLL Rückkopplungsschaltkreis (122, 126, 150, 152, 160), der das PLL Ausgabesignal (121) empfängt, dessen Frequenz durch einen Divisor N+F teilt und dementsprechend ein PLL Rückkopplungssignal (123) bereitstellt, wobei N eine ganze Zahl und F ein Bruch zwischen 0 und 1 ist,
wobei der DLL Rückkopplungsschaltkreis (122, 126, 150, 152, 160) einen an den Oszillatorschaltkreis (120) gekoppelten DLL Frequenzteilungs­ schaltkreis (122) umfaßt, der ein Frequenzdivisions-Kontrollsignal (127b) und dementsprechend das PLL Ausgangssignal (117) empfängt und dessen Frequenz durch den Divisor N+F teilt, so daß ein dementsprechendes frequenzgeteiltes Signal (141a) bereitgestellt wird;
dadurch gekennzeichnet,
daß der DLL Rückkopplungsschaltkreis (122, 126, 150, 152, 160) einen an den DLL Frequenzteilungsschaltkreis (122) gekoppelten, selbstkalibrierenden DLL Verzögerungsschaltkreis (126, 150, 152, 160) umfaßt,
und entweder
der DLL Verzögerungsschaltkreis (126, 150, 152, 160) ein Verzögerungs-Kontrollsignal (145) und das frequenzgeteilte Signal (141a) empfängt und dementsprechend das Frequenzdivisions-Kontrollsignal (127b), das PLL Rückkopplungssignal (123) und ein DLL Kontrollsignal (127a) liefert, wobei das PLL Rückkopplungssignal (123) dem frequenzgeteilten Signal (141a) mit einer Zeitverzögerung gemäß dem Verzögerungs-Kontrollsignal (145) entspricht;
wobei ein an den Verzögerungsschaltkreis (122, 126, 150, 152, 160) gekoppelter DLL Phasenvergleichsschaltkreis (144) das DLL Kontrollsignal (127a) und dementsprechend das PLL Referenzsignal (115) und das PLL Rückkopplungssignal (123) empfängt, miteinander vergleicht und dementsprechend das Verzögerungs-Kontrollsignal (145) bereitstellt;
oder der DLL Verzögerungsschaltkreis (126, 150, 152, 160) ein Verzögerungs-Kontrollsignal (145) und das frequenzgeteilte Signal (141a) empfängt und dementsprechend das PLL Rückkopplungssignal (123) liefert, wobei das PLL Rückkopplungssignal (123) dem frequenzgeteilten Signal (141a) mit einer Zeitverzögerung gemäß dem Verzögerungs-Kontrollsignal (145) entspricht;
wobei ein an den DLL Frequenzteilungsschaltkreis (122) und an den DLL Verzögerungsschaltkreis gekoppelter DLL Kontrollschaltkreis das frequenzgeteilte Signal (141a) empfängt, dementsprechend das PLL Referenzsignal (115) und das PLL Rückkopplungssignal (123) empfängt und vergleicht und dementsprechend das Frequenzdivisions-Kontrollsignal (127b) und das Verzögerungs-Kontrollsignal (145) bereitstellt.
2. Phasenregelkreis nach Anspruch 1, dadurch gekennzeichnet, daß der PLL und/oder DLL Phasenvergleichsschaltkreis (116, 144) einen Phasendetektor umfaßt.
3. Phasenregelkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Oszillatorschaltkreis (120) einen spannungskontrollierten Oszillator umfaßt.
4. Phasenregelkreis nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der DLL Frequenzteilungsschaltkreis (122) einen Zweifachmodulus-Vorteilerschaltkreis umfaßt.
5. Phasenregelkreis nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die DLL Verzögerungsschleife
einen Signalverzögerungsschaltkreis, der ein DLL Referenzsignal (161) und das frequenzgeteilte Signal (141a) empfängt und dementsprechend das PLL Rückkopplungssignal (123) bereitstellt; und
einen an den Signalverzögerungsschaltkreis gekoppelten Verzöge­ rungs-Kontrollschaltkreis umfaßt, der das Verzögerungs-Kontrollsignal (145) und das frequenzgeteilte Signal (141a) empfängt und dementsprechend das Frequenzdivisions-Kontrollsignal (127b), das DLL Referenzsignal (161) und das DLL Kontrollsignal (127a) bereitstellt.
6. Phasenregelkreis nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Verzögerungsschleife
einen Sägezahngenerator (150), der das frequenzgeteilte Signal (141a) empfängt und dementsprechend ein Sägezahnsignal (151) bereitstellt, und
einen an den Sägezahngenerator (150) gekoppelten Signalvergleichs­ schaltkreis (152) umfaßt, der das Sägezahnsignal (151) und das DLL Referenz­ signal (161) vergleicht und dementsprechend das PLL Rückkopplungssignal (123) bereitstellt.
7. Phasenregelkreis nach Anspruch 6, dadurch gekennzeichnet, daß der Signalvergleichsschaltkreis (152) einen Spannungskomparator umfaßt.
8. Phasenregelkreis nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß der Verzögerungs-Kontrollschaltkreis
einen Akkumulatorschaltkreis (126), der das frequenzgeteilte Signal (141a) empfängt, dementsprechend ein Akkumulationszähler erzeugt und dementsprechend das Frequenzdivisions-Kontrollsignal (127b) und das DLL Kontrollsignal (127a) bereitstellt, und
entweder einen an den Akkumulatorschaltkreis (126) gekoppelten Referenzsignal-Erzeugungsschaltkreis umfaßt, der das Verzögerungs- Kontrollsignal und das DLL Kontrollsignal (127a) empfängt und dementsprechend das DLL Referenzsignal (161) bereitstellt
oder einen an den Akkumulatorkreis (126) gekoppelten Verzögerungs- Kontrollschaltkreis umfaßt, der das DLL Kontrollsignal und dementsprechend das PLL Referenzsignal (115) empfängt und das PLL Referenzsignal und das PLL Rückkopplungssignal (123) miteinander vergleicht und das Verzögerungs- Kontrollsignal (145) bereitstellt.
9. Phasenregelkreis nach Anspruch 8, dadurch gekennzeichnet, daß der Akkumulatorschaltkreis (126) einen Zähler umfaßt.
10. Phasenregelkreis nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß der Referenzsignal-Erzeugungsschaltkreis einen program­ mierbaren Spannungsgenerator (120) umfaßt, der das Verzögerungs- Kontrollsignal und das DLL Kontrollsignal (127a) empfängt und dementsprechend eine programmierbare Spannung als DLL Referenzsignal (161) bereitstellt.
11. Phasenregelkreis nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß der DLL Kontrollschaltkreis
einen DLL Phasenvergleichsschaltkreis (144), der das DLL Kontrollsignal (127a) und dementsprechend das PLL Referenzsignal (115) und das PLL Rückkopplungssignal (123) empfängt und vergleicht und dementsprechend ein weiteres DLL Kontrollsignal bereitstellt, und
einen an den DLL Phasenvergleichsschaltkreis (144) gekoppelten Referenzsignal-Erzeugungsschaltkreis umfaßt, der die DLL Kontrollsignale empfängt und dementsprechend das Verzögerungs-Kontrollsignal bereitstellt.
12. Phasenregelkreis nach Anspruch 11, dadurch gekennzeichnet, daß der Phasenvergleichsschaltkreis (144) einen Phasendetektor umfaßt.
13. Phasenregelkreis nach Anspruch 11 oder 12, dadurch gekenn­ zeichnet, daß der Referenzsignal-Erzeugungsschaltkreis einen programmierbaren Spannungsgenerator umfaßt, der beide DLL Kontrollsignale empfängt und dementsprechend eine programmierbare Spannung als Verzögerungs- Kontrollsignal bereitstellt.
14. Verfahren zum Erzeugen einer fraktionalen Phasenverriegelung unter Benutzung eines verzögerten Rückkopplungssignals mit einer fraktionalen Verzögerung durch
Empfangen und Vergleichen eines PLL Rückkopplungssignals, das die Phase des PLL Rückkopplungssignals enthält, und eines PLL Referenzsignals, das die Phase und Frequenz des PLL Referenzsignals enthält, und dementsprechendes Bereitstellen eines die Differenz zwischen der PLL Rückkopplungsphase und der DLL Rückkopplungsphase darstellenden PLL Kontrollsignals;
Empfangen des PLL Kontrollsignals und entsprechendes Erzeugen eines PLL Ausgabesignals, das eine PLL Ausgabesignalfrequenz hat, die das M- fache der PLL Referenzsignalfrequenz beträgt; und
Teilen der Frequenz des PLL Ausgabesignals durch einen Divisor N+F und dementsprechendes Erzeugen des PLL Rückkopplungssignals, wobei N eine ganze Zahl und F ein Bruch zwischen 0 und 1 ist, umfassend ein Empfangen eines Frequenzdivisions-Kontrollsignal und dementsprechendes Empfangen und Frequenzdividieren des PLL Ausgangssignals durch den Divisor N+F und dementsprechendes Erzeugen eines frequenzgeteilten Signals;
dadurch gekennzeichnet, daß unter Verwendung einer selbstkalibrierenden fraktionalen Verzögerung die Frequenz des PLL Ausgabesignals durch einen Divisor N+F geteilt und dementsprechend das PLL Rückkopplungssignal erzeugt wird, und zwar umfassend das Empfangen eines Frequenzdivisions-Kontrollsignals und dement­ sprechendes Empfangen und Frequenzdividieren des PLL Ausgangssignals durch den Divisor N+F und dementsprechendes Erzeugen eines frequenzgeteilten Signals, entweder unter
sowohl Empfangen eines Verzögerungs-Kontrollsignals und des frequenzgeteilten Signals und dementsprechendes Erzeugen des Frequenzdivisions-Kontrollsignals, des PLL Rückkopplungssignals und eines DLL Kontrollsignals, wobei das PLL Rückkopplungssignal dem frequenzgeteilten Signal mit einer Zeitverzögerung gemäß dem Verzögerungs-Kontrollsignal entspricht;
als auch Empfangen des DLL Kontrollsignals und dementsprechendes Empfangen und Vergleichen des PLL Referenzsignals und des PLL Rückkopplungssignals und dementsprechendes Erzeugen des Verzögerungs- Kontrollsignals;
oder unter sowohl Empfangen eines Verzögerungs-Kontrollsignals und des frequenzgeteilten Signals und dementsprechendes Erzeugen des PLL Rückkopplungssignals, wobei das PLL Rückkopplungssignal dem frequenzgeteilten Signal mit einer Zeitverzögerung gemäß dem Verzögerungs- Kontrollsignal entspricht;
als auch Empfangen des frequenzgeteilten Signals und dementsprechendes Empfangen und Vergleichen des PLL Referenzsignals und des PLL Rückkopplungssignals und dementsprechendes Erzeugen des Frequenzdivisions-Kontrollsignals und des Verzögerungs-Kontrollsignals.
15. Verfahren nach Anspruch 14, gekennzeichnet dadurch, daß das Empfangen eines Frequenzdivisions-Kontrollsignals und das dementsprechende Empfangen und Frequenzdividieren des PLL Ausgabesignals durch den Divisor N+F und das dementsprechende Erzeugen eines frequenzgeteilten Signals das Vorteilen des PLL Ausgabesignals mittels eines Doppel-Moduls umfaßt.
16. Verfahren nach Anspruch 14 oder 15, gekennzeichnet dadurch, daß das Empfangen eines Verzögerungs-Kontrollsignals und des frequenzgeteilten Signals und das dementsprechende Erzeugen des Frequenzdivisions- Kontrollsignals, des PLL Rückkopplungssignals und des DLL Kontrollsignals
Empfangen eines DLL Referenzsignals und des frequenzgeteilten Signals und dementsprechendes Erzeugen des PLL Rückkopplungssignals; und
Empfangen des Verzögerungs-Kontrollsignals und des frequenzgeteil­ ten Signals und dementsprechendes Erzeugen des Frequenzdivisions- Kontrollsignals, des DLL Referenzsignals und des DLL Kontrollsignals umfaßt.
17. Verfahren nach Anspruch 16, gekennzeichnet dadurch, daß das Empfangen eines DLL Referenzsignals und des frequenzgeteilten Signals und entsprechendes Erzeugen des PLL Rückkopplungssignals
Empfangen des frequenzgeteilten Signals und dementsprechendes Erzeugen eines Sägezahnsignals; und
Vergleichen des Sägezahnsignals und des DLL Referenzsignals und dementsprechendes Erzeugen des PLL Rückkopplungssignals umfaßt.
18. Verfahren nach Anspruch 16 oder 17, gekennzeichnet dadurch, daß das Empfangen des Verzögerungs-Kontrollsignals und des frequenzgeteilten Signals und dementsprechendes Erzeugen des Frequenzdivisions-Kontrollsignals, des DLL Referenzsignals und des DLL Kontrollsignals
Empfangen des frequenzgeteilten Signals und dementsprechendes Erzeugen einer akkumulierden Zählung und dementsprechendes Erzeugen des Frequenzdivisions-Kontrollsignals und des DLL Kontrollsignals; und
Empfangen des Verzögerungs-Kontrollsignals und des DLL Kontrollsig­ nals und dementsprechendes Erzeugen des DLL Referenzsignals umfaßt.
19. Verfahren nach einem der Ansprüche 14 bis 18, dadurch gekennzeichnet, daß das Empfangen des Verzögerungs-Kontrollsignals und des DLL Kontrollsignals und dementsprechendes Erzeugen des DLL Referenzsignals Erzeugen einer programmierbaren Spannung als DLL Referenzsignal entsprechend des Verzögerungs-Kontrollsignals und des DLL Kontrollsignals umfaßt.
20. Verfahren nach einem der Ansprüche 14 bis 19, dadurch gekennzeichnet, daß das Empfangen eines Verzögerungs-Kontrollsignals und des frequenzgeteilten Signals und das dementsprechende Erzeugen des PLL Rückkopplungssignals
Empfangen des frequenzgeteilten Signals und dementsprechendes Erzeugen eines Sägezahnsignals; und
Vergleichen des Sägezahnsignals und des Verzögerungs-Kontrollsig­ nals und dementsprechendes Erzeugen des PLL Rückkopplungssignals umfaßt.
21. Verfahren nach einem der Ansprüche 14 bis 20, dadurch gekennzeichnet, daß das Empfangen des frequenzgeteilten Signals und das dementsprechende Empfangen und Vergleichen des PLL Referenzsignals und des PLL Rückkopplungssignals und das dementsprechende Erzeugen des Frequenzdivisions-Kontrollsignals und des Verzögerungs-Kontrollsignals
Empfangen des frequenzgeteilten Signals und dementsprechendes Erzeugen einer akkumulierenden Zählung und dementsprechendes Erzeugen des Frequenzdivisions-Kontrollsignals und eines ersten DLL Kontrollsignals; und
Empfangen des ersten DLL Kontrollsignals und dementsprechendes Empfangen und Vergleichen des PLL Referenzsignals und des PLL Rückkopplungssignals und dementsprechend es Erzeugen des Verzögerungs- Kontrollsignals umfaßt.
22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß das Empfangen des ersten DLL Kontrollsignals und dementsprechendes Empfangen und Vergleichen des PLL Referenzsignals und des PLL Rückkopplungssignals und dementsprechendes Erzeugen des Verzögerungs-Kontrollsignals
Empfangen des ersten DLL Kontrollsignals und dementsprechendes Empfangen und Vergleichen des PLL Referenzsignals und des PLL Rückkopplungssignals und Erzeugen eines zweiten DLL Kontrollsignals; und
Empfangen des ersten und des zweiten DLL Kontrollsignals und dementsprechendes Erzeugen des Verzögerungs-Kontrollsignals umfaßt.
23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß das Empfangen des ersten und des zweiten DLL Kontrollsignals und dementsprechendes Erzeugen des Verzögerungs-Kontrollsignals das Erzeugen einer programmierbaren Spannung als Verzögerungs-Kontrollsignal entsprechend dem ersten und dem zweiten DLL Kontrollsignal umfaßt.
DE19838096A 1997-11-24 1998-08-24 Fraktionaler Phasenregelkreis Expired - Fee Related DE19838096C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/977,308 US5907253A (en) 1997-11-24 1997-11-24 Fractional-N phase-lock loop with delay line loop having self-calibrating fractional delay element

Publications (2)

Publication Number Publication Date
DE19838096A1 true DE19838096A1 (de) 1999-06-02
DE19838096C2 DE19838096C2 (de) 2001-02-01

Family

ID=25525012

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19838096A Expired - Fee Related DE19838096C2 (de) 1997-11-24 1998-08-24 Fraktionaler Phasenregelkreis

Country Status (3)

Country Link
US (1) US5907253A (de)
KR (1) KR100302892B1 (de)
DE (1) DE19838096C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10029421A1 (de) * 2000-06-15 2002-01-03 Infineon Technologies Ag Kalibriervorrichtung und -verfahren für die Taktgenerierung auf einem integrierten Schaltkreis

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19714142C1 (de) * 1997-04-05 1998-05-20 Lucent Tech Network Sys Gmbh Phasendetektor
US6208181B1 (en) * 1998-01-14 2001-03-27 Intel Corporation Self-compensating phase detector
US6064272A (en) * 1998-07-01 2000-05-16 Conexant Systems, Inc. Phase interpolated fractional-N frequency synthesizer with on-chip tuning
KR100295052B1 (ko) 1998-09-02 2001-07-12 윤종용 전압제어지연라인의단위지연기들의수를가변시킬수있는제어부를구비하는지연동기루프및이에대한제어방법
DE19840241C1 (de) 1998-09-03 2000-03-23 Siemens Ag Digitaler PLL (Phase Locked Loop)-Frequenzsynthesizer
US6043717A (en) * 1998-09-22 2000-03-28 Intel Corporation Signal synchronization and frequency synthesis system configurable as PLL or DLL
KR100301048B1 (ko) 1998-10-19 2001-09-06 윤종용 지연단의수가가변하는지연동기루프및이를구동하는방법
JP2001076437A (ja) * 1999-09-06 2001-03-23 Victor Co Of Japan Ltd クロック信号発生装置
JP2003517237A (ja) * 1999-12-15 2003-05-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 周波数合成回路を有する電子装置
US6236278B1 (en) 2000-02-16 2001-05-22 National Semiconductor Corporation Apparatus and method for a fast locking phase locked loop
US6901126B1 (en) * 2000-06-30 2005-05-31 Texas Instruments Incorporated Time division multiplex data recovery system using close loop phase and delay locked loop
JP2002135116A (ja) * 2000-10-20 2002-05-10 Fujitsu Ltd Ｐｌｌ回路と分周方法
US8385476B2 (en) * 2001-04-25 2013-02-26 Texas Instruments Incorporated Digital phase locked loop
US6856181B1 (en) * 2002-12-30 2005-02-15 Cypress Semiconductor Corporation Stability robustness using a non-integer order filter in a circuit
US7356111B1 (en) * 2003-01-14 2008-04-08 Advanced Micro Devices, Inc. Apparatus and method for fractional frequency division using multi-phase output VCO
SE0301005D0 (sv) * 2003-04-03 2003-04-03 Ericsson Telefon Ab L M Method and system of jitter compensation
US6958635B2 (en) * 2003-10-14 2005-10-25 Qualcomm Incorporated Low-power direct digital synthesizer with analog interpolation
US7443905B1 (en) * 2004-03-19 2008-10-28 National Semiconductor Corporation Apparatus and method for spread spectrum clock generator with accumulator
WO2006102925A1 (en) * 2005-03-31 2006-10-05 Freescale Semiconductor, Inc. Method for noise reduction in a phase locked loop and a device having noise reduction capabilities
DE102005060472B3 (de) * 2005-12-17 2007-04-26 Atmel Germany Gmbh PLL-Frequenzgenerator
KR100776736B1 (ko) * 2005-12-28 2007-11-19 주식회사 하이닉스반도체 클럭 동기 장치
US20070260906A1 (en) * 2006-05-08 2007-11-08 Corredoura Paul L Clock synchronization method and apparatus
JP4768645B2 (ja) * 2007-02-16 2011-09-07 パナソニック株式会社 Ｐｌｌ回路、およびそれを備えた無線装置
DE102007031127A1 (de) * 2007-06-29 2009-01-02 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik PLL-Schaltung für Frequenzverhältnisse mit nichtganzzahligen Werten
US7573311B2 (en) * 2007-11-01 2009-08-11 The Boeing Company Programmable high-resolution phase delay
US8169241B2 (en) * 2008-01-15 2012-05-01 Atmel Rousset S.A.S. Proportional phase comparator and method for phase-aligning digital signals
US7917797B2 (en) * 2008-05-22 2011-03-29 Xilinx, Inc. Clock generation using a fractional phase detector
US8145171B2 (en) * 2008-10-08 2012-03-27 Qualcomm Incorporated Clock clean-up phase-locked loop (PLL)
US7876261B1 (en) * 2008-10-28 2011-01-25 Lockheed Martin Corporation Reflected wave clock synchronization
CN101409553B (zh) * 2008-11-20 2010-12-08 四川和芯微电子股份有限公司 一种相位延迟线器
US8044742B2 (en) 2009-03-11 2011-10-25 Qualcomm Incorporated Wideband phase modulator
JP2011040943A (ja) * 2009-08-10 2011-02-24 Fujitsu Semiconductor Ltd 位相ロックループ回路
US8588720B2 (en) * 2009-12-15 2013-11-19 Qualcomm Incorproated Signal decimation techniques
US8330509B2 (en) * 2010-04-12 2012-12-11 Intel Mobile Communications GmbH Suppression of low-frequency noise from phase detector in phase control loop
US8502575B2 (en) * 2010-09-28 2013-08-06 Texas Instruments Incorporated Fractional-N PLL using multiple phase comparison frequencies to improve spurious signal performance
US9000858B2 (en) 2012-04-25 2015-04-07 Qualcomm Incorporated Ultra-wide band frequency modulator
US9547333B2 (en) 2013-10-10 2017-01-17 General Electric Company System and method for synchronizing networked components
US10302699B1 (en) * 2018-02-27 2019-05-28 Amazon Technologies, Inc. Precise transmission medium delay measurement

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3959737A (en) * 1974-11-18 1976-05-25 Engelmann Microwave Co. Frequency synthesizer having fractional frequency divider in phase-locked loop
US4409564A (en) * 1981-03-20 1983-10-11 Wavetek Pulse delay compensation for frequency synthesizer
GB2107142B (en) * 1981-10-07 1984-10-10 Marconi Co Ltd Frequency synthesisers
JPH0292021A (ja) * 1988-09-29 1990-03-30 Mitsubishi Rayon Co Ltd ディジタルｐｌｌ回路
US4926447A (en) * 1988-11-18 1990-05-15 Hewlett-Packard Company Phase locked loop for clock extraction in gigabit rate data communication links
US5334952A (en) * 1993-03-29 1994-08-02 Spectralink Corporation Fast settling phase locked loop
US5394444A (en) * 1993-07-12 1995-02-28 Motorola, Inc. Lock detect circuit for detecting a lock condition in a phase locked loop and method therefor
US5451910A (en) * 1993-08-12 1995-09-19 Northrop Grumman Corporation Frequency synthesizer with comb spectrum mixer and fractional comb frequency offset
JP3033654B2 (ja) * 1993-08-23 2000-04-17 日本電気株式会社 Ｐｌｌ周波数シンセサイザ
KR960012921B1 (ko) * 1993-10-06 1996-09-25 현대전자산업 주식회사 위상 록 루프 회로
KR100393317B1 (ko) * 1994-02-15 2003-10-23 람버스 인코포레이티드 지연동기루프
US5682112A (en) * 1994-05-18 1997-10-28 Nec Corporation Phase locked loop control apparatus
US5486792A (en) * 1995-03-06 1996-01-23 Motorola, Inc. Method and apparatus for calculating a divider in a digital phase lock loop
US5696468A (en) * 1996-02-29 1997-12-09 Qualcomm Incorporated Method and apparatus for autocalibrating the center frequency of a voltage controlled oscillator of a phase locked loop

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10029421A1 (de) * 2000-06-15 2002-01-03 Infineon Technologies Ag Kalibriervorrichtung und -verfahren für die Taktgenerierung auf einem integrierten Schaltkreis
DE10029421C2 (de) * 2000-06-15 2002-07-11 Infineon Technologies Ag Kalibriervorrichtung und -verfahren für die Taktgenerierung auf einem integrierten Schaltkreis
US6885254B2 (en) 2000-06-15 2005-04-26 Infineon Technologies Ag Calibration device and method for generating a clock in an integrated circuit

Also Published As

Publication number Publication date
KR100302892B1 (ko) 2001-11-22
DE19838096C2 (de) 2001-02-01
KR19990044799A (ko) 1999-06-25
US5907253A (en) 1999-05-25

Similar Documents

Publication Publication Date Title
DE19838096C2 (de) Fraktionaler Phasenregelkreis
DE3232155C2 (de) Schaltungsanordnung zur Regelung der Phasendifferenz zwischen einem Eingangssignal und einem Ausgangssignal
DE102006047958B4 (de) Generator für eine exakte Dreieckssignalform
DE60036426T2 (de) Direkte digitale Frequenzsynthese, die Störbeseitigung ermöglicht
DE3841512C2 (de)
DE3328420C2 (de)
DE102008008050B4 (de) Auf digitaler Verzögerungsleitung basierender Frequenz-Synthesizer
EP0406469B1 (de) Digitale Steuerschaltung für Abstimmsysteme
DE3116603A1 (de) &#34;digitaler phasenvergleicher mit erhoehter empfindlichkeit fuer kleine phasenunterschiede&#34;
DE4125387A1 (de) Verfahren und generatorschaltung zur analogen zeitsteuerung
EP0135121B1 (de) Schaltungsanordnung zum Erzeugen von Rechtecksignalen
DE10147318A1 (de) PLL-Frequenzsynthesizer, der einen Teilwert hinter dem Dezimalkomma verwendet
DE60031737T2 (de) Frequenzregelkreis
DE2836723A1 (de) Zeitsteuerschaltung
DE3027653C2 (de) Frequenz-Synthesizer
EP1004972B1 (de) Kurvenformgenerator
DE10048590A1 (de) Phasenregelkreis
DE3906094C2 (de) Digitale Phasen/Frequenz-Detektorschaltung
EP0873588B1 (de) Verfahren und anordnung zur frequenzmodulation eines hochfrequenten signals
DE602006000532T2 (de) Pulsgenerator
DE69531752T2 (de) Spannungs-Frequenzwandler
EP0630129A2 (de) Verfahren zur Erzeugung eines synchronisierten Taktes mit einer Schaltungsanordnung für einen regelbaren Oszillator
DE4333391C1 (de) Testsystem für eine Regeneratoreinrichtung
EP0402711A1 (de) Schaltungsanordnung zur phasenrichtigen Regenerierung eines Taktsignals
WO2003073601A2 (de) Verfahren zum abgleichen eines zwei-punkt-modulators und zwei-punkt-modulator mit einer abgleichvorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee