DE602006000532T2 - Pulsgenerator - Google Patents

Pulsgenerator Download PDF

Info

Publication number
DE602006000532T2
DE602006000532T2 DE602006000532T DE602006000532T DE602006000532T2 DE 602006000532 T2 DE602006000532 T2 DE 602006000532T2 DE 602006000532 T DE602006000532 T DE 602006000532T DE 602006000532 T DE602006000532 T DE 602006000532T DE 602006000532 T2 DE602006000532 T2 DE 602006000532T2
Authority
DE
Germany
Prior art keywords
delay
pulse generator
generator according
output
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE602006000532T
Other languages
English (en)
Other versions
DE602006000532D1 (de
Inventor
David Albert Sawyer
Nicholas Paul Cowley
Isaac Ali
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE602006000532D1 publication Critical patent/DE602006000532D1/de
Application granted granted Critical
Publication of DE602006000532T2 publication Critical patent/DE602006000532T2/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00286Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Superheterodyne Receivers (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Optical Head (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Saccharide Compounds (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)

Description

  • Die vorliegende Erfindung betrifft einen Pulsgenerator zum Erzeugen von Pulsen mit einer wählbaren variablen Breite und/oder Verzögerung. Eine solche Anordnung kann in einem System verwendet werden, in dem eine genau ermittelte Phasenverschiebung oder variable Pulsbreite oder Verzögerung erfordert ist. Beispielsweise kann eine solche Anordnung verwendet werden zum Erzeugen eines genauen digital geregelten Pulses in einem Schreiber für eine optische Platte, wie beispielsweise einem DVD-Schreiber. Eine solche Anordnung kann auch als Teil eines Systems zur Korrektur für einen Quadraturfehler in einem Quadraturfrequenzwandler eines Funkfrequenztuners benutzt werden. So betrifft die vorliegende Erfindung auch einen Schreiber für eine optische Platte und einen Tuner einschließlich eines solchen Pulsgenerators.
  • 1 der beigefügten Zeichnungen veranschaulicht einen bekannten Typ von Quadraturfrequenzwandler. Ein solcher Frequenzwandler kann beispielsweise in Funkfrequenztunern verwendet werden, und ein Beispiel eines Aufwärtswandlers dieses Typs wird offenbart in GB-A-2427091 , veröffentlicht am 13.12.2006. Solche Frequenzwandler können auch in Modulatoren verwendet werden, wo das Entfernen eines Seitenbands erforderlich ist.
  • Der Frequenzwandler umfasst einen Inphase(I)-Mischer 1 und einen Quadratur(Q)-Mischer 2, die beim Empfang von getrennten Eingangssignalen gezeigt sind, die aber in anderen Beispielen ein gemeinsames Eingangssignal empfangen können. Ein lokaler Oszillator 3 schickt Signale, die feste oder variable Frequenz haben können, an einen Quadratursplitter 4. Der Splitter 4 erzeugt Kommutierungssignale, die in Phasenquadratur stehen, und liefert diese an die Mischer 1 und 2. Die Ausgaben der Mischer 1 und 2 werden an einen Summierer 5 geliefert, der die Vektorsumme der Ausgangssignale der Mischer formt. Das resultierende Signal wird durch einen Verstärker 6 verstärkt und an den Ausgang 7 des Frequenzwandlers geliefert.
  • Wo ein solcher Frequenzwandler verwendet wird, um ein Seitenband zu unterdrücken oder im Wesentlichen zu entfernen, wobei beispielsweise ein Bildkanal in einem Tuner enthalten ist, hängt die Qualität der Unterdrückung von der Quadraturphasengleichheit zwischen den vom Splitter 4 gelieferten Kommutierungssignalen und zwischen den an die Mischer 1 und 2 gelieferten Eingangssignalen ab. Im Fall der Kommutierungssignale können wegen der in der Praxis auftretenden Produktionsstreuungen und -toleranzen bekannte Anordnungen keine Phasengleichheit besser als 1–2° erzielen. Dies beschränkt deshalb die Unterdrückungs-Performance eines solchen Frequenzwandlers für normale Anwendungen, und spezielle Maßnahmen sind erforderlich, um die Quadraturgleichheit zu verbessern.
  • US 2003/0071665 offenbart eine Frequenzmultiplikationsanordnung unter Verwendung von Verzögerungselementen, deren einzelne Verzögerungen nicht regelbar sind.
  • US 4922141 und JP 08274602 offenbaren Phasenverriegelungsanordnungen für Verzögerungslinien, die eingehende Signale verzögern. Beispielsweise offenbart US 4922141 eine Phasenregelkreis-Verzögerungslinie mit zwei Strings von Verzögerungselementen, wo die von jedem Element bereitgestellte Verzögerung regelbar ist. Ein String von Elementen wird benutzt, um ein Datensignal zu verzögern, während der andere String in einer Phasenregelkreis-Anordnung zur Regelung der einzelnen Verzögerungselementverzögerungen verwendet wird. Ein verzögertes Oszillatorsignal wird mit dem nicht verzögerten Signal verglichen, wobei beabsichtigt ist, dass die Gesamtverzögerung gleich einer Periode des Oszillatorsignals ist. Eine Ladungspumpe wird hoch- oder abgepumpt, je nach der relativen Verzögerung zwischen denselben Flanken der direkten und verzögerten Signale, und der Ausgang der Ladungspumpe variiert die Verzögerungselementverzögerungen so, dass das System phasenverriegelt wird. Die durch jedes Verzögerungselement bereitgestellte Verzögerung wird so fixiert und bestimmt, dass das Datensignal an den unabhängigen String von Verzögerungselementen um eine stabile und genau definierte Größe verzögert werden kann.
  • Gemäß einem ersten erfindungsgemäßen Aspekt wird ein Pulsgenerator bereitgestellt zum Erzeugen von Pulsen mit einer wählbaren variablen Breite und zur Verzögerung, umfassend: einen Oszillator; eine Selektionsanordnung; eine Vielzahl von variablen Verzögerungselementen desselben Typs, die als erste und zweite Gruppen angeordnet sind, wobei jedes Verzögerungselement einen Verzögerungsregeleingang zum Regeln der vom Element bereitgestellten Verzögerung hat, wobei die Selektionsanordnung angeordnet ist, um auszuwählen, wie viele der Verzögerungselemente der ersten Gruppe in Reihe an einen Ausgang des Pulsgenerators angeschlossen werden, wobei die Verzögerungselemente der zweiten Gruppe in Reihe geschaltet sind, wobei die Eingänge der ersten und zweiten Gruppen an den Ausgang des Oszillators angeschlossen sind; eine Messschaltung zum wiederholten Messen der von der zweiten Gruppe bereitgestellten Verzögerung; einen Referenzpulsgenerator zum Erzeugen einer Reihe von Referenzpulsen, deren jeder eine vorbestimmte Dauer gleich einem vorbestimmten Bruchteil der Periode der Ausgangspulse des Oszillators hat; und einen Regelkreis, dessen Ausgang mit den Verzögerungsregeleingängen aller Verzögerungselemente verbunden ist und der dazu angeordnet ist, die von jedem Element bereitgestellte Verzögerung so zu regeln, dass jede gemessene Verzögerung ein vorbestimmtes Verhältnis zur vorbestimmten Dauer hat.
  • Der Regelkreis kann zum Regeln der Verzögerung so angeordnet werden, dass jede gemessene Verzögerung im Wesentlichen gleich der vorbestimmten Dauer ist.
  • Jedes Verzögerungselement kann dazu angeordnet werden, eine kontinuierlich variable Verzögerung bereitzustellen.
  • Die Selektionsanordnung kann eine Schaltanordnung umfassen, um eine ausgewählte Zahl der Verzögerungselemente der ersten Gruppe in Reihe zu schalten. Als eine Alternative können die Verzögerungselemente der ersten Gruppe in Reihe geschaltet werden, und die Selektionsanordnung kann einen Multiplexer umfassen, um den Ausgang eines ausgewählten Verzögerungselements von mindestens einigen der Verzögerungselemente selektiv an den Ausgang des Pulsgenerators anzuschließen.
  • Die Messschaltung kann angeordnet werden, um eine Reihe von Pulsen bereitzustellen, deren jeder eine Dauer hat, die im Wesentlichen gleich der von den Verzögerungselementen der zweiten Gruppe bereitgestellten Gesamtverzögerung ist.
  • Die Frequenz des Oszillators kann variabel sein. Der Oszillator kann einen Takt und einen Frequenzdividierer umfassen. Der Takt und der Dividierer können einen Teil eines Phasenregelkreises umfassen.
  • Der Referenzpulsgenerator kann einen Ringzähler und eine Logikschaltung umfassen. Der Ringzähler kann dazu angeordnet werden, vom Takt getaktet zu werden.
  • Der Pulsgenerator kann eine dritte Gruppe der Verzögerungselemente umfassen, deren Regeleingänge an den Ausgang des Regelkreises angeschlossen sind, und eine weitere Selektionsanordnung, um zu wählen, wie viele der Verzögerungselemente der dritten Gruppe zwischen dem Ausgang des Oszillators und einem weiteren Ausgang des Pulsgenerators in Reihe geschaltet werden. Die Eingänge der ersten und dritten Gruppen können an eine phasenerzeugende Anordnung angeschlossen werden. Die phasenerzeugende Anordnung kann angeordnet werden, um Signale zu liefern, die im Wesentlichen in Phasenquadratur zu den Eingängen der ersten und dritten Gruppen stehen.
  • Nach einem zweiten erfindungsgemäßen Aspekt wird ein Schreiber für eine optische Platte bereitgestellt, der einen Pulsgenerator nach dem ersten erfindungsgemäßen Aspekt umfasst.
  • Nach einem dritten erfindungsgemäßen Aspekt wird ein Tuner bereitgestellt, der einen Pulsgenerator nach dem ersten erfindungsgemäßen Aspekt umfasst.
  • Der Tuner kann einen Frequenzwandler umfassen, dessen lokaler Oszillator den Pulsgenerator enthält. Der lokale Oszillator kann ein lokaler Quadraturoszillator sein, und der Frequenzwandler kann ein Quadraturfrequenzwandler sein.
  • So ist es möglich, einen Pulsgenerator bereitzustellen, der eine wählbare und genau geregelte Pulsbreite und/oder Verzögerung bereitstellen kann. Die Breite und/oder Verzögerung bleibt stabil oder mit der Zeit im Wesentlichen konstant und bleibt unbeeinflusst durch Parameterdrift und Bauteiltoleranzen.
  • Die Erfindung wird weiterhin durch Beispiele mit Bezug auf die beigefügten Zeichnungen beschrieben, von denen:
  • 1 ein Blockschaltplan eines bekannten Typs von Frequenzwandler ist;
  • 2 ein Blockschaltplan eines Frequenzwandlers für einen Funkfrequenztuner ist, einschließlich eines Pulsgenerators, der eine erfindungsgemäße Ausführungsart begründet;
  • 3 ein Blockschaltplan des Pulsgenerators des Tuners von 2 ist;
  • 4 ein Blockdiagramm eines Verzögerungselements des Pulsgenerators von 3 ist;
  • 5 ein Schaltplan eines Beispiels für das Verzögerungselement von 4 ist;
  • 6 ein Blockschaltplan eines Pulsgenerators ist, der eine weitere erfindungsgemäße Ausführungsart begründet; und
  • 7 ein Graph ist, der den Betrieb eines Pulsgenerators veranschaulicht.
  • Gleiche Bezugsnummern beziehen sich auf gleiche Teile in allen Zeichnungen.
  • Durch Beispiele und ohne Beschränkung der Allgemeinheit veranschaulicht 2 die Verwendung eines Pulsgenerators in einem Quadraturfrequenzwandler, der als ein Aufwärtswandler in einer Anordnung des in der britischen Patentanmeldung Nr. 0511585.2 offenbarten Typs arbeitet. Der in 2 gezeigte Frequenzwandler ist ein ähnlicher Typ wie der in 1 gezeigte und umfasst I- und Q-Mischer 1 und 2, einen lokalen Oszillator 3 und einen Quadratursplitter 4, einen Summierer 5, einen Verstärker 6 und einen Ausgang 7, der nicht weiter beschrieben wird.
  • Der Frequenzwandler umfasst einen Regler 10, der eine Kalibrationsroutine zum Reduzieren von Quadraturphasenunsymmetrie in den an die Mischer 1 und 2 gelieferten Kommutierungssignalen regelt. Die Routine wird wiederholt ausgeführt, beispielsweise beim Einschalten eines Tuners, der den Frequenzwandler enthält, und möglicherweise zu zusätzlichen Zeitpunkten beispielsweise beim Tunen auf einen verschiedenen Kanal. Während der Kalibrationsroutine verursacht der Regler 10, dass ein Kalibrationstongenerator 11 aktiviert wird und einen vorbestimmten Kalibrationston an einen Punkt netzaufwärts von den Mischern 1 und 2 liefert, beispielsweise an einem Punkt vor jeglicher Frequenzumsetzung in einem Tuner, von dem der Frequenzwandler ein Teil ist. Ein Fehlerdetektor 12 überwacht das Ausgangssignal des Summieren 5 und liefert Korrektursignale an variable Verzögerungsschaltungen 13 und 14, um eine Quadraturphasenunsymmetrie zwischen den vom Splitter 4 gelieferten Signalen zu reduzieren.
  • Der Pulsgenerator wird in 3 detaillierter gezeigt und enthält den lokalen Oszillator 3, den Quadratursplitter 4 und die Verzögerungsschaltungen 13 und 14. Jede der Verzögerungsschaltungen 13 und 14 umfasst eine Vielzahl von identischen Verzögerungselementen 20, die in 4 veranschaulicht sind und dazu angeordnet sind, ein Signal zwischen dem Eingang und Ausgang des Elements 20 um eine Verzögerungszeit TD zu verzögern, die variabel ist, beispielsweise kontinuierlich variabel, und durch ein Regelsignal TDS geregelt wird. Eine Schalteranordnung wird bereitgestellt, um auszuwählen, wie viele der Verzögerungselemente 20 in Reihe verbunden sind, um die Verzögerungsschaltung 13 zu bilden. Die Schalteranordnung umfasst elektronische Schalter wie den bei 21 in 4 veranschaulichten, und die Regeleingänge der Schalteranordnung sind angeschlossen, um ein Phasenkorrekturwort I vom Fehlerdetektor 12 zum Anlegen der geeigneten Signalverzögerung an die I-Kommutierungssignale zwecks Reduktion der Phasenunsymmetrie zu empfangen.
  • Die Verzögerungsschaltung 14 hat dieselbe Schaltungsanordnung wie die Schaltung 13, wobei die Schalteranordnung durch ein Phasenkorrekturwort Q vom Fehlerdetektor 12 geregelt wird. So liefert der Fehlerdetektor 12 während der Kalibrationsroutine die Phasenkorrekturwörter an die Verzögerungsschaltungen 13 und 14 zum Bereitstellen der geeigneten Verzögerungen an die Kommutierungssignale, um die Phasenunsymmetrie zu reduzieren. Am Ende der Kalibrationsroutine werden die Phasenkorrekturwörter einbehalten, um die ausgewählten Signalzeitverzögerungen aufrechtzuerhalten, bis eine nächste Kalibrationsroutine ausgeführt wird.
  • Ein Beispiel einer Schaltung, die zur Verwendung in den variablen Verzögerungselementen 20 geeignet ist, wird in 5 veranschaulicht. Das in 5 gezeigte Verzögerungselement hat die Form einer differentialen Steilheitsstufe, die eine katodengekoppelte Gegentaktstufe von Transistoren 45 und 46 umfasst, deren Emitter zusammengeschaltet und an eine regelbare Stromquelle 47 angeschlossen sind, die einen Regeleingang 48 zum Regeln des Stroms durch die Quelle 47 hat. Die Transistoren 45 und 46 werden als bipolare NPN-Transistoren gezeigt, können aber als Alternative bipolare PNP-Transistoren oder Feldeffekttransistoren beider Polarität umfassen.
  • Das Verzögerungselement hat Differentialeingänge 49 und 50, die an die Basen der Transistoren 45 bzw. 46 angeschlossen sind. Die Transistoren 45 und 46 sind mit Kollektorladungswiderständen 51 bzw. 52 ausgestattet, deren obere Enden an die Spannungsversorgungsleitung Vcc angeschlossen sind. Die Kollektoren der Transistoren 45 und 46 sind an die Differentialausgänge 53 bzw. 54 angeschlossen.
  • Das Verzögerungselement von 5 benutzt die Übergangsverzögerung, die grundlegend für den Betrieb von Halbleitereinrichtungen ist. Die Größe der vom Verzögerungselement bereitgestellten Verzögerung ist umgekehrt proportional zum Parameter fT der Einrichtungen 45 und 46, wo fT die Frequenz ist, bei der die Verstärkung der Einrichtung mit steigender Frequenz auf Eins gefallen ist. Der Parameter fT ist eine grundlegende Eigenschaft des Halbleiterprozesses, in dem das Verzögerungselement implementiert ist, hängt aber auch vom Vorspannungsstrom ab. Der Vorspannungsstrom wird durch das Regelsignal bestimmt, das an den Regeleingang 48 angelegt wird und den von der Stromquelle 47 gelieferten Strom regelt, sodass die vom Verzögerungselement von 5 bereitgestellte Verzögerung kontinuierlich variiert werden kann.
  • In Betrieb wird das Regelsignal zum Regeln der von jeder der Verzögerungsschaltungen 13, 14 bereitgestellten Verzögerung an die Regeleingänge 48 der Verzögerungselemente angelegt, die die Verzögerungsschaltung formen. Jedes Verzögerungselement verlangsamt die ansteigenden und abfallenden Flanken von Signalen oder Pulsen, die es durchlaufen, um eine Größe, die vom durch die Stromquelle 47 gelieferten Stroms abhängt, sodass niedrigere Ströme sanfter ansteigende und abfallende Flanken bereitstellen. Falls erforderlich, können ein oder mehrere Schmitt-Trigger bereitgestellt werden, beispielsweise am Ausgang der variablen Verzögerungsschaltungen und möglicherweise am Ausgang eines oder mehrerer Zwischenverzögerungselemente. Das an jeden der Verzögerungsschaltungen 13, 14 angelegte Signal kann so um eine kontinuierlich variable Größe verzögert werden.
  • Der lokale Oszillator 3 umfasst einen Phasenregelkreis (PLL). Der PLL umfasst einen Hochfrequenz(HF)-Takt 22, dessen Ausgabe an einen Frequenzdividierer 23 geht, der dazu angeordnet ist, die Frequenz des Takts 22 durch eine ganze Zahl N zu dividieren, die festgesetzt sein kann oder wählbar oder regelbar sein kann, um die Frequenz der an die Mischer 1 und 2 gelieferten Kommutierungssignale zu variieren. Der Ausgang des Dividieren 23 bildet den Ausgang des lokalen Oszillators und ist auch mit einem ersten Eingang eines Phasenkomparators 24 verbunden, dessen zweiter Eingang dazu angeordnet ist, ein Referenzfrequenzsignal von einem Referenzoszillator (nicht gezeigt) zu empfangen. Die Ausgabe des Komparators 24 wird aber eine Regelanordnung 25, die eine Niedrigpassfilterfunktion enthält, an einen Regeleingang des Takts 22 geliefert.
  • Der in 3 veranschaulichte Quadratursplitter 4 umfasst eine Phasenverschiebungsschaltung 4 zum Verschieben der Phase des eingehenden Signals vom lokalen Oszillator 3 um 90°. Es kann jedoch irgendeine geeignete Anordnung als Splitter 4 benutzt werden, und ein Beispiel einer solchen alternativen Anordnung ist ein Ringzähler, der durch die Ausgabe des Dividieren 23 getaktet wird.
  • Die Ausgabe des lokalen Oszillators 3 wird auch an eine Gruppe von (in diesem Fall K) Verzögerungselementen wie beispielsweise 26 geliefert. Die Verzögerungselemente dieser Gruppe sind in Reihe geschaltet zwischen den Ausgang des lokalen Oszillators 3 und den Eingang einer Logikschaltung 27, die einen weiteren Eingang hat, der die Ausgabe des lokalen Oszillators direkt empfängt. Die Logikschaltung erzeugt eine Reihe von Pulsen IP mit einer Wiederholdungsrate gleich der Frequenz des Ausgangssignals des lokalen Oszillators 3 und einer Pulslänge oder -dauer IPD gleich der Gesamtzeitverzögerung, die durch die K in Reihe geschalteten Verzögerungselemente wie beispielsweise 26 bereitgestellt wird. Die Ausgabe der Logikschaltung 27 wird an einen „Ladungs"-Eingang einer Ladungspumpe und eines Integrierers 28 geliefert.
  • Die Ausgabe des Takts 22 wird an den Eingang eines Ringzählers 29 geliefert, dessen Ausgaben durch pulserzeugende Logik 30 decodiert werden, um eine Reihe von Pulsen RP bereitzustellen. Der Zähler 29 und die Logik 30 sind so beschaffen, dass jeder der Pulse RP eine Breite oder Dauer IRD gleich der mit einem Koeffizienten multiplizierten Periode der Signale vom Takt 22 hat. In diesem Beispiel ist die Pulsbreite IRD gleich der halben Periode des Signals vom Takt 22. Die Pulse RP werden an einen „Entladungs"-Eingang der Ladungspumpe und des Integrierers 28 geliefert. Der Ausgang der Ladungspumpe und des Integrierers 28 liefert das Verzögerungselement-Regelsignal TDS an die Regeleingänge aller Verzögerungselemente.
  • Die Ladungspumpe und der Integrierer 28 vergleichen effektiv die Dauern der Pulse IP und RP, um ein Fehlersignal zu formen, das an die Regeleingänge der K Verzögerungselemente wie beispielsweise 26 geliefert wird, um die von jedem Element bereitgestellte Verzögerung zu variieren, bis die Dauer eines jeden Pulses IP im Wesentlichen gleich der Dauer IRD eines jedes Pulses RP ist. Die Dauer eines jeden Pulses IP ist gleich K × TD, während die Dauer eines jeden Pulses RP gleich 1/2F ist, wo F die Frequenz des Takts 22 ist. Wenn die Pulsbreiten durch die die Ladungspumpe und den Integrierer 28 enthaltende Feedbackschleife gleichgemacht worden sind, ist die Verzögerung TD eines jeden der Verzögerungselemente gleich 1/(2 × F × K). F und K sind genau definiert, sodass die von allen Verzögerungselementen bereitgestellten Verzögerungen, einschließlich der in den Verzögerungsschaltungen 13 und 14, im Wesentlichen konstant gehalten werden. So kann ein Drift in der durch jedes Verzögerungselement bereitgestellten Verzögerungszeit TD stark reduziert werden oder im Wesentlichen eliminiert werden, sodass genaue, wiederspruchsfreie und im Wesentlichen driftfreie Signalverzögerungen bereitgestellt werden durch die Verzögerungselemente in den Verzögerungsschaltungen 13 und 14, die durch die Phasenkorrekturwörter vom Fehlerdetektor 12 ausgewählt werden. So kann die während jeder Kalibrationsroutine ermittelte Kompensation im Wesentlichen konstant gehalten werden, bis eine nachfolgende Kalibrationsroutine ausgeführt wird, und eine zeitbedingte Drifttendenz der durch die Verzögerungselemente bereitgestellten Zeitverzögerungen kann eliminiert oder auf ein annehmbares Niveau reduziert werden, um eine verbesserte Performance der Quadratfrequenzumsetzung bereitzustellen.
  • In Ausführungsarten, wo erwünscht ist, die Taktfrequenz variieren zu können, während in den Schaltungen 13 und 14 konstante Werte der Phasenverschiebung unabhängig von der Taktfrequenz aufrechterhalten werden, ist der Dividierer 23 dazu angeordnet, ein festes Divisionsverhältnis bereitzustellen, und die Frequenz des Takts 22 wird variiert beispielsweise durch Bereitstellen eines variablen Frequenzbezugssignals an den zweiten Eingang des Phasenkomparators 24. In diesem Fall trackt die von jedem Verzögerungselement bereitgestellte Zeitverzögerung TD die Taktperiode, weil die Referenzpulse IR unabhängig von der Taktfrequenz eine Breite gleich der halben Taktperiode haben. So bleiben die Relativphasen der Ausgangssignale von den Schaltungen 13 und 14 im Wesentlichen konstant, bei gegebenen Phasenkorrekturwörtern I und Q, unabhängig von der Frequenz des Takts 22.
  • 6 veranschaulicht einen Pulsgenerator zum Erzeugen einer bekannten genauen Pulsdauer oder -breite, die aus einem Bereich der Breiten ausgewählt werden kann, indem ein Phasenverzögerungswort von einer externen Quelle angelegt wird. Dieser Pulsgenerator unterscheidet sich dadurch vom in 3 gezeigten Pulsgenerator, dass die Verzögerungsschaltung 14 ausgelassen wird und eine Logikschaltung 32 angeschlossen wird, um das Signal des lokalen Oszillators und Ausgaben der J Verzögerungselemente der Verzögerungsschaltung 13 zu empfangen. Die Logikschaltung 32 ist dazu angeordnet, eine Reihe von Ausgangspulsen mit derselben Wiederholdungsrate zu erzeugen wie die Frequenz des lokalen Oszillators und mit einer Pulsbreite proportional zu oder gleich der Gesamtverzögerung der Zahl der Verzögerungselemente, die durch das Phasenverzögerungswort dazu ausgewählt wurden, in Reihe geschaltet zu werden. Es ist auch möglich, den Start eines jeden Pulses relativ zum Signal des lokalen Oszillators zu verzögern, indem in der Logikschaltung ausgewählt wird, welche ihrer Eingänge zum Erzeugen eines jeden Pulses verwendet werden. Die Logikschaltung 32 liefert so an den Pulsausgang 33 Pulse der Breite oder Dauer MTD, wo M eine ganze Zahl größer oder gleich 1 ist und gleich der Zahl der Verzögerungselemente ist, die von der Logikschaltung 32 zum Erzeugen der Ausgangspulse benutzt werden.
  • Ein solcher Pulsgenerator kann dazu verwendet werden, um Pulse von auswählbaren genauen und widerspruchsfreier Breiten zu erzeugen, die in Betrieb im Wesentlichen keinem Drift ausgesetzt sind. Insbesondere wird die Widerspruchsfreiheit im Wesentlichen durch die Stabilität der an den zweiten Eingang des Phasenkomparators 24 angelegten Referenzsignale bestimmt. Eine solche Anordnung kann in jeder Anwendung benutzt werden, die ein solches Pulssignal erfordert, und ein Beispiel einer solchen Anwendung gibt es in einem DVD(Digital Versstile Disk)-Schreiber.
  • Wie vorher hierin beschrieben wurde, ist die von jedem Verzögerungselement 20 bereitgestellte Zeitverzögerung TD abhängig von der Frequenz „HF-Takt" des Takts 22. Indem die Frequenz dieses Takts kontinuierlich oder im Wesentlichen kontinuierlich variabel gemacht wird, beispielsweise durch Variieren der Frequenz des an den zweiten Eingang des Phasenkomparators 24 angelegten Referenzsignals, wird ermöglicht, eine Pulsdauer bereitzustellen, die kontinuierlich oder „unendlich" variabel ist. Insbesondere sind J Verzögerungselemente in der Verzögerungsschaltung 13 verfügbar, und die Logikschaltung 32 kann auf der Basis der Ausgaben von irgendwelchen zwei verschiedenen der Verzögerungselemente die Ausgangspulse erzeugen. Die resultierende Pulsbreite IPM ist gegeben durch: IPM = M × TD
  • Substitution für TD ergibt:
    Figure 00070001
  • Der nächste quantisierte Schritt liegt bei M + 1; es folgt:
    Figure 00070002
  • Diese Änderung kann auch durch Variieren von HF-Clock (HF-Takt) erzielt werden:
    Figure 00070003
  • Umordnung ergibt:
    Figure 00070004
  • Deshalb ist die Änderung in der Taktfrequenz, um das Äquivalent eines TD-Schritts zu erzielen:
    Figure 00080001
  • Substitution für IPM ergibt:
    Figure 00080002
  • Durch Variieren der HF-Taktfrequenz ist es deshalb möglich, die Verzögerung zwischen den durch die J Verzögerungselemente bereitgestellten quantisierten Schritten zu linearisieren. Die Anschauung ergibt, dass die Variation im HF-Takt für M = 1 ein Maximum ist und gleich einer Reduktion von einer Oktave in der HF-Taktfrequenz ist. Diese Beziehung ist in 7 geplottet.

Claims (18)

  1. Pulsgenerator zum Erzeugen von Pulsen mit einer wählbaren variablen Breite und/oder Verzögerung, dadurch gekennzeichnet, dass er umfasst: einen Oszillator (3); eine Selektionsanordnung (13, 32); eine Vielzahl von variablen Verzögerungselementen (20, 21, 26, 4554) desselben Typs, die als erste (13) und zweite Gruppen angeordnet sind, wobei jedes Verzögerungselement (20, 21, 26, 4554) einen Verzögerungsregeleingang zum Regeln der vom Element bereitgestellten Verzögerung (TD) hat, wobei die Selektionsanordnung (12, 32) angeordnet ist, um auszuwählen, wie viele der Verzögerungselemente (20, 21, 4554) der ersten Gruppe (13) in Reihe an einen Ausgang des Pulsgenerators angeschlossen werden, wobei die Verzögerungselemente (26) der zweiten Gruppe in Reihe geschaltet sind, wobei die Eingänge der ersten (13) und zweiten Gruppen an den Ausgang des Oszillators (3) angeschlossen sind; eine Messschaltung (27) zum wiederholten Messen der von der zweiten Gruppe bereitgestellten Verzögerung (IPD); einen Referenzpulsgenerator (29, 31) zum Erzeugen einer Reihe von Referenzpulsen (RP), deren jeder eine vorbestimmte Dauer (IRD) gleich einem vorbestimmten Bruchteil der Periode der Ausgangspulse (HF-Takt) des Oszillators (3) hat; und einen Regelkreis (28), dessen Ausgang mit den Verzögerungsregeleingängen aller Verzögerungselemente (20, 21, 26, 4554) verbunden ist und der dazu angeordnet ist, die von jedem Element bereitgestellte Verzögerung (TD) so zu regeln, dass jede gemessene Verzögerung (IPD) ein vorbestimmtes Verhältnis zur vorbestimmten Dauer (IRD) hat.
  2. Pulsgenerator nach Anspruch 1, dadurch gekennzeichnet, dass der Regelkreis (28) zum Regeln der Verzögerung (TD) so angeordnet ist, dass jede gemessene Verzögerung (IPD) im Wesentlichen gleich der vorbestimmten Dauer (IRD) ist.
  3. Pulsgenerator nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass jedes Verzögerungselement (20, 21, 26, 4554) dazu angeordnet ist, eine kontinuierlich variable Verzögerung bereitzustellen.
  4. Pulsgenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Selektionsanordnung eine Schaltanordnung (21) umfasst, um eine ausgewählte Zahl der Verzögerungselemente (20) der ersten Gruppe (13) in Reihe zu schalten.
  5. Pulsgenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verzögerungselemente der ersten Gruppe (13) in Reihe geschaltet sind und die Selektionsanordnung einen Multiplexer (32) umfasst, um den Ausgang eines ausgewählten Verzögerungselements von mindestens einigen der Verzögerungselemente selektiv an den Ausgang des Pulsgenerators anzuschließen.
  6. Pulsgenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Messschaltung (27) angeordnet ist, um eine Reihe von Pulsen (IP) bereitzustellen, deren jeder eine Dauer (IPD) hat, die im Wesentlichen gleich der von den Verzögerungselementen (26) der zweiten Gruppe bereitgestellten Gesamtverzögerung ist.
  7. Pulsgenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Frequenz des Oszillators (3) variabel ist.
  8. Pulsgenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Oszillator (3) einen Takt (22) und einen Frequenzteiler (23) hat.
  9. Pulsgenerator nach Anspruch 8, dadurch gekennzeichnet, dass der Takt (22) und der Teiler (23) einen Teil eines phasengekoppelten Regelkreises (PLL) umfasst.
  10. Pulsgenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Referenzpulsgenerator einen Ringzähler (29) und eine Logikschaltung (30) umfasst.
  11. Pulsgenerator nach Anspruch 10 bei Abhängigkeit von Anspruch 8 oder 9, dadurch gekennzeichnet, dass der Ringzähler (29) angeordnet ist, um vom Takt (22) getaktet zu werden.
  12. Pulsgenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass er eine dritte Gruppe (14) von Verzögerungselementen (20, 21, 4554) umfasst, deren Regeleingänge an den Ausgang des Regelkreises (28) angeschlossen sind, und eine weitere Selektionsanordnung (12) umfasst, um zu wählen, wie viele der Verzögerungselemente (20, 21, 4554) der dritten Gruppe (14) zwischen dem Ausgang des Oszillators (3) und einem weiteren Ausgang des Pulsgenerators in Reihe geschaltet werden.
  13. Pulsgenerator nach Anspruch 12, dadurch gekennzeichnet, dass die Eingänge der ersten und dritten Gruppen (13, 14) an eine phasenerzeugende Anordnung (4) angeschlossen sind.
  14. Pulsgenerator nach Anspruch 13, dadurch gekennzeichnet, dass die phasenerzeugende Anordnung (4) dazu angeordnet ist, Signale zuzuführen, die im Wesentlichen in Phasenquadratur zu den Eingängen der ersten und dritten Gruppen (13, 14) stehen.
  15. Schreiber für eine optische Platte, einen Pulsgenerator nach einem der vorhergehenden Ansprüche umfassend.
  16. Tuner, einen Pulsgenerator nach einem der Ansprüche 1 bis 14 umfassend.
  17. Tuner nach Anspruch 16, einen Frequenzwandler (15, 1214) umfassend, dessen lokaler Oszillator (35, 1214) den Pulsgenerator enthält.
  18. Tuner nach Anspruch 17 bei Abhängigkeit von Anspruch 14, in dem der lokale Oszillator (35, 1214) ein lokaler Quadraturoszillator ist und der Frequenzwandler (15, 1214) ein Quadratur-Frequenzwandler ist.
DE602006000532T 2005-08-23 2006-08-04 Pulsgenerator Expired - Fee Related DE602006000532T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0517217 2005-08-23
GB0517217A GB2429590A (en) 2005-08-23 2005-08-23 Variable delay circuit

Publications (2)

Publication Number Publication Date
DE602006000532D1 DE602006000532D1 (de) 2008-03-27
DE602006000532T2 true DE602006000532T2 (de) 2009-02-19

Family

ID=35098122

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602006000532T Expired - Fee Related DE602006000532T2 (de) 2005-08-23 2006-08-04 Pulsgenerator

Country Status (8)

Country Link
US (1) US7327179B2 (de)
EP (1) EP1758250B1 (de)
JP (1) JP2007060669A (de)
CN (1) CN100588122C (de)
AT (1) ATE386366T1 (de)
DE (1) DE602006000532T2 (de)
GB (1) GB2429590A (de)
TW (1) TWI315132B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2427085A (en) * 2005-06-08 2006-12-13 Zarlink Semiconductor Ltd Variable signal delaying circuit, quadrature frequency converter and radio frequency tuner
JP5262630B2 (ja) * 2008-12-01 2013-08-14 富士通株式会社 セルフテスト回路を有するクロック生成回路
EP2819552B1 (de) * 2012-02-28 2021-01-06 Dewertokin GmbH Elektromotorischer möbelantrieb für ein möbel, verfahren zum überwachen eines pulsweitenverhältnisses eines elektromotorischen möbelantriebs, und ein entsprechendes möbel
TWI481234B (zh) * 2013-04-16 2015-04-11 Inst Information Industry 具有同相-正交不平衡補償的接收機及其同相-正交不平衡補償方法
CN106411296A (zh) * 2015-07-30 2017-02-15 深圳市中兴微电子技术有限公司 一种时钟延时电路

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922414A (en) * 1982-12-17 1990-05-01 Symbolics Inc. Symbolic language data processing system
US4922141A (en) * 1986-10-07 1990-05-01 Western Digital Corporation Phase-locked loop delay line
US6239627B1 (en) * 1995-01-03 2001-05-29 Via-Cyrix, Inc. Clock multiplier using nonoverlapping clock pulses for waveform generation
JPH08274602A (ja) * 1995-03-31 1996-10-18 Ando Electric Co Ltd 可変遅延回路
US6469493B1 (en) * 1995-08-01 2002-10-22 Teradyne, Inc. Low cost CMOS tester with edge rate compensation
JP3672056B2 (ja) * 1995-08-18 2005-07-13 松下電器産業株式会社 タイミング信号発生回路
JP3406439B2 (ja) * 1995-10-24 2003-05-12 株式会社アドバンテスト 可変遅延回路の遅延時間測定装置
US5939912A (en) * 1997-06-18 1999-08-17 Lsi Logic Corporation Recovery circuit having long hold time and phase range
US5900834A (en) * 1997-12-18 1999-05-04 Advanced Micro Devices, Inc. Doppler shift detector
US6127866A (en) * 1999-01-28 2000-10-03 Infineon Technologies North America Corp. Delay-locked-loop (DLL) having symmetrical rising and falling clock edge type delays
JP3380206B2 (ja) * 1999-03-31 2003-02-24 沖電気工業株式会社 内部クロック発生回路
JP3495360B2 (ja) 1999-06-30 2004-02-09 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 第1の増幅器と第2の増幅器とを備え、どの場合も、2つの増幅器のうち、1つの増幅器だけを最大に増幅するようになされている構成
US6731667B1 (en) * 1999-11-18 2004-05-04 Anapass Inc. Zero-delay buffer circuit for a spread spectrum clock system and method therefor
GB2363009B (en) * 2000-05-31 2004-05-05 Mitel Corp Reduced jitter phase lock loop using a technique multi-stage digital delay line
JP4986318B2 (ja) * 2000-08-28 2012-07-25 ルネサスエレクトロニクス株式会社 半導体装置
US7805628B2 (en) * 2001-04-02 2010-09-28 Credence Systems Corporation High resolution clock signal generator
JP3566686B2 (ja) * 2001-10-16 2004-09-15 Necマイクロシステム株式会社 逓倍クロック生成回路
US7154978B2 (en) * 2001-11-02 2006-12-26 Motorola, Inc. Cascaded delay locked loop circuit
US6741522B1 (en) * 2001-11-27 2004-05-25 Lsi Logic Corporation Methods and structure for using a higher frequency clock to shorten a master delay line
US20030179842A1 (en) * 2002-03-22 2003-09-25 Kane Michael G. Digital pattern sequence generator
JP2004087026A (ja) * 2002-08-28 2004-03-18 Fujitsu Ltd 記録媒体操作装置およびクロック信号生成装置およびその方法
JP2004159161A (ja) * 2002-11-07 2004-06-03 Sanyo Electric Co Ltd 遅延信号生成装置及び記録パルス生成装置
CN1202618C (zh) * 2003-01-17 2005-05-18 东南大学 亚纳秒持续时间的超宽带窄脉冲发生器
KR100541372B1 (ko) * 2003-07-25 2006-01-11 주식회사 하이닉스반도체 지연고정루프의 클럭분주기
US6982579B2 (en) * 2003-12-11 2006-01-03 Micron Technology, Inc. Digital frequency-multiplying DLLs
GB2427091A (en) 2005-06-08 2006-12-13 Zarlink Semiconductor Ltd Baseband quadrature frequency down-converter receiver having quadrature up-converter stage

Also Published As

Publication number Publication date
JP2007060669A (ja) 2007-03-08
CN1972123A (zh) 2007-05-30
CN100588122C (zh) 2010-02-03
GB0517217D0 (en) 2005-09-28
EP1758250B1 (de) 2008-02-13
US20070047416A1 (en) 2007-03-01
EP1758250A1 (de) 2007-02-28
US7327179B2 (en) 2008-02-05
ATE386366T1 (de) 2008-03-15
GB2429590A (en) 2007-02-28
TWI315132B (en) 2009-09-21
TW200740122A (en) 2007-10-16
DE602006000532D1 (de) 2008-03-27

Similar Documents

Publication Publication Date Title
DE60304193T2 (de) Tiefpassfilter für einen pll, phasenregelkreis und integrierte halbleiterschaltung
DE3116603C2 (de)
DE60024393T2 (de) PLL-Schaltung mit reduziertem Phasenoffset ohne Erhöhung der Betriebsspannung
DE19859515C1 (de) Digitaler Phasen-Frequenz-Detektor
DE112006000506T5 (de) Mehrphasig nachjustierter spannungsgesteuerter Oszillator und Phasenregelkreis mit demselben
DE102007047458A1 (de) Verzögerungsstufe, Ringoszillator, PLL-Schaltung und Verfahren
DE19838096A1 (de) Fraktionaler Phasenregelkreis
DE10312261B4 (de) Verzögerungsregelschleife, die einen variablen Spannungsregler aufweist
DE2427592A1 (de) Oszillatorschaltung
DE602006000532T2 (de) Pulsgenerator
DE60131065T2 (de) Automatische Schaltung zur Arbeitspunkteinstellung für eine Phasenregelkreisschaltung
DE102006054763A1 (de) Differenzverstärker, Phasen- und Verzögerungsregelkreisvorrichtung und Differenzverstärkungsverfahren
EP1205028B1 (de) Ladungspumpe
DE102007001148A1 (de) Phasenregelschleife zum schnellen Einregeln und darauf bezogenes Verfahren
DE10048590B4 (de) Phasenregelkreis
DE102012006888A1 (de) Tastverhältniskorrektur
DE102005030356B4 (de) Digitaler Phasenregelkreis und Verfahren zur Regelung eines digitalen Phasenregelkreises
DE2603641A1 (de) Phasenstarre rueckfuehrschleife, insbesondere fuer einen breitbandsender
DE102006026906A1 (de) Schaltung und Verfahren zur Pulsweitenmodulation mittels synchronisierter, selbstoszillierender Pulsweitenmodulatoren
EP1525662B1 (de) Digital gesteuerter oszillator
DE19731478C2 (de) Spannungsgesteuerter Doppeleingangsoszillator mit kompensierter Zweipunktfrequenz
DE2648560A1 (de) Synchronisierung von taktsignalen mit eingangssignalen
DE2649745C2 (de) Frequenzsteuerbarer Oszillator
DE10237122A1 (de) Schaltung und Verfahren zur Einstellung des Arbeitspunkts einer BGR-Schaltung
WO2005078935A1 (de) Digitaler phasenregelkreis mit schnellem einschwingverhalten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee