CN106411296A - 一种时钟延时电路 - Google Patents

一种时钟延时电路 Download PDF

Info

Publication number
CN106411296A
CN106411296A CN201510462765.1A CN201510462765A CN106411296A CN 106411296 A CN106411296 A CN 106411296A CN 201510462765 A CN201510462765 A CN 201510462765A CN 106411296 A CN106411296 A CN 106411296A
Authority
CN
China
Prior art keywords
delay
delay module
module
output
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201510462765.1A
Other languages
English (en)
Inventor
李超林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen ZTE Microelectronics Technology Co Ltd
Original Assignee
Shenzhen ZTE Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen ZTE Microelectronics Technology Co Ltd filed Critical Shenzhen ZTE Microelectronics Technology Co Ltd
Priority to CN201510462765.1A priority Critical patent/CN106411296A/zh
Priority to PCT/CN2016/079618 priority patent/WO2017016242A1/zh
Publication of CN106411296A publication Critical patent/CN106411296A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明实施例公开了一种时钟延时电路，所述时钟延时电路包括：控制模块和至少一级延时模块；其中，延时模块用于延时；每一级延时模块的两个输出端分别连接至下一级延时模块的两个输入端；所述控制模块，所述每一级延时模块的两个输出端分别连接至所述控制模块的两个输入端，用于根据所需延时选择将哪一级延时模块的两个输出端作为所述时钟延时电路的两个输出端。

Description

一种时钟延时电路
技术领域
本发明涉及时钟信号处理领域，尤其涉及一种时钟延时电路。
背景技术
现有的电路上的时钟信号输出总会存在输出不同步的问题，为了解决这一问题，目前一般的做法是在输出时钟信号通路上连接一个时钟延时电路来保证时钟信号输出同步。
现有技术中的时钟延时电路，如中国专利CN201120472823.6提出的时钟延时电路，是通过输入时钟信号控制充放电电路，充放电电路上的电压与参考电压作为比较器的两个输入信号，比较器的输出即经过延时的时钟信号。该专利中提出的延时电路虽然可以实现信号延时，但延时时间不可调。
发明内容
为解决上述技术问题，本发明实施例期望提供一种时钟延时电路，能够调节时钟延时电路的延时时间。
本发明的技术方案是这样实现的：
第一方面，提供一种时钟延时电路，所述时钟延时电路包括：控制模块和至少一级延时模块；其中，
延时模块用于延时；每一级延时模块的两个输出端分别连接至下一级延时模块的两个输入端；
所述控制模块，所述每一级延时模块的两个输出端分别连接至所述控制模块的两个输入端，用于根据所需延时选择将哪一级延时模块的两个输出端作为所述时钟延时电路的两个输出端。
结合第一方面，在第一种可实现方式中，所述第一级延时模块的输入是原始的输入信号。
结合第一方面，在第二种可实现方式中，所述每一级延时模块包括：
两个可变电阻单元，所述两个可变电阻单元的输入端与高电平连接，用于根据第一控制信号调节所述延时模块的输出信号的摆幅；
两个开关单元，所述两个开关单元的第一输入端分别与所述两个可变电阻单元的输出端连接，第二输入端与上一级延时模块的输出端相连接，用于根据所述上一级延时模块的输出信号确定开启或关闭所述开关单元；
偏置电流单元，所述偏置电流单元的输入端与所述两个开关单元的输出端相连接，所述偏置电流单元的输出端与地相连；用于根据第二控制信号调节所述偏置电流单元的电流。
结合第二种可实现方式，在第三种可实现方式中，所述延时模块还包括：
充电单元，所述充电单元的输出端和输入端分别与所述两个可变电阻单元的输出端连接；用于根据第三控制信号调节所述延时模块的充电时间。
结合第二种可实现方式，在第四种可实现方式中，所述延时模块的两个输入端分别是所述两个开关单元的第二输入端，所述延时模块的两个输出端用于输出输入所述开关单元的信号；其中，所述延时模块的输入端和所述输入端对应的输出端分别位于所述时钟延时电路的两个支路上。
结合第一种可实现方式，在第五种可实现方式中，所述可变电阻单元由固定电阻和可调节电阻并联组成；
所述可调节电阻用于根据所述第一控制信号改变所述可调节电阻的阻值，以改变所述延时模块的输出信号的摆幅。
结合第一种可实现方式，在第六种可实现方式中，所述开关单元是n沟道金属-绝缘体-半导体MOS管；其中，所述开关单元的第二输入端是所述n沟道MOS管的G极，所述开关单元的第一输入端是所述n沟道MOS管的D极；所述开关单元的输出端是所述n沟道MOS管的S极。
结合第六种可实现方式，在第七种可实现方式中，当所述延时模块中第一n沟道MOS管的G极是所述延时模块的第二输入端时，第二n沟道MOS管的D极是所述延时模块对应的第一输出端；当所述延时模块中第二n沟道MOS管的G极是所述延时模块的第二输入端时，第一n沟道MOS管的D极是所述延时模块对应的第二输出端。
结合第一种可实现方式，在第八种可实现方式中，所述偏置电流单元由固定电流源和可编程电流源并联组成；其中，所述可编程电流源用于根据所述第二控制信号改变所述可编程电流源所在支路的电流，从而改变所述延时模块的电流。
结合第二种可实现方式，在第九种可实现方式中，所述充电单元是可变电容，用于根据所述第三控制信号改变所述可变电容的电容值，改变电容的充电放电时间。
结合第一方面、第一种至第九种可实现方式，在第十种可实现方式中，所述控制模块是数据选择器。
本发明实施例提供一种时钟延时电路，采用多级延时模块，并使每一级延时模块的两个输出端分别与下一级延时模块的两个输入端级联；再由控制模块根据所需延时选择将哪一级延时模块的两个输出端作为所述时钟延时电路的两个输出端。这样一来，经过第一级延时模块延时的延时时间是T1，经过第二级延时模块延时的延时时间是T1+T2，依次类推，每一级延时模块的延时时间都是按顺序增长的，控制模块可以根据输入信号所需要的延时时间确定出需要选择哪一级延时模块作为整个电路的输出，这样，本发明实施例提供的时钟延时电路不再只产生单一的延时时间，而是可以产生多种延时时间，从而达到延时时间可调的目的。
附图说明
图1为本发明实施例提供的一种时钟延时电路的结构示意图；
图2为本发明实施例提供的一种延时模块的结构示意图；
图3为本发明实施例提供的另一种延时模块的结构示意图；
图4为本发明实施例提供的再一种延时模块的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
本发明实施例提供一种时钟延时电路，如图1所示，该电路可以包括：控制模块102和至少一级延时模块101；其中，
延时模块101用于延时；每级延时模块101的延时时间可以相同，也可以不同；每一级延时模块的两个输出端分别连接至下一级延时模块的两个输入端。
这里，第一级延时模块101的输入是原始的输入信号。假设每个延时模块101的延时时间均为T，那么，第一级延时模块101输出信号的延时时间是T；第二级延时模块101输出信号的延时时间是2T，即输入信号经过第一级延时模块101和第二级延时模块101后的延时时间是2T；第三级延时模块101输出信号的延时时间是3T，即输入信号经过三个延时模块101后的延时时间是3T，以此类推，第n级延时模块101输出信号的延时时间是nT，即输入信号经过n个延时模块101后的延时时间是nT，这里，n是正整数。
具体的，如图2所示，延时模块101可以包括：
两个可变电阻单元1011，两个可变电阻单元1011的输入端与高电平VDD连接，用于根据第一控制信号调节延时模块101的输出信号摆幅。
如图4所示，优选的，可变电阻单元1011可以由固定电阻R1和可调节电阻R并联组成的，其中，可调节电阻用于根据第一控制信号改变可调节电阻R的阻值，从而改变延时模块101对预想电容的充电放电速度，从而改变延时模块101的延时时间，这里，将延时模块101之后连接的电路当作一个预想电容。
两个开关单元1012用于根据上一级延时模块101的输出信号确定开启或关闭开关单元1012。两个开关单元1012的第一输入端分别与两个可变电阻单元1011的输出端连接，第二输入端与上一级延时模块101的输出端相连接。这里，延时模块101的两个输入端分别是两个开关单元1012的第二输入端，延时模块101的两个输出端用于输出输入开关单元1012的信号；其中，延时模块101的输入端和该输入端对应的输出端分别位于时钟延时电路的两个支路上。
如图4所示，优选的，开关单元1012是n沟道金属-绝缘体-半导体(MetalOxide Semiconductor，MOS)管MOS；其中，开关单元1012的第二输入端是n沟道MOS管的G极，开关单元1012的第一输入端是n沟道MOS管的D极；开关单元1012的输出端是n沟道MOS管的S极。
当n沟道MOS管MOS的G极接收到高电平时，n沟道MOS管MOS的D极和S极导通；当n沟道MOS管MOS的G极接收到低电平时，n沟道MOS管MOS的D极和S极关断。这里，作为开关单元1012的两个n沟道MOS管，当一个n沟道MOS管的G极接收的输入信号是高电平，则另一个n沟道MOS的G极接收的输入信号是低电平。这里，本实施例的开关单元不仅仅限于n沟道MOS管，还可以是三极管等这类可以作为开关的设备。
这里，当延时模块101中第一n沟道MOS管的G极是延时模块101的第一输入端时，第二n沟道MOS管的D极是延时模块101对应的第一输出端；当延时模块101中第二n沟道MOS管的G极是延时模块101的第二输入端时，第一n沟道MOS管的D极是延时模块101对应的第二输出端。
偏置电流单元1013，偏置电流单元1013的输入端与两个开关单元1012的输出端相连接，偏置电流单元1013的输出端与地相连；用于根据第二控制信号调节偏置单元模块1013的电流。
如图4所示，优选的，偏置电流单元1013可以由固定电流源I1和可编程电流源I并联组成；其中，可编程电流源I用于根据第二控制信号改变可编程电流源I所在支路的电流，从而改变延时模块101中可变电阻单元1011和开关单元1012的电流，改变延时模块101对预想电容的充电放电时间，从而改变延时模块101的延时时间。这里，第二控制信号和第一控制信号是可以相同的信号。
进一步的，如图3所示，延时模块101还可以包括：
充电单元1014，充电单元1014的输出端和输入端分别与两个可变电阻单元1011的输出端连接；用于根据第三控制信号调节延时模块101的充电时间。值得说明的是，在电路不包括充电单元1014时，延时模块101的两个输出端是两个可变电阻单元1011的输出端。在电路包括充电单元时，在开关单元1012的两个输出端各引一个端口作为延时模块101的两个输出端。
如图4所示，优选的，充电单元是可变电容C，用于根据第三控制信号改变可变电容C的电容值，改变电容的充电放电时间。第三控制信号是操作人员按照需要延时的时间改变电容的电容值，这样就可以调节电容的充电放电时间，充电放电时间越快，延时模块101的延时越短；充放电时间越慢，延时模块101的延时越长。
控制模块102，每一级延时模块101的两个输出端分别连接至控制模块102的两个输入端，用于根据所需延时选择将哪一级延时模块101的输出端作为时钟延时电路的输出。
优选的，控制模块102是数据选择器，这样，每一级延时模块101的两个输出端就可以接入数据选择器102的多个输出端中两个输入端。数据选择器102的两个输出端根据第四控制信号从每一级延时模块101的输出端中选择出时钟延时电路的输出。同样的，第四控制信号是操作人员根据输入信号调整的。
这样一来，将每一级延时模块101的输出端与下一级延时模块101的输入端相连接，并将每一级延时模块101的输出端接入控制模块的输入端，这样，经过第一级延时模块101延时的延时时间是T，经过第二级延时模块101延时的延时时间是2T，依次类推，每一级延时模块101的延时时间都是按顺序增长的，控制模块可以根据输入信号所需要的延时的时间确定出需要选择哪一级延时模块101作为整个电路的输出，这样，本发明实施例提供的时钟延时电路不再只产生单一的延时时间，而可以产生多种延时时间，从而达到了延时时间可调的目的。
如图4所示，MOS的G极是延时模块101的输入；MOS的D级是延时模块101的输出，MOS是开关单元1012，R和R1并联组成可变电阻单元1011，C是充电单元1013。本实施例的具体操作如下：将当图4中左边的MOS设为第一MOS，右边的MOS设为第二MOS。当第一MOS接收高电平，第二MOS接收低电平时，第一MOS导通，当可变电容C和预想电压的电压低于MOS的电压时，VDD继续给可变电容C和预想电压充电，直到可变电容C和预想电压的电压高于1012的电压时，VDD、可变电容C与预想电容(相当于输出连接的下一个电路)才向第一MOS导通侧放电，第一MOS侧输出高电平；第二MOS关断，则VDD给可变电容C和理想电容的第二MOS侧充电，第二MOS侧输出低电平。
这里，延时单元101的输出信号幅度为电流值乘以电阻值，当第一控制信号和第二控制信号一致，即当可编程电流源电流增大N倍时，可变电阻单元1011电阻值减小N倍，反之，当可编程电流源电流减小N倍时，可变电阻单元1011电阻值增大N倍，这样输出信号的幅度保持不变。当调整第三控制信号使充电单元1011的可变电容C的电容增大时，可变电容C的充电放电时间变长，因此，可变电阻单元101的延时时间变长；反之，当调整第三控制信号使充电单元1011的可变电容C的电容减小时，延时单元101的延时时间变短。当调整第二控制信号使可编程电流源I的电流增大时，可编程电流源I的负载电阻以同样的比例减小，延时模块101的电流增大，延时模块101输出端包括可变电容C和后级电路的等效电容的总负载电容充电放电时间减少，延时时间减少；反之亦然，这样就可以实现延时时间可调功能。同时，不管延时单元101的延时量如何变化，负载电阻和流过负载电阻的电流乘积不变，即输出时钟信号的幅度保持不变。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (11)

1.一种时钟延时电路，其特征在于，所述时钟延时电路包括：控制模块和至少一级延时模块；其中，
延时模块用于延时；每一级延时模块的两个输出端分别连接至下一级延时模块的两个输入端；
所述控制模块，所述每一级延时模块的两个输出端分别连接至所述控制模块的两个输入端，用于根据所需延时选择将哪一级延时模块的两个输出端作为所述时钟延时电路的两个输出端。
2.根据权利要求1所述的时钟延时电路，其特征在于，所述第一级延时模块的输入是原始的输入信号。
3.根据权利要求1所述的时钟延时电路，其特征在于，所述每一级延时模块包括：
两个可变电阻单元，所述两个可变电阻单元的输入端与高电平连接，用于根据第一控制信号调节所述延时模块的输出信号的摆幅；
两个开关单元，所述两个开关单元的第一输入端分别与所述两个可变电阻单元的输出端连接，第二输入端与上一级延时模块的输出端相连接，用于根据所述上一级延时模块的输出信号确定开启或关闭所述开关单元；
偏置电流单元，所述偏置电流单元的输入端与所述两个开关单元的输出端相连接，所述偏置电流单元的输出端与地相连；用于根据第二控制信号调节所述偏置电流单元的电流。
4.根据权利要求3所述的时钟延时电路，其特征在于，所述延时模块还包括：
充电单元，所述充电单元的输出端和输入端分别与所述两个可变电阻单元的输出端连接；用于根据第三控制信号调节所述延时模块的充电时间。
5.根据权利要求3所述的时钟延时电路，其特征在于，所述延时模块的两个输入端分别是所述两个开关单元的第二输入端，所述延时模块的两个输出端用于输出输入所述开关单元的信号；其中，所述延时模块的输入端和所述输入端对应的输出端分别位于所述时钟延时电路的两个支路上。
6.根据权利要求2所述的时钟延时电路，其特征在于，所述可变电阻单元由固定电阻和可调节电阻并联组成；
所述可调节电阻用于根据所述第一控制信号改变所述可调节电阻的阻值，以改变所述延时模块的输出信号的摆幅。
7.根据权利要求2所述的时钟延时电路，其特征在于，所述开关单元是n沟道金属-绝缘体-半导体MOS管；其中，所述开关单元的第二输入端是所述n沟道MOS管的G极，所述开关单元的第一输入端是所述n沟道MOS管的D极；所述开关单元的输出端是所述n沟道MOS管的S极。
8.根据权利要求7所述的时钟延时电路，其特征在于，当所述延时模块中第一n沟道MOS管的G极是所述延时模块的第二输入端时，第二n沟道MOS管的D极是所述延时模块对应的第一输出端；当所述延时模块中第二n沟道MOS管的G极是所述延时模块的第二输入端时，第一n沟道MOS管的D极是所述延时模块对应的第二输出端。
9.根据权利要求2所述的时钟延时电路，其特征在于，所述偏置电流单元由固定电流源和可编程电流源并联组成；其中，所述可编程电流源用于根据所述第二控制信号改变所述可编程电流源所在支路的电流，从而改变所述延时模块的电流。
10.根据权利要求3所述的时钟延时电路，其特征在于，所述充电单元是可变电容，用于根据所述第三控制信号改变所述可变电容的电容值，改变电容的充电放电时间。
11.根据权利要求1至10任一项所述的时钟延时电路，其特征在于，所述控制模块是数据选择器。
CN201510462765.1A 2015-07-30 2015-07-30 一种时钟延时电路 Withdrawn CN106411296A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510462765.1A CN106411296A (zh) 2015-07-30 2015-07-30 一种时钟延时电路
PCT/CN2016/079618 WO2017016242A1 (zh) 2015-07-30 2016-04-19 一种时钟延时电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510462765.1A CN106411296A (zh) 2015-07-30 2015-07-30 一种时钟延时电路

Publications (1)

Publication Number Publication Date
CN106411296A true CN106411296A (zh) 2017-02-15

Family

ID=57884054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510462765.1A Withdrawn CN106411296A (zh) 2015-07-30 2015-07-30 一种时钟延时电路

Country Status (2)

Country Link
CN (1) CN106411296A (zh)
WO (1) WO2017016242A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108880519A (zh) * 2018-06-29 2018-11-23 复旦大学 一种压控电容型非对称延时器
CN114244324A (zh) * 2021-12-01 2022-03-25 广州芯德通信科技股份有限公司 一种实现mac层对接的rgmii接口的延时电路及延时方法
CN117544140A (zh) * 2024-01-09 2024-02-09 杭州米芯微电子有限公司 一种随电源电压变化稳定的延时电路及芯片

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112803933A (zh) * 2021-02-01 2021-05-14 深圳瑞为智能科技有限公司 一种防冲击缓导通控制电子开关电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1972123A (zh) * 2005-08-23 2007-05-30 英特尔公司 脉冲发生器、光盘写入器和调谐器
US20110140752A1 (en) * 2009-12-14 2011-06-16 Qualcomm Incorporated Adaptive Clock Generators, Systems, and Methods
CN102411699A (zh) * 2011-11-10 2012-04-11 复旦大学无锡研究院 一种用于无源传感电子标签阅读器的自适应频率跟踪系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU4852696A (en) * 1995-02-16 1996-09-04 Telefonaktiebolaget Lm Ericsson (Publ) A fast sigma-delta modulator having a controlled clock generator
US7778051B2 (en) * 2007-03-14 2010-08-17 System General Corp. Output current control circuit for power converter with a changeable switching frequency
CN101478308B (zh) * 2009-01-13 2011-03-30 北京时代民芯科技有限公司 基于延时锁定环的可配置频率合成电路
CN101694992B (zh) * 2009-10-21 2011-12-07 电子科技大学 一种数字式自适应死区时间控制电路
CN103916102B (zh) * 2014-03-10 2016-07-06 北京时代民芯科技有限公司 一种fpga内嵌全数字低功耗时钟产生电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1972123A (zh) * 2005-08-23 2007-05-30 英特尔公司 脉冲发生器、光盘写入器和调谐器
US20110140752A1 (en) * 2009-12-14 2011-06-16 Qualcomm Incorporated Adaptive Clock Generators, Systems, and Methods
CN102411699A (zh) * 2011-11-10 2012-04-11 复旦大学无锡研究院 一种用于无源传感电子标签阅读器的自适应频率跟踪系统

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108880519A (zh) * 2018-06-29 2018-11-23 复旦大学 一种压控电容型非对称延时器
CN114244324A (zh) * 2021-12-01 2022-03-25 广州芯德通信科技股份有限公司 一种实现mac层对接的rgmii接口的延时电路及延时方法
CN114244324B (zh) * 2021-12-01 2022-10-18 广州芯德通信科技股份有限公司 一种实现mac层对接的rgmii接口的延时电路及延时方法
CN117544140A (zh) * 2024-01-09 2024-02-09 杭州米芯微电子有限公司 一种随电源电压变化稳定的延时电路及芯片
CN117544140B (zh) * 2024-01-09 2024-04-12 杭州米芯微电子有限公司 一种随电源电压变化稳定的延时电路及芯片

Also Published As

Publication number Publication date
WO2017016242A1 (zh) 2017-02-02

Similar Documents

Publication Publication Date Title
TWI283515B (en) Method and device for adjusting reference level
US7319351B2 (en) Delay generator with symmetric signal paths
CN106411296A (zh) 一种时钟延时电路
US9531366B2 (en) Comparator with controlled current supply capacity
KR100715845B1 (ko) 위상혼합기 및 이를 이용한 다중위상 발생기
CN115361003A (zh) 延时链控制电路
CN102386862A (zh) 具有过激励电路的运算放大器及其方法
CN105186636A (zh) 电源充电电路
CN102455732A (zh) 提高多路大电流匹配度的电路
US20120280839A1 (en) Transforming circuit and system between parallel data and serial data
US8067964B2 (en) Output circuit
CN106297726B (zh) 采样保持电路、放电控制方法和显示装置
US7786783B2 (en) Duty cycle correction circuit with reduced current consumption
CN109088622B (zh) 一种细粒度延迟输出控制的电路和方法
CN115529041A (zh) 段式可选配的信号调理电路及测量装置
US20120200350A1 (en) Reset and resettable circuits
JP2739622B2 (ja) サンプル・ホールド信号発生方法及び発生器
CN114696801A (zh) 占空比检测电路和包括占空比检测电路的占空比校正电路
JP2014033254A (ja) 電気信号出力装置、差動出力ドライバ、及び出力装置
JP2006314108A (ja) 制御可能な遅延デバイス
CN114978127B (zh) 高精度pwm死区控制电路与pwm控制系统
CN116131849B (zh) 采样电路、集成电路及电子设备
US20170187363A1 (en) Fine delay structure with programmable delay ranges
US20210376827A1 (en) Low emission electronic switch for signals with long transition times
US20210344334A1 (en) Digitally controlled delay line circuit and method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20170215

WW01 Invention patent application withdrawn after publication