CN100588122C

CN100588122C - 脉冲发生器、光盘写入器和调谐器

Info

Publication number: CN100588122C
Application number: CN200610121614A
Authority: CN
Inventors: 大卫·阿尔波特·索耶尔; 尼古拉斯·保罗·考利; 埃萨克·阿里
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2005-08-23
Filing date: 2006-08-23
Publication date: 2010-02-03
Anticipated expiration: 2026-08-23
Also published as: JP2007060669A; TW200740122A; GB0517217D0; EP1758250B1; EP1758250A1; ATE386366T1; US7327179B2; US20070047416A1; CN1972123A; TWI315132B; GB2429590A; DE602006000532T2; DE602006000532D1

Abstract

一种脉冲发生器，用于生成具有可选可变宽度和/或延时的脉冲。该脉冲发生器包括：一个振荡器和一个用于选择多少个第一组延时元件被串联连接以延时该振荡信号的选择装置。相同的延时元件串联连接形成第二组，其输入接收该振荡信号。一个测量电路，周期性的测量第二组所提供的延时，如提供宽度和持续时间等于该延时的输出脉冲。一个参考脉冲发生器，用于生成一系列参考脉冲，每个脉冲都具有等于振荡器所述信号周期的预定比值的预定持续时间。一个控制电路，如一个电荷泵和积分器，比较该测量脉冲和参考脉冲以产生被反馈至所有延时元件的定时延时控制输入端的错误信号，以使得该测量脉冲和参考脉冲的宽度基本上相同。

Description

脉冲发生器、光盘写入器和调谐器

技术领域

本发明涉及一种用于生成具有可选可变宽度和/或延时的脉冲的脉冲发生器。这种装置可被用于需要精确设计的相位偏移或可变脉冲宽度或延时的任何系统。例如，这种装置可被用于生成光盘写入器，如DVD写入器中的精确的数字控制脉冲。这种装置还可以被用作用于校正射频调谐器的正交频率变换器中的正交误差的系统的一部分。这样，本发明还涉及包括这种脉冲发生器的光盘写入器和调谐器。

背景技术

附图中的图1说明了一种已知类型的正交频率转换器。这种变频器可以用在，例如，射频调谐器中，英国专利申请第0511585.2号中披露了这种类型的上变频器的实例。这种变频器可被用于需要消除边带的调制器中。

变频器包括一个同相(I)混频器1和正交(Q)混频器2，它们被显示为接收独立的输入信号，但是在其它例子中它们也可以接收公共的输入信号。本地振荡器3向正交分相器4提供固定或可变频率的信号。分相器4生成同相-正交的整流信号并将它们提供给混频器1和2。混频器1和2的输出被提供给求和器5，它产生混频器输出信号的矢量和。合成信号被放大器6放大并提供给变频器的输出7。

当使用这种变频器来抑制或基本消除边带时，例如在调谐器中包含一个图像信道，抑制的质量依赖于分相器4提供的整流信号间及提供给混频器1和2的输入信号间的正交相位的均衡。在整流信号的情况下，因为正常的制造扩展及实际中出现的容差，已知的装置不能达到好于1-2°的相位均衡。因此这限制了这种变频器对正常应用的抑制性能，并需要特殊的措施来提高正交均衡。

美国专利2003/0071665披露了一种使用多个其各自延时是不可控的延时元件的频率乘法装置。

美国专利4922141和日本专利08274602披露了用于对输入信号进行延时的延时线的锁相装置。例如，美国专利4922141披露了一种具有两个延时元件串的锁相环延时线，其中每个元件提供的延时是可控的。一个元件串用于延时数据信号，而另一个元件串用于在锁相环装置内控制各个延时元件的延时。延时的振荡器信号被与非延时信号进行比较，总延时倾向于等于振荡器信号的一个周期。电荷泵被根据直接信号与延时信号的相同边缘的相对延时，而冲入或放出，并且电荷泵的输出改变了延时元件的延时以对系统进行锁相。这样，每个延时元件所提供的延时被固定和确定了，使得到延时元件的独立串的数据信号被延时了一个稳定的和精确定义的量。

发明内容

根据本发明的第一部分，提供了一种用于生成具有可选可变宽度的脉冲及用于延时的脉冲发生器，包括：一个振荡器；一个选择装置；多个相同类型的可变延时元件，被设置为第一和第二组，每个延时元件都具有一个用于控制该元件所提供的延时的延时控制输入，该选择装设置以选择第一组的多少个延时元件被串联连接至该脉冲发生器的输出，第二组的延时元件被串联连接，第一和第二组的输入被连接至振荡器的输出；一个测量电路，用于重复的测量第二组所提供的延时；一个参考脉冲发生器，用于生成一系列参考脉冲，每个脉冲都具有等于振荡器的输出脉冲的周期的预定比值的预定持续时间；及一个控制电路，其输出被连接至所有延时元件的延时控制输入，并且被设置以控制每个元件所提供的延时，使得每个测量到的延时与所述预定持续时间有预定的关系。

该控制电路可被设置以控制所述延时，使得每个测量到的延时基本上等于所述预定持续时间。

每个延时元件可被设置以提供连续的可变延时。

该选择装置可包括一个开关装置，用于将第一组中的所选数目的延时元件进行串联。或者，第一组中的延时元件可被串联，并且选择装置可包括一个复用器，用于选择性地将至少一些延时元件中的任何选定一个的输出与脉冲发生器的输出相连。

该测量电路可被设置以提供一系列的脉冲，每个脉冲的持续时间都基本上等于第二组的延时元件所提供的总延时。

该振荡器可以是可变频率的。该振荡器可包括一个时钟和一个分频器。该时钟和分频器可包括部分锁相环。

该参考脉冲发生器可包括一个环形计数器和一个逻辑电路。该环形计数器可被设置成由时钟计时。

该脉冲发生器还包括第三组的延时元件，其控制输入被连接至控制电路的输出，及另一个选择装置，用于选择第三组的多少个延时元件被串联连接在振荡器的输出和脉冲发生器的另一个输出之间。第一和第三组的输入可被连接至一个相位生成装置。该相位生成装置可被设置以将基本呈相位-正交的信号提供给第一和第三组的输入。

根据本发明的第二部分，提供了一种光盘写入器，包括一个根据本发明的第一方面的脉冲发生器。

根据本发明的第三部分，提供了一种调谐器，包括一个根据本发明的第一方面的脉冲发生器。

该调谐器可包括一个变频器，该变频器的本地振荡器包括该脉冲发生器。该本地振荡器可以是一个正交本地振荡器，该变频器可以是一个正交变频器。

这样就可能提供一种能够提供可选的并且精确控制脉冲宽度和/或延时的脉冲发生器。宽度和/或延时随时间保持稳定或基本恒定，并且不受参数偏移和组件容差的影响。

附图说明

通过实施例，参考附图将对本发明进行进一步的描述，其中：

图1是一个已知类型的变频器的电路方框图；

图2是一个用于包括构成本发明的一个实施例的脉冲发生器的射频调谐器的变频器的电路方框图；

图3是一个图2的调谐器的脉冲发生器的电路方框图；

图4是一个图3的脉冲发生器的延时元件的方框图；

图5是一个图4的延时元件的一个实例的电路图；

图6是一个构成本发明的另一个实施例的脉冲发生器的电路方框图；

图7是一个说明了脉冲发生器的操作的图。

相同的附图标记表示图中相同的部分。

具体实施方式

通过示例的方式而不失一般性，图2说明了将正交频率变换器中的脉冲发生器用作英国专利申请第0511582.2号中披露的类型的装置中的上变频器。图2中所示的变频器与图1中所示的具有类似的类型，包括I和Q混频器1和2，一个本地振荡器3和正交分相器4，一个求和器5，一个放大器6和一个输出7，对于这些这里不再详细描述。

变频器包括一个控制器10，它控制一个用于减小提供给混频器1和2的整流信号中的正交相位失衡的校正例程。该例程被周期性地执行，例如在为一个包含变频器的调谐器加电时，并且可能地在额外的时间，例如当调谐到一个不同信道时。在校正例程中，控制器10激活校正音调生成器11，并使之为混频器1和2的一个上游点提供预定的校正音调，例如在变频器是其一部分的调谐器内的所有频率转换之前的一个点上。误差检测器12监视求和器5的输出信号，并将校正信号提供给可变延时电路13和14，以减小分相器4所提供的信号间的任何正交相位失衡。

在图3中更详细地示出了该脉冲发生器，其包括本地振荡器3、正交分相器4和延时电路13和14。延时电路13和14中的每一个都包括多个图4中所示的相同的延时元件20，被配置以将元件20的输入和输出间的信号延时一个延时T_D，该延时是可变的，例如是连续可变的，并受控于一个控制信号T_DS。提供了一个开关装置以选择将多少个延时元件20串联连接以形成延时电路13。该开关装置包括多个电子开关，如图4在21处所示的，开关装置的控制输入被连接以从误差检测器12处接收相位校正字I，用以将恰当的信号延时施加于I整流信号以减小相位的失衡。

延时电路14具有与电路13相同的电流结构，具有受来自误差检测器12的相位校正字Q控制的开关装置。这样，在校正例程中，误差检测器12将相位校正字提供给延时电路13和14，用以向整流信号提供恰当的延时以减小相位的失衡。在校正例程的最后，相位校正字被保持以维持所选的信号时延，直到下一个校正例程被执行。

图5中示出了适合于使用在可变延时元件20中的电路的一个实例。图5中所示的延时元件是包含晶体管45和46的长尾(long-tail)对的差分跨导级的形式，这两个晶体管的发射极被连在一起，并连接至具有控制输入48以用于控制通过源47的电流的可控电流源47。晶体管45和46被显示为双极性NPN晶体管，当可以可选地包括双极性PNP晶体管或任何极性的场效应管。

该延时元件具有分别连接至晶体管45和46的基极的差分输入49和50。晶体管45和46被分别提供有集电极负载电阻51和52，其上端被连接至电压源Vcc。晶体管45和46的集电极被分别连接至差分输出53和54。

图5的延时元件使用转换延时(transition delay)，这是半导体器件工作的基本原理。延时元件所提供的延时的大小与器件45和46的参数f_T成反比，其中f_T是当频率增加时器件的增益跌落到单位量时的频率。参数fT是半导体加工的基本特性，在半导体加工中延时元件被实现，但还依赖于偏置电流。偏置电流由提供给控制输入48的控制信号确定，并控制由电流源47所提供的电流，使得由图5的延时元件所提供的延时可以连续变化。

在使用中，用于控制每个可变延时电路13、14所提供的延时的控制信号，被提供给形成延时电路的延时元件的控制输入48。每个延时元件将通过它的信号或脉冲的上升和下降沿减慢了一定量，该量取决于电流源47所提供的电流，较低的电流提供较慢的上升和下降沿。如果需要，可以提供一个或多个施密特触发器，例如在可变延时电路的输出端，并可能在一个或多个中间延时元件的输出端。这样，提供给延时元件13、14中的每一个的信号可以被延时一个连续可变量。

本地振荡器3包括一个锁相环(PLL)。该PLL包括一个高频(HF)时钟22，其输出被提供给一个被配置以将时钟22的频率按整数N平分的分频器23，整数N可以是固定的，或者是可选的或可控的，以改变提供给混频器1和2的整流信号的频率。分频器23的输出形成了本地振荡器的输出，也被连接至相位比较器24的第一输入，它的第二输入被配置以从一个参考振荡器(未显示)处接收参考频率信号。比较器24的输出被通过一个包括低通滤波功能的控制装置25提供给时钟22的控制输入。

正交分相器4在如图3中被显示为包括一个相位偏移电路4，用于将来自本地振荡器3的输入信号的相位偏移90°。但是，任何适合的装置都可以被用作分相器4，这样的一个替换装置的实例是一个由分频器23的输出提供时钟的环形计数器。

本地振荡器3的输出也被提供给一组(在此例中为K)延时元件如26。该组的延时元件被串联在本地振荡器3的输出和逻辑电路27的输入之间，逻辑电路还具有一个直接接收本地振荡器的输出的输入。逻辑电路产生一系列脉冲IP，其重复率等于本地振荡器3的输出信号的频率，其脉冲长度或持续时间IPD等于K个串联的延时元件如26所提供的总时延。逻辑电路27的输出被提供给电荷泵和积分器28的“充电”输入。

时钟22的输出被提供给环形计数器29的输入，而环形计数器29的输出由脉冲生成逻辑30解码，以提供一系列脉冲RP。计数器29和逻辑30使得每个脉冲RP具有的宽度或持续时间IRD等于来自时钟22的信号的周期乘以一个系数。在此例中，脉冲宽度IRD等于来自时钟22的信号的周期的一半。脉冲RP被提供给一个电荷泵和积分器28的一个“放电”输入。电荷泵和积分器28的输出将延时元件的控制信号T_DS提供给所有延时元件的控制输入。

电荷泵和积分器28有效地比较脉冲IP和RP的持续时间，以形成一个校正信号，该信号被提供给K个延时元件如26的控制输入，以改变每个元件所提供的延时，直到每个脉冲IP的持续时间基本上等于每个脉冲RP的持续时间IRD。每个脉冲IP的持续时间等于K*T_D，其中每个脉冲RP的持续时间等于1/2F，其中F是时钟22的频率。当包括电荷泵和积分器28的反馈回路使得脉冲宽度相等时，每个延时元件的延时T_D等于1/(2*F＊K)。F和K是已知的，因此所有延时元件所提供的延时，包括延时电路13和14中的那些，保持基本恒定。这样，由每个延时元件所提供的延时T_D中的漂移可以被大大地减小或基本上消除，使得由来自误差检测器12的相位校正字所选择的延时电路13和14中的延时元件，提供了精确的、恒定的和基本没有漂移的信号延时。这样，在每一个校正例程中确定的补偿保持基本上恒定，直到下一个例程被执行。由延时元件提供的时延随时间漂移的倾向可以被消除或减小到一个可接受的等级，用以提供正交频率转换的改进性能。

在希望能够改变时钟频率而保持电路13和14的相位偏移的恒定值(不管时钟的频率)的实施例中，分频器23被配置以提供固定的分频率，时钟22的频率是可变的，例如通过提供一个可变频率参考信号给相位比较器24的第二输入。在此情况下，每个延时元件所提供的时延T_D跟踪时钟周期，因为参考脉冲IR的宽度是时钟周期的一半(不管时钟频率)。这样，来自电路13和14的输出信号的相对相位对给定相位校正字I和Q保持基本恒定，不管时钟22的频率。

图6示出了一个用于生成已知的精确脉冲持续时间或宽度的脉冲发生器，通过施加来自外部源的相位延时字，脉冲持续时间可以被从一定范围的宽度中选择。该脉冲发生器不同于图3中所示的脉冲发生器的地方在于，延时电路14被忽略了，逻辑电路32被连接以接收本地振荡器的信号以及延时电路13的J个延时元件的输出。逻辑电路32被配置以产生一系列具有与本地振荡器的频率相同的相同重复率的输出脉冲，其脉冲宽度与由相位延时字所选择的要被串联连接的若干延时元件的总延时成比例或相同。通过在逻辑电路32中选择其哪些输入被用来生成每个脉冲，每个脉冲的开始相对于本地振荡器的信号被延时也是可能的。这样，逻辑电路32向脉冲输出33提供了宽度或持续时间为MT_D的脉冲，其中M是一个大于或等于1的整数，并且是逻辑电路32用来生成所述输出脉冲的延时元件的数目。

这种脉冲发生器可被用于生成具有可选精确和一致宽度的脉冲，其中基本上不受工作中的漂移的影响。特别是，一致性实际上由提供给相位比较器24的第二输入的参考信号的稳定性决定。这种结构可用于任何需要这种脉冲信号的应用中，这种应用的一个例子是DVD(数字光盘)写入器。

如上所述，由每个延时元件20所提供的时延T_D，依赖于时钟22的频率“HF时钟”。通过使该时钟的频率连续地或基本连续地变化，例如通过改变提供给相位比较器24的第二输入的参考信号的频率，可以提供一个连续的或“无限”可变的脉冲持续时间。特别是，在延时电路13中有J个延时元件可用，逻辑电路32可基于任何两个不同的延时元件中输出来生成输出脉冲。最终得到的脉冲宽度IP_M由下式给出：

IP_M＝M×T_D

替换T_D：

{IP}_{M} = M \times \frac{1}{2 \times {HFClock}_{M} \times K}

因此，下一步的量化步骤将在M+1；

{IP}_{M + 1} = (M + 1) \times \frac{1}{2 \times {HFClock}_{M} \times K}

该变化也可以通过改变HF时钟来实现；

{IP}_{M + 1} = M \times \frac{1}{2 \times {HFClock}_{M + 1} \times K}

重新整理；

{HFClock}_{M + 1} = M \times \frac{1}{2 \times {IP}_{M + 1} \times K}

并且

{HFClock}_{M} = M \times \frac{1}{2 \times {IP}_{M} \times K}

因此为了实现等效的一个T_D步长，时钟频率中的变化为：

ΔHFClock＝HFClock_M+1-HFClock_M

ΔHFClock = M \times \frac{1}{2 \times {IP}_{M + 1} \times K} - M \times \frac{1}{2 \times {IP}_{M} \times K}

ΔHFClock = \frac{M}{2 \times K} \times (\frac{1}{{IP}_{M + 1}} - \frac{1}{{IP}_{M}})

替换IP_M

ΔHFClock = \frac{M}{2 \times K} \times (\frac{1}{(M + 1) \times T_{D}} - \frac{1}{M \times T_{D}})

ΔHFClock = \frac{M}{2 \times K \times T_{D}} \times (\frac{1}{(M + 1)} - \frac{1}{M})

ΔHFClock = \frac{M}{2 \times K \times T_{D}} \times (\frac{M - (M + 1)}{(M + 1) \times M})

ΔHFClock = \frac{- 1}{2 \times K \times T_{D} \times (M + 1)}

因此，通过改变HF时钟频率就可以线性化J个延时元件所提供的量化步骤间的延时。通过观察，可以看出，HF时钟的最大变化将在M＝1时，并等于HF时钟频率减小一个倍频程(1 octave)。该关系被画在图7中。

Claims

1、一种脉冲发生器，用于生成具有可选可变宽度和可选可变延时至少之一的脉冲，该脉冲发生器包括：输出；具有提供一定周期的输出脉冲的输出的振荡器；选择装置；多个相同类型的可变延时元件，被设置为第一和第二组，具有输入和输出，每个延时元件都具有用于控制所述元件提供的延时的延时控制输入，所述选择装置用于选择多少个所述第一组的所述延时元件被串联连接至所述脉冲发生器的所述输出，所述第二组中的所述延时元件被串联连接，所述第一和第二组的所述输入被连接到所述振荡器的所述输出；测量电路，用于重复的测量第二组所提供的延时；参考脉冲发生器，用于生成一系列参考脉冲，每个脉冲都具有等于所述振荡器的所述输出脉冲的周期的预定比值的预定持续时间；及控制电路，其输出被连接至所有所述延时元件的延时控制输入，并且被设置以控制每个所述元件所提供的延时，使得每个测量到的延时与所述预定持续时间有预定的关系。

2、如权利要求1所述的脉冲发生器，其中所述的控制电路被设置以控制所述延时，使得每个测量到的延时等于所述预定持续时间。

3、如权利要求1所述的脉冲发生器，其中每个延时元件用于提供所述延时为连续可变的延时。

4、如权利要求1所述的脉冲发生器，其中所述选择装置包括开关装置，用于将第一组中的所选数目的延时元件进行串联。

5.如权利要求1所述的脉冲发生器，其中所述第一组中的所述延时元件被串联连接，并且所述选择装置包括复用器，用于选择性地将所述第一组中至少一些所述延时元件中的任何选定一个的输出与所述脉冲发生器的所述输出相连。

6、如权利要求1所述的脉冲发生器，其中所述测量电路用于提供一系列脉冲，每个脉冲的持续时间等于所述第二组的所述延时元件所提供的总延时。

7.如权利要求1所述的脉冲发生器，其中所述振荡器具有可变频率。

8.如权利要求1所述的脉冲发生器，其中所述振荡器包括时钟和分频器。

9.如权利要求8所述的脉冲发生器，包括一个锁相环，其包括所述时钟和所述分频器。

10.如权利要求1所述的脉冲发生器，其中所述参考脉冲发生器包括环形计数器和逻辑电路。

11、如权利要求8所述的脉冲发生器，其中所述参考脉冲发生器包括环形计数器和逻辑电路，并且所述环形计数器被设置成由所述时钟计时。

12.如权利要求1所述的脉冲发生器，包括：另一个输出；第三组延时元件，具有与所述控制电路的输出连接的控制输入；及另一个选择装置，用于选择多少个第三组的延时元件被串联连接在所述振荡器的所述输出和所述脉冲发生器的所述另一个输出之间。

13.如权利要求12所述的脉冲发生器，包括相位生成装置，所述第三组具有输入并且所述第一和第三组的所述输入被连接至所述的相位生成装置。

14.如权利要求13所述的脉冲发生器，其中所述相位生成装置用于将呈相位-正交的信号提供给所述第一和第三组的所述输入。

15.一种光盘写入器，包括一个脉冲发生器，该脉冲发生器用于生成具有可选可变宽度和可选可变延时至少之一的脉冲，该脉冲发生器包括：输出；振荡器，其具有提供一定周期的输出脉冲的输出；选择装置；多个相同类型的可变延时元件，被设置为第一和第二组，具有输入和输出，每个延时元件都具有用于控制所述元件提供的延时的延时控制输入，所述选择装置用于选择多少个第一组的延时元件被串联连接至所述脉冲发生器的输出，所述第二组中的延时元件被串联连接，所述第一和第二组的输入被连接到所述振荡器的输出；测量电路，用于重复的测量所述第二组所提供的延时；参考脉冲发生器，用于生成一系列参考脉冲，每个参考脉冲都具有等于所述振荡器的所述输出脉冲的所述周期的预定比值的预定持续时间；及控制电路，其输出被连接至所有所述延时元件的延时控制输入，并且被设置以控制每个所述元件所提供的所述延时，使得每个测量到的延时与所述预定持续时间有预定的关系。

16.一种调谐器，包括脉冲发生器，该脉冲发生器用于生成具有可选可变宽度和可选可变延时至少之一的脉冲，该脉冲发生器包括：输出；振荡器，其具有提供一定周期的输出脉冲的输出；选择装置；多个相同类型的可变延时元件，被设置为第一和第二组，具有输入和输出，每个延时元件都具有用于控制所述元件提供的延时的延时控制输入，所述选择装置用于选择多少个第一组的延时元件被串联连接至所述脉冲发生器的输出，所述第二组中的延时元件被串联连接，所述第一和第二组的输入被连接到所述振荡器的输出；测量电路，用于重复的测量第二组所提供的延时；参考脉冲发生器，用于生成一系列参考脉冲，每个参考脉冲都具有等于所述振荡器的所述输出脉冲的所述周期的预定比值的预定持续时间；及控制电路，其输出被连接至所有所述延时元件的延时控制输入，并且被设置以控制每个所述元件所提供的所述延时，使得每个测量到的延时与所述预定持续时间有预定的关系。

17.如权利要求16所述的调谐器，包括变频器，该变频器具有包括所述脉冲发生器的本地振荡器。

18.如权利要求17所述的调谐器，其中所述变频器是正交频率变换器，所述本地振荡器是一个正交本地振荡器，所述脉冲发生器包括：另一个输出；第三组延时元件，具有与所述控制电路的输出连接的控制输入，所述第三组具有一个输入；及另一个选择装置，用于选择多少个第三组的延时元件被串联连接在所述振荡器的所述输出和所述脉冲发生器的所述另一个输出之间；及相位生成装置，用于从所述振荡器将呈相位-正交的信号提供给所述第一和第三组的所述输入。