DE19731478C2 - Spannungsgesteuerter Doppeleingangsoszillator mit kompensierter Zweipunktfrequenz - Google Patents

Description

Bei modernen digitalen Kommunikationssystemen muß der Emp­ fänger ein Takt- und Datenwiedergewinnungs- (CDR-; CDR = Clock and Data Recovery) System aufweisen, um die Daten zu decodieren und zu entziffern. Zwei Datenübertragungs­ standards bei Bitraten, die von hunderten von MB/s bis zu mehr als 1 GB/s reichen, stellen besondere Anforderungen an das CDR-System. Diese Standards sind der SONET/SDH bei 155 und 622 MB/s und der Faserkanal bei 531,25 und 1.062,5 MB/s.

Frühere CDR-Systeme wurden mittels der akustischen Oberflä­ chenwellen- (SAW-; SAW = Surface Acoustic Wave) Technologie implementiert, die schwer in integrierten Schaltungen (ICs; IC = Integrated Circuit) zu verwenden sind, und die resul­ tierenden CDRs sind daher teuer. In jüngster Zeit haben Phasenregelschleifen- (PLL-; PLL = Phase Lock Loop = Phasen­ regelschleife) Entwürfe wesentlich die Kosten von CDR-Sy­ stemen reduziert. Alle PLL-Systeme weisen einen Phasendetek­ tor, irgendeinen Schleifenfiltertyp und einen spannungsge­ steuerten Oszillator (VCO; VCO = Voltage Controlled Oscil­ lator) auf.

Für SONET/SDH-Datenübertragungsumgebungen sind strikte Spe­ zifikationen dem CDR-System bezüglich des Jitterverhaltens einschließlich spezifizierter Pegel der Jitterübertragung, der Jittertoleranz und der Jittererzeugung auferlegt. Diese Ausdrücke sind in der International Telegraph and Telephone Consultative Committee Recommendation G.958, "Digital Line Systems Based On The Synchronous Digital Hierarchy For Use On Optical Fibre Cables", definiert, die hierin für alle Zwecke aufgenommen ist. Mit der Jitterübertragung und der Jittertoleranz sind die Eckfrequenzen der Phasenmodulation an dem Eingang des CDR-Systems definiert, und dieselben hängen direkt mit dem Verhalten der PLL zusammen.

Eine bekannte PLL-Architektur, die bei CDR-Systemen erfolg­ reich war, die bei Bitraten betrieben werden, die 1 GB/s überschreiten, verwendet einen speziellen VCO. Diese Archi­ tektur kombiniert einen Teil der Schleifenfilterfunktion mit dem VCO durch direktes Speisen des Phasendetektorausgangs­ signals in einen Zweipunkt-Eingang oder "Bang/Bang"-Eingang des VCOs. Es ist daher ein Doppeleingangs-VCO erforderlich. Der erste Eingang ist der allgemein bekannte Analogspan­ nungseingang, von dessen analoger Spannung die VCO-Ausgangs­ frequenz monoton abhängig ist. Der zweite Eingang ist ein digitaler Signaleingang. Abhängig von einem Signal mit einem logischen hohen Zustand oder einem logischen niedrigen Zu­ stand wechselt die Ausgangsfrequenz des VCOs zwischen zwei kleinen jedoch verschiedenen "Zweipunkt"-Frequenzen. Diese Architektur stabilisiert die gesamte PLL, vorausgesetzt, daß die Phasenänderung aufgrund der Zweipunktfrequenzschleife größer ist als die Phasenänderung, die durch das Schleifen­ filter eingeführt wird.

Bei einem bekannten Doppeleingangs-VCO-CDR-System ist der VCO als ein Ringoszillator realisiert, der aus drei varia­ blen Verzögerungszellen und einer Zweipunkt-Modulationsver­ zögerungszelle besteht. Die variable Verzögerungszelle in­ terpoliert zwischen zwei Wegen, wobei jeder Weg eine unter­ schiedliche Verzögerung aufweist. Die Zweipunktverzögerung wird durch Modulieren des Vorspannstroms einer invertieren­ den Verstärkungsstufe erreicht, die unterhalb des Spitzen­ f_T-Stroms vorgespannt ist.

Dieser erste bekannte Entwurf wurde durch Einbetten der Zweipunktsteuerung innerhalb der Zelle mit variabler Ver­ zögerung verbessert, was den VCO mit einem größeren Fre­ quenzbereich versieht.

Bei beiden bekannten Entwürfen hängt die Zweipunktver­ zögerung von den inhärenten Verzögerungen von Invertern ab.

Dies macht die Zweipunktfrequenz gegenüber Prozeß-, Tem­ peratur- und Versorgungsspannungsvariationen empfindlich, die bei der Herstellung und dem Betrieb des Inverters in­ härent sind. Bei der bekannten Anwendung wird die Zweipunkt­ frequenz einfach groß genug ausgelegt, um eine Schleifen­ stabilität mit einem weiten Rand bereitzustellen.

Ungünstigerweise liefern diese zwei Lösungsansätze keine ausreichende Steuerung der Zweipunktfrequenz, um die strik­ ten SONET/SDH-Jittererfordernisse zu erfüllen. Das Doppel­ schleifen-PLL-CDR-System kann angepaßt werden, um die SONET/SDH-Jittererfordernisse zu erfüllen, vorausgesetzt, daß die Zweipunktfrequenz des VCOs mit einer Genauigkeit eingestellt werden kann, und dann über der Temperatur und während Versorgungsspannungsvariationen konstant verbleibt. Die Zweipunktfrequenz bestimmt direkt die Jitterüber­ tragungs- und die Jittertoleranzeckfrequenzen, und dieselbe muß eingestellt werden, um die entsprechenden SONET/SDH- Erfordernisse zu erfüllen.

Die EP 0 566 375 A betrifft einen Ringoszillator und ein Verfahren zur Steuerung der Verzögerung der individuellen Verzögerungselemente durch Einstellen der Stromwiderstände der Verzögerungsstufen, wobei zur Abdeckung mehrerer Fre­ quenzbereiche mehrere Verzögerungsblöcke vorgesehen sind, die entsprechend der erwünschten Frequenzbereiche logisch verschaltet sind.

Die EP 0 516 379 A zeigt einen digitalen Ringoszillator mit einer Mehrzahl von Invertierern, die seriell miteinander verbunden sind. Die Verzögerungsdauer jedes Invertierers ist steuerbar und eine Frequenzsteuerungsschaltung steuert die Oszillationsfrequenz des Gesamtringoszillators derart, daß dieser einer Referenzfrequenz entspricht.

Die US-A-5,349,311 zeigt einen spannungsgesteuerten Ringos­ zillator mit variabler Länge und variabler Verzögerung. Ein Rückkopplungssignal wird mit einem Referenzsignal, das von einem Systemoszillator erhalten wird, verglichen.

Die DE 69 02 2679 T2 zeigt einen spannungsgesteuerten Ring­ oszillator, bei dem die Frequenz in kleinen Schritten unter Verwendung eines Verzögerungselements aus zwei NOR-Gattern mit zwei Eingängen programmiert werden kann.

Die Aufgabe der vorliegenden Erfindung besteht darin, einen verbesserten spannungsgesteuerten Doppeleingangsoszillator mit kompensierter Zweipunkt-Frequenz zu schaffen, bei dem die Steuerung der Zweipunkt-Zeit unabhängig von Verände­ rungen der Umgebungsbedingungen des Oszillators ist.

Diese Aufgabe wird durch einen spannungsgesteuerten Oszil­ lator gemäß Anspruch 1 gelöst.

Das erste bevorzugte Ausführungsbeispiel der vorliegenden Erfindung ist ein Doppeleingangs-VCO mit einer ausreichend genauen Steuerung der Zweipunktfrequenz, um die SONET/SDH- Jittererfordernisse zu erfüllen. Der VCO weist eine Mehrzahl von Zellen mit variabler Verzögerung und Zweipunktmodula­ tionsschaltungen auf. Ein erstes Eingangssignal zu dem VCO ist ein analoges Spannungssignal, das monoton die VCO-Aus­ gangsfrequenz einstellt. Die Ausgangsfrequenz des VCOs wird hierin die Betriebsfrequenz genannt. Ein zweites Eingangs­ signal ist ein digitales Zweipunktsignal, das die Betriebs­ frequenz des VCO zwischen zwei leicht unterschiedlichen Fre­ quenzen moduliert. Der Unterschied der Perioden von zwei Zweipunktfrequenzen (Zweipunktzeit) ist ein fester Bruchteil der Betriebsfrequenz des VCOs. Wenn der VCO in einer PLL verwendet wird, wobei die PLL mit einem Datenstrom einer festen Bitrate verriegelt oder synchronisiert ist, wird die Zweipunktzeit ein konstantes Verhältnis der Bitrate, und dieselbe ist unabhängig von Versorgungsspannungs-, Tempe­ ratur- und Prozeßvariationen.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein Blockdiagramm eines ersten Ausführungsbeispiels der vorliegenden Erfindung;

Fig. 2 ein Schaltungsdiagramm der Zelle mit variabler Ver­ zögerung, die in Fig. 1 gezeigt ist; und

Fig. 3 ein Schaltungsdiagramm der Zweipunktmodulations­ schaltung, die in Fig. 1 gezeigt ist.

Ein Blockdiagramm eines ersten Ausführungsbeispiels der vor­ liegenden Erfindung ist in der Fig. 1 gezeigt. Ein Doppel­ eingangs-VCO 5 weist N identische Zellen mit variabler Ver­ zögerung 10 auf, die in einer Ringoszillatorkonfiguration verbunden sind. Bei dem ersten bevorzugten Ausführungsbei­ spiel werden vier Verzögerungszellen 10 verwendet. Die Zellen mit variabler Verzögerung 10 weisen jeweils einen analogen Differenzspannungs-V_c-Eingang 12 und einen digita­ len Einheitszweipunktmodulationseingang 110 auf. Die Zellen 10 weisen zusätzlich einen Differenz-V_in-Eingang und einen Differenz-V_out-Ausgang auf. Der Zweipunktmodulationseingang 110 wird durch Zweipunktmodulationsschaltungen 16 vorge­ sehen. Die Signale an den Ausgängen der Zellen könnten abge­ griffen und gepuffert werden, um die VCO-Ausgänge mit unter­ schiedlichen Phasen zu versehen.

Die Verzögerung jeder Verzögerungszelle 10 wird durch die steuernde Spannung derselben bestimmt. Bei diesem ersten Ausführungsbeispiel ist T_d = T_do + kV_cI_m, wobei T_do die Ver­ zögerung ist, wenn V_c = 0 ist, wobei V_c eine analoge steu­ ernde Differenzspannung ist, k ein Faktor in s/(VA) und I_m der Modulationsstrom ist. Wie es in der Fig. 2 gezeigt ist, weist I_m zwei Komponenten I_m = I_o + i_bb auf, wobei I_o ein DC-Strom und i_bb der Zweipunktstrom ist, der mit einem BB- Digitaleingang 150 und 151 (siehe Fig. 3) gesteuert wird, wobei i_bb << I_o ist.

Wie es in der Fig. 1 gezeigt ist, besteht eine Periode P des Ringoszillators der Verzögerungszellen 10 aus zwei Läufen um den Ring, wobei P = 2nT_d = P_o + 2nkV_c (I_o + i_bb) ist, worin P_o = 2nT_do ist. i_bb wird absichtlich zu einem festen Bruch­ teil m von I_o oder i_bb = +/-mI_o gemacht, derart, daß P = P_o + 2nkV_cI_o (1 +/-m) ist. P kann daher durch zwei Komponenten p = T_o +/-0,5T_bb dargestellt werden, wobei T_o = P_o + (2 nkV_cI_o) ist, was die Nennverzögerung ist, und T_bb = (4 nkV_cI_o) m ist, was die Zweipunktzeit ist. Für m << 1, T_o = P und T_bb = mP.

Wenn eine PLL, die den VCO verwendet, der hierin beschrieben ist, mit einem ankommenden Datenstrom mit einer definierten Datenrate verriegelt wird, ist die Periode P konstant. Die steuernde Spannung V_c wird kontinuierlich durch die PLL eingestellt, um diese Verriegelung zu erreichen und auf­ rechtzuerhalten. Dadurch ist T_bb lediglich durch eine kon­ stante Bitrate und den Faktor m definiert, der ist so ausge­ legt, daß derselbe ein Verhältnis von Widerständen ist. Die Zweipunktfrequenz ist einfach die Frequenz, die der Diffe­ renz zwischen den zwei Perioden entspricht, wobei F_bb = [1/ (T_o + T_bb/2)] - [1/(T_o - T_bb/2)] ist. Mit einem derartig definierten T_bb und einem derartig ausgeglichenen T_bb wird der Zweck der vorliegenden Erfindung bezüglich der Stabili­ tät von F_bb erreicht.

Die Fig. 2 ist ein Schaltungsdiagramm der Zelle mit varia­ bler Verzögerung 10. Identische Transistoren 50 und 51 und identische Widerstände 52 und 53 bilden das grundlegende Schaltelement. Das Eingangssignal 60 und das Eingangssignal 61, die zusammen V_in genannt werden, werden in die jeweilige Basis der Transistoren 50 und 51 gespeist, und die Span­ nungen an den Kollektoren der Transistoren 50 und 51 werden durch einen identischen Transistor 70 bzw. 71 gepuffert, um Ausgangssignale 80 und 81 bereitzustellen, die zusammen Vout genannt werden. Die Emitter der Transistoren 50 und 51 wer­ den von einer Stromquelle getrieben, die durch den Kollektor eines Transistors 55 und einen Widerstand 58 bereitgestellt wird.

Die Knoten 56 und 57 weisen identische kapazitive Lasten 72 und 73 auf. Folglich erzeugen diese Knoten Zeitverzögerun­ gen, die direkt mit den Spannungsschwingungen derselben ver­ knüpft sind. Die V_cc und V_ee sind DC-Spannungen, die der Leistungsverzögerungszelle 10 zugeführt werden, und V_cs ist eine DC-Spannung, die zugeführt wird, um die verschiedenen Stromquellen einzuschalten. Diese Stromquellen umfassen ei­ nen Transistor 82 und einen Widerstand 83 und einen Transi­ stor 84 und einen Widerstand 85, die jeweils als Stromquel­ len für die Transistoren 70 und 71 wirken.

Die Verzögerungsmodulation wird durch Transistoren 90 und 91 und die variable Stromquelle, die durch Transistoren 93, 94, 95 und 96 und Widerstände 97 und 98 bereitgestellt wird, ge­ steuert. Die Widerstände 97 und 98 sind identisch. Die Transistoren 90 und 91 sind konfiguriert, um die Schalt­ wirkung der Transistoren 50 und 51 zu verzögern. Der steu­ ernde Strom I_m moduliert die Spannungsschwingungen der Knoten 56 und 57, wodurch die Verzögerung gesteuert wird.

Das V_c-Eingangssignal 100 bzw. 101 wird in die Basis des Transistors 94 bzw. 93 eingespeist. Diese zwei Transistoren bilden eine Stromsteuerungsschaltung, die den Modulations­ strom I_m definiert. Der Nennstrom, der der einstellbaren Schaltung zur Verfügung steht, wird durch zwei Stromquellen, die den Transistor 95 und einen Widerstand 103 und den Transistor 96 und einen Widerstand 104 aufweisen, geliefert. Die Widerstände 103 und 104 sind identisch. Diese Stromquel­ len summieren sich zusammen zu dem DC-Strom I_o und einem Sickerstrom oder "Trickle"-Strom durch den Widerstand 105 auf. Dieser Sickerstrom durch den Widerstand 105 wird digi­ tal durch das Zweipunkteingangssignal 110 moduliert, das durch die Zweipunktmodulationsschaltung 16, die im folgenden beschrieben ist, getrieben wird. Diese Zweipunktmodulation resultiert in einem Deltastrom i_bb, der in einem Sicker­ strom, der durch den Widerstand 105 fließt, erscheint. Die DC-Komponente des Sickerstroms ist derart ausgelegt, daß dieselbe viel kleiner als I_o ist, und der Sickerstrom kann ignoriert werden.

Wie vorher erwähnt wurde, gilt I_m = I_o + i_bb. Dieser Strom wird durch V_c eingestellt, die Spannung zwischen den Knoten 100 und 101, die das analoge Differenzsteuerungseingangs­ signal des VCO bildet, das über die Transistoren 93 und 94 angelegt ist, und derselbe moduliert die Verzögerung zwi­ schen V_in und Vout durch die Zelle. Folglich gilt, daß T_d = T_do + kV_cI_m, wobei T_do die Verzögerung ist, wenn V_c = 0 ist, wobei V_c die analoge steuernde Spannung, I_m der Modu­ lationsstrom und k ein Faktor in s/(VA) ist, der eine Funk­ tion der Lastwiderstands-, der Kapazitäts- und der Prozeß­ variablen ist.

Die Fig. 3 ist ein Schaltungsdiagramm einer Zweipunktmodu­ lationsschaltung 16. Die digitalen Differenzeingänge 150 und 151 ("BB") sind mit der Basis eines Transistors 152 bzw. 153 gekoppelt. Lastwiderstände 154 und 155 sind von V_cc zu dem Kollektor des Transistors 152 gekoppelt. Die Emitter der Transistoren 153 und 152 sind mit dem Kollektor eines Tran­ sistors 156 gekoppelt, was es ermöglicht, daß der Vorspann­ strom die Zweipunktfunktion aktiviert. Wenn ein Sperrein­ gangssignal (160/161) sich in einem logischen Nullzustand befindet, dann wird die Spannung an einem Knoten 176 ab­ hängig von den Zweipunkteingangssignalen 150 und 151 hin und her schalten. Die hohen und niedrigen Pegel an dem Knoten 176 sind V_cc und V_cc - V_LO, wobei V_LO gleich I_s . (R154 + R155) ist. Wenn sich das Sperreingangssignal (160/161) in einem logisch hohen Zustand befindet, wie es durch die Si­ gnalleitungen 160 und 161 aktiviert ist, wird der Knoten 176 einen DC-Wert bei V_cc - I_s . R154 oder 1/2 (hoher Pegel + niedriger Pegel) aufweisen. Die Zustände der Transistoren 156 und 157 werden durch die Sperreingangssignale 160 und 161 eingestellt, deren Eingangssignale durch Transistoren 162 und 163 pegelverschoben werden. Die Transistoren 156 und 157 wirken zusammen als ein Stromschalter. Die Emitter der Transistoren 156 und 157 werden durch eine Stromquelle, die einen Transistor 165 und einen Widerstand 166 aufweist, ge­ trieben. Drei Stromquellen, die jeweils einen Transistor und einen Widerstand aufweisen, liefern einen Vorspannstrom zu den Transistoren 162, 163 und 173. Diese Stromquellen sind ein Transistor 169 und ein Widerstand 170, ein Transistor 167 und ein Widerstand 168 bzw. ein Transistor 171 und ein Widerstand 172. V_cs wird an jede dieser Stromquellen ange­ legt, sowie an die Stromquelle, die durch den Transistor 165 und den Widerstand 166 gebildet ist. Wie es in Fig. 2 ge­ zeigt ist, sind V_cc und V_ee die Zweipunktmodulationsschal­ tungsleistungsversorgungen.

Der Deltastrom i_bb ist eine Funktion der Spannungsschwingung an dem Emitterausgang des Transistors 173 (Knoten 110), die der Spannungsschwingung an einem Knoten 176 folgt. Wenn sich der Knoten 176 in einem hohen Zustand befindet, wird i_bb ei­ ne negative Polarität aufweisen. Wenn sich der Knoten 176 in einem niedrigen Zustand befindet, wird i_bb positiv sein. Die Amplitude von i_bb ist 1/2 der Spannungsschwingung an dem Knoten 176 geteilt durch den Widerstand 105. Die DC-Kompo­ nente durch R105 ist im Vergleich zu I_o klein, und kann ignoriert werden.

Aus der Fig. 3 wird die Spannungsschwingung an dem Knoten 176 als I_s der als V_cs - V_be des Transistors 165 definiert ist, geteilt durch den Widerstand R166, multipliziert mit den Lastwiderständen R154 und R155 berechnet. Folglich ist i_bb 0,5 (V_cs - V_be)/R166 . (R154 + R155).

Aus der Fig. 2 ist der DC-Strom I_o durch die Ströme der Transistoren 95 und 96 definiert oder I_o = 2 (V_cs - V_be)/ R103. Der Wert von R103 ist gleich dem Wert von R104. Ver­ gleicht man i_bb mit I_o, und erinnert man sich, daß die V_be zwischen den Transistoren, die auf dem gleichen Chip herge­ stellt werden, sehr nahe aneinander angepaßt werden können, ist das Ergebnis, daß i_bb/I_o = 0,5 (V_cs - V_be)/(R166 . R105) . (R154 + R155) geteilt durch 2 (V_cs - V_be)/R103 oder i_bb/I_o = 0,5 R103 . (R154 + R155) geteilt durch 2 . (R166 . R₁₀₅) = m. Diese Berechnungen zeigen, daß i_bb mit I_o durch einen Faktor m, der durch ein Verhältnis von Wider­ ständen definiert ist, zusammenhängt, wobei die Widerstände mit einer großen Genauigkeit und Wiederholbarkeit herge­ stellt werden können.

Bei dem ersten Ausführungsbeispiel wird die Bitrate auf 622,08 MB/s eingestellt, was der OC-12 durch Sonet oder der STM-4 der SDH-Standards ist. Der VCO weist vier identische Stufen auf. Die Zweipunktzeit wird auf 0,60 pS/Zyklus einge­ stellt, um den entsprechenden Jitterübertragungs- und Jit­ tereckfrequenztoleranzen zu entsprechen. Die VCO-Mittenbe­ triebsfrequenz ist, wenn V_c = 0 ist, 622,08 MHz, und die Zweipunktfrequenz ist 0,037% der Mittenfrequenz oder 232 KHz.

Die vorliegende Erfindung hat einige Vorteile gegenüber der bekannten Technik. Dadurch, daß die Zweipunktfrequenz durch ein Verhältnis der Widerstände und der Bitrate definiert ist, ist die Zweipunktfrequenz des VCO unabhängig von Um­ weltvariationen. Durch diese Kompensation kann die Doppel­ schleifen-PLL-Architektur der vorliegenden Erfindung den die Jittertoleranz- und Jitterübertragungseckfrequenzerforder­ nissen des SONET/SDH entsprechen.

Da die Zweipunktfrequenz gut gesteuert wird, wird der Rand der Stabilität der Doppelschleifen-PLL-Architektur trotz Prozeß- und Umgebungsvariationen sichergestellt. Diese Vorteile sind nicht nur auf SONET/SDH-Anwendungen begrenzt, sondern dieselben sind bei jeder Bitrate verfügbar.

Verglichen mit früheren CDR-Entwürfen, die auf einer Zwei­ wegeinterpolation beruhen, erfordert die neue Zelle mit variabler Verzögerung weniger Schaltungselemente und ver­ braucht weniger Leistung. Die Verzögerungszelle, die durch die vorliegende Erfindung gelehrt wird, kann weitere Ver­ zögerungsvariationen erreichen als die zwei früher beschrie­ benen bekannten Entwürfe, was zu einem weiteren Frequenz­ bereich des VCOs der vorliegenden Erfindung führt.

Der Sperrmodus, der in der vorliegenden Erfindung enthalten ist, um das Zweipunktverhalten des VCOs zu sperren, der dann zu einem üblichen analog gesteuerten VCO mit einem Eingang zurückkehrt, ermöglicht, daß die PLL den VCO ungestört ar­ beiten läßt, so lange Bitströme von Einsen oder Nullen vor­ handen sind, was verhindert, daß der VCO wegdriftet.

Claims (3)

1. Spannungsgesteuerter Oszillator (5) mit
einer Zelle (10) mit variabler Verzögerung, die an einem analogen Signaleingang (12) ein analoges Signal zum Einstellen einer Ausgangsfrequenz des spannungsge­ steuerten Oszillators (5) um eine vordefinierte Mitten­ ausgangsfrequenz und an einem Zweipunktsignaleingang (110) ein Zweipunktsignal zum Schalten der Mittenaus­ gangsfrequenz des spannungsgesteuerten Oszillators (5) zwischen zwei Zweipunktfrequenzen empfängt;
einem Zweipunktmodulator (16), der das Zweipunktsignal abhängig von einem digitalen Signal zu dem Zweipunktsi­ gnaleingang (110) der Zelle (10) mit variabler Verzöge­ rung liefert;
wobei die Zeitdifferenz zwischen den Perioden der zwei Zweipunktfrequenzen geteilt durch die Periode, die durch die Betriebsfrequenz des spannungsgesteuerten Os­ zillators definiert ist, einen konstanten Wert hat, der von einer Gleichstromkomponente (I_o) eines Modulations­ stroms (I_m) und einer Zweipunktstromkomponente (i_bb) des Modulationsstroms (I_m) abhängt;
wobei die Zelle (10) mit variabler Zeitverzögerung die Gleichstromkomponente (I_o) abhängig von dem analogen Eingangssignal und von Widerständen in der Zelle (10) mit variabler Zeitverzögerung einstellt;
wobei der Zweipunktmodulator (16) die Zweipunktstrom­ komponente (i_bb) abhängig von dem digitalen Signal und von Widerständen in dem Zweipunktmodulator (16) ein­ stellt; und
wobei das Verhältnis der Zweipunktstromkomponente (i_bb) und der Gleichstromkomponente (I_o) des Modulations­ stroms (I_m) durch ein Verhältnis der Widerstände in der Zelle (10) mit variabler Verzögerung und in dem Zwei­ punktmodulator (16) definiert ist.

2. Spannungsgesteuerter Oszillator mit zwei Eingängen ge­ mäß Anspruch 1, mit
einer Mehrzahl von Zellen mit variabler Verzögerung (10), wobei jede Verzögerungszelle (10) einen ersten Eingang und einen ersten Ausgang aufweist, wobei der erste Ausgang jeder Zelle mit variabler Verzögerung mit einem ersten Eingang einer folgenden Zelle mit varia­ bler Verzögerung gekoppelt ist, wobei die Mehrzahl der Zellen mit variabler Verzögerung (10) dadurch einen Ring bildet, wobei bei einer ungeraden Anzahl von Zel­ len mit variabler Verzögerung der erste Ausgang inver­ tiert ist, bevor der erste Ausgang mit einer folgenden Zelle mit variabler Verzögerung gekoppelt wird; und
einer Mehrzahl von Zweipunktmodulatoren (16), wobei je­ der Zweipunktmodulator das Zweipunktsignal zu einer jeweiligen Zelle mit variabler Verzögerung liefert, wo­ bei jeder Zweipunktmodulator einen Sperrsignaleingang (160, 161) zum Empfangen eines Sperrsignals und einen digitalen Signaleingang (150, 151) zum Empfangen des digitalen Signals aufweist.

3. Spannungsgesteuerter Oszillator (5) gemäß Anspruch 2, bei dem die Gesamtverzögerung des Rings von Zellen mit variabler Verzögerung durch den Modulationsstrom be­ stimmt ist.