EP0057351A2 - Schaltung zum Angleichen der Signalverzögerungszeiten von miteinander verbundenen Halbleiterschaltungen - Google Patents

Schaltung zum Angleichen der Signalverzögerungszeiten von miteinander verbundenen Halbleiterschaltungen Download PDF

Info

Publication number
EP0057351A2
EP0057351A2 EP82100160A EP82100160A EP0057351A2 EP 0057351 A2 EP0057351 A2 EP 0057351A2 EP 82100160 A EP82100160 A EP 82100160A EP 82100160 A EP82100160 A EP 82100160A EP 0057351 A2 EP0057351 A2 EP 0057351A2
Authority
EP
European Patent Office
Prior art keywords
circuit
signal
voltage
logic
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP82100160A
Other languages
English (en)
French (fr)
Other versions
EP0057351B1 (de
EP0057351A3 (en
Inventor
Jack Arthur Dorler
Michael Owen Jenkins
Joseph Michael Mosley
Stephen Douglas Weitzel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of EP0057351A2 publication Critical patent/EP0057351A2/de
Publication of EP0057351A3 publication Critical patent/EP0057351A3/de
Application granted granted Critical
Publication of EP0057351B1 publication Critical patent/EP0057351B1/de
Expired legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/466—Sources with reduced influence on propagation delay

Definitions

  • the invention relates to a circuit for .Adjusting the signal delay times of interconnected semiconductor chips with respect to a desired value, which is characterized by the frequency of an externally supplied pulse train and is achieved by means of a control circuit provided on each semiconductor chip by changing the electrical power supplied to the semiconductor chip.
  • the control circuit contains a controllable oscillator and a phase comparison circuit in which the frequency of the controllable oscillator is compared with that of the first pulse train supplied and, in the event of a deviation, is readjusted until synchronization.
  • the current method of circuit design is to design logic circuits and regular arrangements out of them that operate at a certain power level.
  • additional circuits are provided on a semiconductor chip in order to minimize the change in the current level within the logic gate, while the temperature, the supply voltages and also the influences of the manufacturing process vary from lot to lot.
  • Fig. 1 shows a typical signal delay versus power curve with an arrow showing current design practice - choosing a power level, maintaining that power level and accepting the resulting signal delay.
  • the design attempts to minimize changes in operational behavior under a number of conditions.
  • the signal delay curve of a gate as a function of power in Figure 1 can move in any direction and even change its slope.
  • the control circuit for the power loss has its own faults. on. This results in a wide spread of the switching FI 980 030 logic gate speeds.
  • Figure 2 shows a curve of gate signal delay as a function of power dissipation and serves to illustrate the preferred design method according to the invention.
  • the switching speed or signal delay of the logic gate is selected and the power loss within the circuit is set so that this switching speed is achieved. This is accomplished by designing circuits on the semiconductor chip that are sensitive to the performance characteristics of the logic circuits or matrix arrays on the chip that are applicable during balancing operations.
  • This special circuit (controller for the signal delay) generates a signal which indicates the behavior of the semiconductor chip (switching speed as a function of the power), which is compared with a periodic reference or clock signal used for the entire system. The comparison generates a signal which regulates the electrical power supplied to the logic and / or matrix circuits on the semiconductor chip and thus the operating behavior.
  • a digital-to-analog converter is known, the output circuit of which is a set of switches Has transistors, which are arranged as current generators.
  • the currents through the switching transistors are kept constant by means of a circuit which adjusts the supply voltage accordingly and contains a separate reference transistor which corresponds to one of the switching transistors and is connected to the same voltage supply lines as the switching transistors.
  • the control circuit for the supply voltage contains an operational amplifier, which senses the collector current of the reference transistor and adjusts the supply voltage so that the collector current remains constant. This automatic adjustment of the supply voltage also keeps the current through the switching transistors constant.
  • U.S. Patent 3,602,799 discloses a highly stable and fast switching, direct current power source for generating an accurate reference voltage for use in other devices such as very fast analog-to-digital converters.
  • a continuous, constant load current is selectively switched between two current paths, one of which contains an output load at which the reference voltage is generated.
  • a digitally controlled, very fast operating driver circuit with a differential amplifier configuration controls the flow of the constant current either through one of two Schottky diodes.
  • the diodes serve as electronic switches of the constant current source, which contains an operational amplifier arranged in a feedback loop, which contains a Darlington transistor configuration and is controlled by an externally supplied input reference voltage and an error signal caused by the flow of the load current over a temperature compensated resistance is generated.
  • U.S. Patent 3,743,850 describes an integrated power supply circuit in which operating point setting currents for a monolithic integrated circuit are obtained from a regulated reference current source that supplies current through first and second series connected diodes to establish points of reference potential. Some of the current source transistors connected to this regulated current source have their base-emitter paths connected to the first diode, and the emitter current of these current source transistors is collected and added to the regulated voltage source current and flows through the second diode. This second diode, through which a larger regulated current flows, is used to serve as a reference for other current source transistors with much larger currents, without it being necessary to set a high area ratio for the emitter areas of these current source transistors.
  • a monolithically integrable constant current source for transistors is known from US Pat. No. 3,754,181, which are connected to one another as current-stabilizing elements.
  • the control transistor is replaced by an amplifier. Only a fraction of the sum of the base currents of the current source transistors is fed to the input of the amplifier.
  • the number of current source transistors is also not limited by the current amplification factor, as is the case when a control transistor is used.
  • a current takeover circuit is described in U.S. Patent 3,758,791. It consists of a pair of transistors in which one transistor serves as a reference element and the other as an input element.
  • the circuit contains further two series circuits consisting of a resistance element and a diode, each connected between the respective collectors of the two transistors, the polarity of the diodes being opposite to one another, so that the emitter currents of the transistors are automatically regulated to maintain a predetermined value, thereby reducing the direct current level the output voltages of the current take-over circuit are kept constant in relation to temperature-related fluctuations in the transistor parameters.
  • a semiconductor logic circuit is known from US Pat. No. 3,778,646, which operates in current mode and contains at least one transistor with a grounded emitter, via which an operating voltage source is connected to the logic circuit. The output of the logic circuit is fed back to the transistor with a grounded emitter via a feedback circuit. As a result, the fluctuation at the output of the logic circuit can be kept to a minimum even if the load on the logic circuit is changed.
  • US Pat. No. 3,794,861 discloses the circuit of a reference voltage generator which is particularly suitable for constant current circuits which have a low temperature and a low voltage sensitivity.
  • the circuit consists of a sub-circuit for the reference voltage, which has a low voltage sensitivity and a relatively high temperature sensitivity, and an additional feedback circuit for feeding back a compensating temperature sensitivity in order to obtain a low overall sensitivity.
  • the temperature sensitivity of the reference voltage generator is mainly based on the temperature sensitivity of the voltage drop across a base-emitter diode, which is selectively controlled or can essentially be canceled by a suitable selection of resistors in the feedback circuit, so that a temperature-sensitive component is fed back.
  • the feedback signal is dependent on the difference in voltage drops in the base-emitter diodes of two transistors that conduct currents of different sizes and is amplified in a similar manner in order to actually allow the sensitivity of the reference voltage generator to be removed.
  • a control circuit for pulse width modulation which has a circuit breaker which does not require an external device for current equalization.
  • the circuit has a series of power transistors connected in parallel, whose transmission ratio for the current in the forward direction abruptly decreases as the collector current increases, and whose base voltage is supplied by a switching regulator which outputs a constant current and which has a series of parallel-connected are connected to the output terminals of the controller and are switched on by pulses of variable width in order to derive current from the power transistors and thereby switch the circuit breaker on and off.
  • the output of the regulator is coupled to the base of each power transistor via a diode, the forward voltage drop of which supports the division of the base current and prevents multiple transistor failures.
  • US Pat. No. 3,808,468 describes a field effect bootstrap amplifier whose precharge gate has a relatively high gate voltage and a relatively low drain voltage provided by a common supply source.
  • the gate voltage is derived from periodic pulses, which from a free-running FET multivibrator located on the semiconductor chip and a voltage multiplier circuit are generated which are fed by said supply source.
  • the pulse width of the periodic pulses changes as an inverse function of the slope of the field-effect transistors located on the semiconductor chip and as a direct function of their threshold voltage.
  • the pulse width controls the charging time of an additional capacitor in the voltage multiplier circuit, whereby the amplitude of the additional voltage is a direct function of the pulse width.
  • the additional voltage is fed to the gate of the FET bootstrap amplifier.
  • a digital-to-analog converter is known from US Pat. No. 3,978,473, which contains a switching module designed as an integrated circuit with four switching transistors and associated control circuit. The emitter areas of the switching transistors are binary weighted to ensure the same current densities. A fifth transistor serves as a reference transistor for adjusting the supply voltage, which is necessary in order to maintain a constant current through the switching transistors.
  • a number of such "four" switching modules can be combined, e.g. B. in a circuit board assembly that includes a thin film resistor module that has binary weighted resistors on a glass substrate to adjust the current levels for the switching transistors.
  • U.S. Patent 4,004,164 discloses a current source for use on a semiconductor chip with field effect transistors to compensate for changes in the voltage source for the substrate voltage.
  • analog circuits alone or in combination with digital logic circuits, are on a semiconductor chip, they are usually sensitive to bias disturbances affecting the sub strat of the semiconductor chip is supplied. Achieving a uniform output of an analog circuit due to a change in the input voltage has previously required the use of precision voltage sources outside of the semiconductor chip.
  • Such expensive precision voltage sources can be eliminated, and normal variable power supplies (+ 15%) can be used by providing an on-chip compensation current source that is integrated with other circuits to provide stable reference voltage levels on the semiconductor chip for use by the analog circuits .
  • the compensation circuit contains two field effect transistors of the depletion type, which are connected in series between a voltage source with a higher voltage and the substrate voltage, the field effect transistor, which is connected to the higher voltage, having its gate connected to the common node of the two transistors and in Saturation is located while the gate of the field effect transistor connected to the lower voltage is connected to ground potential and this transistor operates in the linear range of the characteristic.
  • the gate of an enhancement type field effect transistor is connected to the common node of the two depletion type field effect transistors and its source electrode to the negative pole of the substrate voltage source.
  • U.S. Patent 4,029,974 discloses a digital-to-analog converter formed from a series of current source transistors arranged to carry different current levels in accordance with a predetermined weight pattern, ie a binary weight pattern. In the converter, a number of current source transistors of the same size carry the different current levels and therefore work at different current densities with different base-emitter voltages, depending on the temperature drift.
  • Stable emitter voltages that provide accurate levels of the weighted current are generated by resistors between the bases of successive current source transistors and a current source to produce a voltage across the resistors between the bases that changes linearly with the absolute temperature, corresponding to that Difference between the base-emitter voltages of successive current source transistors.
  • the circuit for generating a current which changes linearly with the absolute temperature is formed from first and second transistors which are forced to carry the same current at different current densities in order to generate different base-emitter voltages and by means such as an emitter resistor which is connected to the difference in base-emitter voltages is responsive to produce a current that corresponds to the difference in base-emitter voltages and changes linearly with temperature;
  • An interface circuit is known from US Pat. No. 4,100,431 for connecting a part of an integrated circuit, which is designed as integrated injection logic ( I 2 L ), to a linear part of the integrated circuit.
  • I 2 L integrated injection logic
  • the circuit transfers both logic information and 1 2 L reference current levels from the I 2 L circuit to the linear circuit at relatively high voltage levels are present in the linear circuit.
  • One embodiment uses a cascode arrangement with a transistor, two diodes and a resistor.
  • Another embodiment takes advantage of the similar properties of a pair of transistors operating in forward and reverse operation to perform the function with only one transistor.
  • U.S. Patent 4,145,621 discloses a transistor logic circuit which includes a constant current source in the form of a current mirror circuit connected to a combination of a logic gate made of switching transistors, the arrangement being such that the switching transistors do not saturate.
  • the invention as characterized in the claims solves the problem of a circuit of the above-g e-called type such that they respect also provides an indication of the relative signal delay of a semiconductor chip of a desired value.
  • semiconductor chips can be divided into different categories with regard to their relative signal delay and used accordingly.
  • Fig. 1 shows a typical curve of the signal delay of a logic gate as a function of the electrical power supplied, which all logic families have.
  • Current practice is to operate a logic gate at a certain power level. This is evidenced by the many publications of circuits designed to maintain a certain power level or current setting in the logic gate circuit.
  • the first problem relates to the manufacture of the Semiconductor devices. During the normal course of semiconductor device manufacturing, there are minor disruptions to the manufacturing process. These slight deviations influence the position of the curve, which represents the dependence of the switching speed as a function of the power, as shown in FIG. 1. As the curve changes, the gate signal delay changes.
  • the second problem is the auxiliary circuitry designed to maintain a certain level of power or current in the logic circuit. These circuits are also subject to variations in the manufacturing process and at the same time are sensitive to changes in supply voltages and temperature changes in the system. The end result is a logic gate, the performance of which is regulated within narrow limits, but whose signal delay can vary considerably.
  • Fig. 2 shows the method according to the invention.
  • the gate signal delay is controlled while the logic gate power is allowed to vary so that when the switching speed curve changes depending on the power due to the manufacturing process, temperature or power supply, the gate signal delay remains constant while performance varies.
  • FIG. 3 illustrates the implementation of the invention at the system level.
  • the system can consist of n semiconductor chips.
  • the logic gates shown in Fig. 10 are used, which are implemented in the technology of the current transfer switch.
  • the VCS signal is used to control the power in the logic gate by regulating the Regulate the voltage of the power source.
  • the clock signal shown in FIG. 3 reaches the control circuit for the signal delay of each of the n semiconductor chips.
  • Each clock signal contains the information regarding the switching speed or the timing for the control circuit for signal delay.
  • the control circuit compares this clock signal with a signal provided by a circuit which senses the switching speed and which is located on the semiconductor chip and then regulates the power in the logic gates on the semiconductor chip so that the same switching speed is obtained as that prescribed by the clock signal. In this way, the switching speed from semiconductor chip to semiconductor chip is the same, while the power supplied varies from semiconductor chip to semiconductor chip. Since all semiconductor chips in the system have logic gates with the same switching speed, the system designer no longer needs to provide semiconductor chips with a lower and higher switching speed for a specific gate path. All semiconductor chips have the same gate signal delay.
  • the system clock is preferably used as the clock signal. However, it can be seen from the more detailed description below that the clock signal supplied to the controller for the signal delay can also be different from the system clock.
  • Fig. 4 shows an embodiment for the control of the signal delay.
  • the controller for the signal delay consists of the phase comparison circuit, the low-pass filter, the buffer circuit, the voltage-controlled oscillator and the level shift circuit.
  • the phase comparison circuit compares the clock signal supplied to the semiconductor chip from the outside with the level-shifted signal of the voltage-controlled oscillator.
  • the output signals U and D generate a signal that has a pulse width that is directly proportional to the phase difference of the input clock signal and the level-shifted signal of the voltage controlled oscillator. This pulse width sensitive signal has the same frequency as the input clock signal.
  • the signals U and D reach the low-pass filter, which removes the carrier frequency of the input clock signal from this signal.
  • the output signal VCS ' is a DC voltage which is proportional to the pulse width of the input signal for the low-pass filter.
  • the signal VCS ' arrives at the buffer circuit.
  • the buffer circuit is an amplifier with a gain factor of 1. It has a high-resistance input for the signal VCS 'of the low-pass filter.
  • the buffer circuit also has a low impedance output to feed the VCS signal to the other gates on the semiconductor chip and the circuit of the voltage controlled oscillator.
  • the VCS signal regulates the performance of the logic gates on the semiconductor chip. In this particular embodiment (see Fig. 10), the signal VCS regulates the current through the current source of the logic gate.
  • the voltage controlled oscillator With increasing signal VCS, the power in the circuit increases, whereas with decreasing signal VCS, the power in the circuit decreases.
  • the voltage controlled oscillator generates a signal RLF, the frequency of which is proportional to the input signal VCS.
  • the circuit of the voltage-controlled oscillator should have the same dependency of the switching speed on the power as the logic gates in the rest of the semiconductor chip. Therefore, when the signal VCS changes the signal delay of the logic gate, the frequency of the voltage controlled oscillator also changes.
  • the output signal RLF is a periodic logic signal.
  • the output signal VR is the logical threshold above which the signal RLF changes.
  • phase locked loop By using this phase locked loop, the voltage controlled oscillator tends to synchronize with the input clock signal. This mode of operation of the phase locked loop tends to fluctuate in the manufacturing process, temperature changes and changes in the voltage supply within the capability of the voltage controlled oscillator . to synchronize with the clock signal, not to be affected.
  • the power on the remaining logic gates on the semiconductor chip was changed so that the gate signal delay is now controlled by the frequency of the input clock signal. It can be seen that the input clock signal now supplied to all semiconductor chips at the system level controls the gate signal delay on each individual semiconductor chip, regardless of the power that the logic gate consumes or the temperature of the semiconductor chip or the process fluctuations occur from lot to lot in the manufacture of the semiconductor chips.
  • the phase comparison circuit also generates signals B, C, U and D, which in conjunction with signals U and D provide an indication of whether the frequency of the signal supplied by the voltage controlled oscillator is equal to the clock frequency.
  • This display is used to determine whether the semiconductor chip has the AC performance that is dictated by the clock.
  • the AC measurement circuit generates three signals - HIGH, LOW and EQUAL.
  • the signal “HIGH” indicates that the Fre frequency of the voltage-controlled oscillator is higher than the clock frequency.
  • the "LOW” signal indicates that the frequency of the voltage controlled oscillator is lower than the clock frequency.
  • the "SAME” signal indicates that the frequency of the voltage controlled oscillator is equal to the clock frequency.
  • phase comparison circuit the low pass filter, the buffer circuit and the level shift circuit do not have to be on the semiconductor chip itself.
  • the important circuitry that must be on the semiconductor chip is the voltage controlled oscillator, which senses the switching speed or gate signal delay that is present on the semiconductor chip.
  • the other four logic circuit blocks can be present on another semiconductor chip outside the semiconductor chip or can also be composed of discrete components.
  • the voltage controlled oscillator must be on the same semiconductor chip as the logic gates to be controlled.
  • Fig. 5 shows a logic block diagram of the phase comparison circuit and the AC measurement circuit.
  • the phase comparison circuit can be a commercially available one.
  • the logic gates are composed of the circuits of FIG. 12.
  • the function of this logic circuit is to compare the phase of the two input signals, the system clock supplied externally to the semiconductor chip and the level-shifted signal of the voltage-controlled oscillator, and to generate a logic signal at the outputs U and D which has the same frequency as the input signals and has a pulse width that is proportional to the phase difference of the two input signals.
  • the logic elements used in the AC measuring circuit are also composed of the circuits according to FIG. 12.
  • the function of this circuit is to determine whether the frequency of the voltage controlled oscillator signal is equal to, greater than or less than that of the clock signal. This is accomplished by using different clock signals within the phase comparison circuit to determine whether the condition of equality or inequality exists.
  • the "LOW” signal is generated by the NOR operation of the U, D and C signals. It can also be seen from FIG. 5 that the "FAST” signal is generated by the NOR operation of the U, D and B signals. As can be seen from Fig. 5, the "EQUAL” signal is generated by NOR linking the HIGH and LOW signals.
  • Fig. 6 shows the circuit diagram of the low-pass filter.
  • the two input signals U and D are added and filtered to remove the carrier frequency.
  • the output signal VCS ' is a direct current signal.
  • the cut-off frequency of the low-pass filter is chosen so that the ripple of the signal VCS 'is minimal and at the same time the stability of the phase-locked loop is maintained.
  • the 11 shows a reference voltage generator.
  • the voltage is generated by the components TA, TB, TC and TD.
  • the component TE is used to supply the reference voltage BREF to the other circuits.
  • the reference voltage of this circuit serves as a logic threshold for the logic gates of Fig. 12 and for the phase comparison circuit of Fig. 5.
  • the reference voltage VREF is also used by the level shift circuit of Fig. 9. This voltage serves as the reference voltage for the logic signals.
  • Fig. 8 shows the circuit of the voltage controlled oscillator. It consists of N logic gates, which are shown individually in FIG. 10 and are connected to one another in a loop arrangement, the output of gate 1 leading to the input of gate 2 and this continuing until gate N, the output of which on the input of gate 1 is returned.
  • This circuit oscillates at a frequency which is dependent on the gate signal delay of the N elements.
  • the actual gate signal delay of each element is controlled by the VCS signal. It can be seen that the VCS signal changes the performance of each gate. Any change in the gate signal delay results in a change in the frequency of the RLF signal. As the VCS signal increases, the frequency of the RLF signal also increases, and as the VCS signal decreases, the frequency of the RLF signal also decreases.
  • the output signal of this circuit passes to RLF Pegelverschiebun g sschal- processing.
  • the VR signal is the logic reference signal of the gates in this loop.
  • Fig. 9 shows the level shift circuit. Their purpose is to change the logic level of the RLF signal so that signals are obtained which are compatible with the clock signal shown in Fig. 4A generated outside the semiconductor chip.
  • the signal RLF changes between the voltage levels above the signal VR and below this signal.
  • the elements TA, TB, TC and TD form a logic gate configuration in which the current through the element TC flows either through the element TA or through the element TB, depending on the input voltage RLF.
  • the signal VREF which is derived from the circuit of FIG. 11, serves two functions. The first function is to generate a reference current for the current source elements TC and TD. This reference current is generated using elements G, TF and E and the elements TC and D supplied to the current source using a current mirror configuration, the connection between TF and TC.
  • the second function of voltage VREF is to clamp the level-shifted output signal of the voltage controlled oscillator using diodes J and H so that the output signal is either above the voltage VREF by the voltage drop across a diode or the voltage drop across a diode below this voltage .
  • the mode of operation of the circuit according to FIG. 9 is controlled by the input signal RLF.
  • the current through element TC flows through element TA.
  • the current through element K flows through element J, which generates a voltage for the level-shifted signal of the voltage-controlled oscillator that is greater than the signal VREF by the voltage drop across the diode.
  • Fig. 12 shows the circuit diagram of an internal gate used in the phase comparison circuit of Fig. 5. The operation of this gate is similar to that of a gate ters, which is carried out in power transfer technology.
  • the reference voltage VREF is generated by the circuit of FIG. 11. The output voltages are clamped levels that are either above or below the signal VREF by the voltage drop across a diode.
  • the circuit of Figure 12 is shown with only two input transistors TA and TB, but other additional transistors can be connected in the same way to form a three or four input logic gate.
  • a voltage at input 1 or at input 2 which is above the input reference voltage VREF, conducts the current through this transistor and pulls the output potential 0 by the voltage drop across a diode below the voltage VREF.
  • the output voltage 0 is higher than the voltage VREF by the voltage drop across a diode. If the voltages at inputs 1 and 2 are both less than the voltage VREF, the current flows through the element TC and pulls the signal at the output 0 of the diode below the value VREF. The output signals in the circuit are clamped by diodes to provide the correct voltages to control the remainder of the phase control circuit shown in FIG. 4.
  • FIG. 10 is the circuit diagram of a typical logic gate used in both the voltage controlled oscillator (FIG. 8) and the logic gates in the rest of the semiconductor chip, as indicated in FIG. 4.
  • the elements TD and E form a current source which is controlled by a signal VCS.
  • the signal VCS therefore directly controls the power within the logic gate and thus its switching speed.
  • the logic gate is shown with two inputs, transistors TA and TB, but additional transistors can be provided for further inputs, which are connected in the same way.
  • the exits ⁇ and 0 are on via diodes the VR signal is clamped so that the output voltages are either above or below the VR signal by the voltage drop across a diode.
  • the input voltages 1 and 2 of the circuit are either above or below the signal VR, so that when either the input signal 1 or the input signal 2 is above the voltage VR, the current flows through the element TD through the conductive transistor.
  • the output voltage 0 is then around the voltage drop across a diode below the voltage VR. If neither the input voltage 1 nor the input voltage 2 are above the voltage VR, then the output voltage 0 is one diode voltage drop above the voltage VR.
  • both input signals 1 and 2 are below voltage VR, the current through element TD flows through element TC so that signal 0 is below the voltage VR by one diode voltage drop.
  • both inputs 1 and 2 have the high potential, then the output voltage ⁇ is lower than the voltage VR by a diode voltage drop.
  • the VR signal is applied to all of the logic gates on the semiconductor chip controlled by the signal delay regulator, including those logic gates of the voltage controlled oscillator of Fig. 8, so that all of these logic gates use the same threshold voltage.
  • the circuit of Fig. 7 is a buffer circuit. It represents a high input impedance for the signal VCS 'and a low output impedance for the signal VCS, so that this signal can be routed to all logic gates over the entire semiconductor chip, as shown in FIG. 4.
  • the circuit is a differential amplifier, which has a gain factor of 1.
  • the elements TA, TB and D form the differential input stage of the circuit.
  • the input signal VCS ' is compared to the signal at node 1 using elements TA, TB and D chen.
  • the elements TE, TF, G, TH, J and K provide the necessary signal conditions so that the signal at node 1 is identical to the input signal VCS '.
  • the TM and N elements provide additional output buffering and voltage shifting to provide a VCS signal which is applied to the logic gates and the voltage controlled oscillator as shown in FIG.
  • FIG. 4A shows a series of waveforms and potential levels which are to be considered in connection with the explanation of the mode of operation of the controller for the signal delay according to FIG. 4.
  • 4 are the waveform W1 (clock) and the waveform W2 (level-shifted signal of the voltage-controlled oscillator).
  • each of these waveforms has a part of each pulse period in which the voltage waveform is larger than the voltage VREF and a part in which the level is lower than the voltage VREF.
  • 4A also shows that the curves W1 and W2 have the same periodicity or pulse repetition frequency.
  • the waveform W1 of the clock pulses in phase leads the level-shifted waveform W2 of the voltage-controlled oscillator.
  • the output signal U of the phase comparison circuit is a level which is constant over time and is denoted by L1 in FIG. 4A. Note that the size of L1 is larger than that of VREF. 4A that the output signal D is the curve shape W3.
  • the curve shape W3 is a periodic pulse train that has a pulse repetition frequency that is equal to that of the curve shape W1. It can also be seen that the duration of the pulses in the curve W3 is the same or directly proportional to the phase difference between the curves W1 and W1. As can be seen from Fig. 4A, the signal VCS 'is on constant DC voltage level L2 over time.
  • the magnitude L2 of the signal VCS ' is a function of the average potential of the signals U (L1) and D (curve shape W3) and the pulse duration of the curve shape W3.
  • the signal VCS has a size L3 which is below the size L2 of the signal VCS 'by the base emitter voltage of a transistor. From Fig. 4A it also appears that the size L2 of the signal VCS 'by an increase, for. B. ⁇ , above the magnitude of the voltage VREF, and that the signal VCS, whose level has been shifted by a DC voltage of 0.8 to 1 volt, is also by the increase A above the voltage VREF - 0.8 volts.
  • the curve W4 represents a periodic pulse train that corresponds to the signal RLF of FIGS. 4 and 8 corresponds.
  • the magnitude of the voltage VR is also shown.
  • the curve shape W2 level-shifted signal of the voltage-controlled oscillator
  • the curve shape W4 correspond to one another in terms of the periodicity and the pulse duration.
  • the waveform W4 (RLF) with the P e-gelverschiebungsscrien (FIG. 9) moved and becomes the level-shifted signal of the voltage controlled oscillator, which is the output signal of the level shift circuit of FIG. 4.
  • the figures 4B, -4C and 4D show a "series of waveforms and potential levels to be considered in conjunction with the explanation of the operation of the phase comparison circuit and the AC measurement circuit of Fig. 5. These three figures (4B, 4C and 4D) show the Curves and potential levels for the conditions that the frequency of the voltage controlled oscillator is lower, higher or equal to the clock frequency.
  • Fig. 4B shows a series of waveforms and potential levels, which in connection with the explanation of the effect 5, the phase comparison circuit and the AC measuring circuit according to FIG. 5 are to be considered for the example that the frequency of the voltage-controlled oscillator is lower than the clock frequency.
  • 5 are the waveforms W5 (clock) and W6 (level-shifted signal of the voltage-controlled oscillator).
  • the curve W5 has a smaller periodicity than the curve W6, therefore the curve W6 has a lower frequency than the curve W5.
  • the signal U is the curve shape W7.
  • the curve W7 is a periodic pulse train that was generated from the curves W5 and W6.
  • the transition of the curve W7 from a level below the voltage VREF to an above level corresponds to the transition of the curve W5 from a level below the voltage VREF to an above level.
  • the transition of the curve W7 from a level above the voltage VREF to an underlying level corresponds to the transition of the curve W6 from a level below the voltage VREF to an above level.
  • the signal B is the curve W8 and the signal C is the curve W9.
  • the curves W8 and W9 are generated from the curves W5 and W6.
  • the curves W8 and W9 have periodicities and pulse durations which depend on the logical levels of the curves W5 and W6 and on their level changes. From Fig. 4B it can be seen that the signal D is a DC level which is denoted by L4. 4B that the HIGH signal is a DC level,
  • the signal LOW is represented by the curve W10 and the signal EQUAL by the curve W11.
  • the level L5 corresponding to the HIGH signal is the result of the NOR operation of the waveforms W7 and W8 and the level L4.
  • the curve W10 corresponding to the LOW signal is the result of the NOR operation of the curve W9, the inversion of the curve W7 and the inversion of the level L4.
  • the curve W11 which corresponds to the signal EQUAL, is the result of the NOR operation of the curve profiles W10 and the level L5.
  • Fig. 4C shows a series of waveforms and potential levels, which are to be considered in connection with the explanation of the operation of the phase comparison circuit and the AC measuring circuit according to Fig. 5 for the example in which the frequency of the voltage-controlled oscillator is higher than the clock frequency. 5 are the waveforms W12 (clock) and W13 (level-shifted signal of the voltage-controlled oscillator).
  • the waveform W12 has a longer periodicity than the curve W13, hence the curve has W13 a higher frequency 12 as the curve from Fig. 4 C can be seen that the signal D of the curve W16 is.
  • This curve shape is a periodic pulse train that results from the curve shapes W12 and W13 is generated.
  • the transition of curve shape 16 from a level below voltage VREF to a higher level corresponds to the transition of curve shape W12 from a level below voltage VREF to a higher level.
  • a transition in the curve W16 from a level above the voltage VREF to a level below this voltage corresponds to the transition of the curve profile W13 from a level below the voltage VREF to a level above this voltage.
  • signal B is curve shape W14
  • signal C is curve shape W15.
  • the curves W14 and W15 are generated from the curves W12 and W13.
  • the curves W14 and W15 have periodicities and pulse durations which depend on the logical levels of the curves W12 and W13 and on the changes in these levels. It can be seen from FIG.
  • the signal U is a DC level, which is denoted by L6. It can be seen from Fig. 4C that the HIGH signal is a curve represented by W17. It can also be seen from this figure that the LOW signal is represented by the level L7 and the EQUAL signal is represented by the curve shape W18.
  • the curve W17 which corresponds to the signal HIGH, is the result of a NOR operation of the curves W16 and W14 and the level L6.
  • the level L7 which corresponds to the signal LOW, is the result of a NOR operation of the curve shape W15, the inverted curve shape W16 and the inverted level L6.
  • the curve shape W18 which corresponds to the signal SAME, is the result of the NOR operation of the curve shape W17 and the level L7.
  • Fig. 4D shows a series of waveforms and potential levels, which are to be considered in connection with the explanation of the operation of the phase comparison circuit and the AC measuring circuit according to Fig. 5 in the event that the frequency of the voltage controlled oscillator is equal to the clock frequency.
  • the input signals for the phase comparison circuit according to FIG. 5 are the curve profile W19 (clock) and the curve profile 20 (level-shifted signal of the voltage-controlled oscillator).
  • the curve W19 has the same periodicity as the curve W20, therefore the curve W20 has the same frequency as the curve w19.
  • FIG. 4D shows that the signal U is the curve shape W21 that was generated from the curve shapes W19 and W20.
  • a transition from a level below the voltage VREF to an overlying level corresponds to a transition of the curve shape W19 from a level below the voltage VREF to an overlying level.
  • the transition from a level above the voltage VREF to an underlying level corresponds to the transition of the curve profile W20 from a level below the voltage VREF to an overlying level.
  • signal B is curve shape W22
  • signal C is curve shape W23. The curves W22 and W23 are generated from the curves W19 and W20.
  • the curves W22 and W23 have periodicities and pulse durations which depend on the logical levels of the curves W19 and W20 and their changes. From Fig. 4D it can be seen that the signal is an equal current level, which is designated L8. It can also be seen from FIG. 4D that the HIGH signal is a DC current level which is denoted by L9. It can also be seen that the LOW signal is represented by level L10 and the EQUAL signal is represented by level L11. As can be seen from the earlier explanation of the AC measuring circuit, the level L9, which corresponds to the signal HIGH, is the result of a NOR operation of the curves W21 and W22 and the level L8.
  • the level L10 which corresponds to the signal LOW, is the result of the NOR combination of the curve shape W23, the inversion of the curve shape W21 and the inversion of the level L8.
  • the level L11 which corresponds to the signal SAME, is the result of a NOR operation of the levels L10 and L9.
  • the signal VCS (L3) is the output of the buffer circuit of the regulator for the signal delay shown in FIG.
  • This output signal VCS is used according to the invention to determine the point on the curve which represents the gate signal delay as a function of the power at which the logic circuits operate. This variable is therefore decisive for the constant switching speed or gate signal delay of the logic circuits which receive the signal VCS.
  • Fig. 13 shows the circuit of the voltage controlled oscillator used, which is constructed in transistor-transistor logic.
  • the input signal VCS to the circuit controls the power in each logic gate (Fig. 14).
  • VCS voltage controlled oscillator
  • changing the power in the logic gates of the voltage controlled oscillator results in a frequency change in the signal RLF.
  • Implementation by transistor-transistor logic in this preferred embodiment can make the level shift circuit (Fig. 9) unnecessary for changing the voltage levels of the RLF signal. If a level shift circuit is not required, as can be easily determined by a person skilled in the art, the signal RLF replaces the level shifted signal of the voltage controlled oscillator as an input signal for the 0 phase comparison circuit (FIG. 5).
  • the VR signal and the level-shifted signal of the voltage controlled oscillator would be removed from the circuit since they are no longer required.
  • the new level shift circuit may not require the VR signal to produce a level shifted signal from the voltage controlled oscillator that is compatible with the comparison circuit.
  • the use of transistor-transistor logic or any other logic in the comparison circuit may require additional circuits in order for the signals U and D (Fig. 4) to be signals with the correct source impedances and / or voltage / current levels and / or temperature responses appear and corrections can be made to the power supply so that the control circuit (FIG. 4) works correctly for the signal delay.
  • Fig.14 is an example of a gate in transistor-transistor logic that follows in the voltage controlled oscillator Fig. 13 can be used. Other known configurations of transistor-transistor logic can also be used.
  • the signal VCS generated by the buffer circuit or the power amplifier (FIG. 7) passes to all logic gates of the voltage-controlled oscillator (FIG. 13) and to the logic gates in the remaining part of the semiconductor chip, which is not shown, which the 0 comparison circuit (FIG. 5) may or may not contain.
  • the control signal VCS changes the power in the logic gate (Fig. 14). As the VCS signal increases, the power supplied to the logic gate increases, resulting in a decrease in the gate signal delay.
  • FIG. 15 shows the voltage-controlled oscillator used in the configuration of the integrated injection logic (I 2 L ).
  • the input signal for the circuit controls the power in each logic gate.
  • changing the power in the logic gates of the voltage controlled oscillator results in changing the frequency of the RLF signal.
  • the level shift circuit is required or not, the level shifted signal of the voltage controlled oscillator and / or the signal VR may or may not be required, and additional circuitry for proper operation of the signal delay controller (Fig. 4) may or may not be necessary.
  • FIGs. 16 and 17 show two examples of controlling the power of a 1 2 L gate.
  • Figure 16 shows that the current through element TA is controlled by a variable voltage VCS.
  • the voltage VCC has a fixed value, so that when the voltage of the signal VCS decreases, the power supplied to the logic gate increases, and thereby the signal delay of the logic gate decreases. As the voltage of the VCS signal increases, the power supplied to the logic gate decreases, which in turn increases the signal delay of the logic gate.
  • the signals U and D generated by the comparison circuit (FIG. 5) must be logically inverted (U and D) .
  • Fig. 17 shows an I 2 L gate that is controlled by a voltage change across element B.
  • the base of element TA is connected to ground so that when signal VCS changes, the current through element TA changes.
  • the voltage VCS signal increases, the power in the logic gate increases and its signal delay decreases.
  • the voltage of the VCS signal decreases, the power supplied to the logic gate also decreases, and with it the signal delay.
  • the voltage VCS is not distributed to the voltage controlled oscillator and the remaining logic gates on the semiconductor chip. Instead, the signal VCS '' is distributed to the voltage controlled oscillator and the remaining logic gates on the semiconductor chip.
  • Fig. 18 shows the circuit of a voltage controlled oscillator that can be used in an embodiment with field effect transistors.
  • the input signal VCS controls the power supplied to each logic gate (Fig. 19) leads.
  • a change in the power supplied to the gates of the voltage controlled oscillator results in a change in the frequency of the signal RLF.
  • Increasing the power supplied to the logic gate decreases the signal delay and decreasing the power supplied to the logic gate increases its signal delay.
  • the device by which the power can be varied is brought about by a feedback loop which essentially contains the signal of an oscillator (which is composed of the gates to be controlled), a reference signal (clock), a device for comparing the reference and oscillator signals that generate an error signal and a device for converting the error signal into the appropriate control signal.
  • a feedback loop which essentially contains the signal of an oscillator (which is composed of the gates to be controlled), a reference signal (clock), a device for comparing the reference and oscillator signals that generate an error signal and a device for converting the error signal into the appropriate control signal.
  • the oscillator can be constructed in any way from a number of ways known to those skilled in the art. The use of a voltage controlled oscillator has been described for explanation. A clock signal was selected as the reference signal.
  • the comparison circuit which functions as a frequency / voltage converter or a frequency; current converter, can be any device known to those skilled in the art, such as a pulse width modulator, D flip-flops, digital-to-analog converter or phase locked loops.
  • a phase comparison circuit operating as a phase locked loop has been described in particularly great detail.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

Bei dieser Schaltung, die als Regelschaltung auf jedem Halbleiterchip vorgesehen ist und eine Phasenvergleichsschaltung enthält, in der die Frequenz eines den Sollwert der Signalverzögerung charakterisierenden, extern zugeführten Impulszuges mit der Frequenz eines auf dem Halbleiterchips befindlichen steuerbaren Oszillators verglichen wird, ist eine Zusatzschaltung vorgesehen. Sie ist an die Phasenvergleichsschaltung angeschlossen und besitzt drei Ausgänge, um anzuzeigen, ob die Frequenz des steuerbaren Oszillators kleiner, gleich oder größer als die des extern zugeführten lmpulszuges ist. Die Zusatzschaltung ist aus drei Verknüpfungsgliedern aufgebaut. Die Ausgänge der beiden Verknüpfungsglieder, die anzeigen, daß die Frequenz des steuerbaren Oszillators höher bzw. niedriger ist als die des extern zugeführten Impulszuges, sind an das dritte Verknüpfungsglied, das Frequenzgleichheit anzeigt, angeschlossen. Die Verknüpfungsglieder sind als NOR-Glieder realisiert.

Description

  • Die Erfindung betrifft eine Schaltung zum .Angleichen der Signalverzögerungszeiten von miteinander verbundenen Halbleiterchips bezüglich eines Sollwertes, der durch die Frequenz eines extern zugeführten Impulszuges charakterisiert wird und mittels einer auf jedem Halbleiterchip vorgesehenen Regelschaltung durch Ändern der dem Halbleiterchip zugeführten elektrischen Leistung erreicht wird. Dazu enthält die Regelschaltung einen steuerbaren Oszillator und eine Phasenvergleichsschaltung, in der die Frequenz des steuerbaren Oszillators mit der des ersten zugeführten Impulszuges verglichen und bei Abweichung bis zur Synchronisation nachgeregelt wird.
  • Das gegenwärtige Verfahren des Schaltkreisentwurfs besteht darin, logische Schaltungen und regelmäßige Anordnungen aus ihnen zu entwerfen, die bei einem bestimmten Leistungspegel arbeiten. Es gibt zahlreiche Lehren im Stand der Technik, um einen bestimmten Leistungspegel oder einen bestimmten Strompegel innerhalb eines logischen Gatters aufrechtzuerhalten. Insbesondere sind in der Technologie der Stromübernahmeschalter Zusatzschaltungen auf einem Halbleiterchip vorgesehen, um die Änderung im Strompegel innerhalb des logischen Gatters zu minimieren, während die Temperatur, die Versorgungsspannungen und auch die Einflüsse des Herstellungsprozesses von Los zu Los variieren. Fig. 1 zeigt eine typische Kurve der Signalverzögerung in Abhängigkeit von der Verlustleistung mit einem Pfeil, der die gegenwärtige Entwurfspraxis zeigt - Wählen eines Verlustleistungspegels, Aufrechterhalten dieses Verlustleistungspegels und Annehmen der daraus resultierenden Signalverzögerung. Beim Entwurf wird versucht, die Änderungen im betrieblichen Verhalten unter einer Reihe von Bedingungen zu minimieren. Die Kurve der Signalverzögerung eines Gatters als Funktion der Leistung in Fig. 1 kann in jeder Richtung sich bewegen und sogar ihre Neigung ändern. Gleichzeitig weist die Regelschaltung für die Verlustleistung ihre eigenen Störungen . auf. Diese resultieren in einer weiten Streuung der Schalt-FI 980 030 geschwindigkeiten der logischen Gatter.
  • Fig. 2 zeigt eine Kurve der Gatter-Signalverzögerung als Funktion der Verlustleistung und dient dazu, das bevorzugte Entwurfsverfahren gemäß der Erfindung zu illustrieren. Die Schaltgeschwindigkeit oder Signalverzögerung des logischen Gatters wird gewählt und die Verlustleistung innerhalb der Schaltung wird so eingestellt, daß diese Schaltgeschwindigkeit erreicht wird. Dies wird zustandegebracht durch Entwerfen von auf dem Halbleiterchip befindlichen Schaltungen, die empfindlich sind für die bei Ausgleichsvorgängen geltenden Leistungskennwerte der auf dem Chip befindlichen logischen Schaltungen oder Matrixanordnungen. Diese spezielle Schaltung (Regler für die Signalverzögerung) erzeugt ein Signal, das das Verhalten des Halbleiterchips anzeigt (Schaltgeschwindigkeit als Funktion der Leistung), das verglichen wird mit einem für das ganze System verwendeten periodischen Bezugs- oder Taktsignal. Der Vergleich erzeugt ein Signal, das die den logischen und/oder Matrixschaltungen auf dem Halbleiterchip zugeführte elektrische Leistung regelt und damit das Betriebsverhalten. (Nämlich den Punkt auf der Kurve, die die Gatter-Signalverzögerung als Funktion der Leistung angibt, der einer festgesetzten Gatter-Signalverzögerung entspricht). Durch Zuführen des Bezugssignals zu allen Halbleiterchips in dem System weisen alle diese Chips das gleiche relative Betriebsverhalten auf, d. h. die gleiche Gatter-Signalverzögerung oder Schaltgeschwindigkeit. Da ein kontinuierlicher Vergleich zwischen dem Bezugssignal und dem auf dem Halbleiterchip erzeugten Signal vorgenommen wird, werden viele Variable, die das betriebliche Verhalten beeinflussen, wie z. B. die Stromversorgung, Temperaturänderungen, Schwankungen bei der Fertigung der einzelnen Chips usw. minimiert oder eliminiert.
  • Aus dem US-Patent Re 29 619 ist ein Digital-Analog-Umsetzer bekannt, dessen Ausgangsschaltung einen Satz von Schalttransistoren aufweist, die als Stromgeneratoren angeordnet sind. Die Ströme durch die Schalttransistoren werden konstant gehalten mittels einer Schaltung, die die Versorgungsspannung entsprechend einstellt und einen gesonderten Bezugstransistor enthält, der mit einem der Schalttransistoren übereinstimmt und an die gleichen Spannungsversorgungsleitυngen angeschlossen ist wie die Schalttransistoren. Die Regelschaltung für die Versorgungsspannung enthält einen Operationsverstärker, der den Kollektorstrom des Bezugstransistors abfühlt und die Versorgungsspannung so einstellt, daß der Kollektorstrom konstant bleibt. Dieses automatische Einstellen der Versorgungsspannung hält auch den Strom durch die Schalttransistoren konstant.
  • In dem US-Patent 3 602 799 ist eine hochstabile und schnell schaltende, einen Gleichstrom liefernde Stromquelle offenbart zur Erzeugung einer genauen Bezugsspannung für die Verwendung in anderen Geräten wie beispielsweise in sehr schnell arbeitenden Analog-Digital-Umsetzern. Ein kontinuierlicher, konstanter Laststrom wird selektiv zwischen zwei Stromwegen umgeschaltet, von denen der eine eine Ausgangslast enthält, an der die genannte Bezugsspannung erzeugt wird. Eine digital gesteuerte, sehr schnell arbeitende Treiberschaltung mit einer Differenzverstärkerkonfiguration steuert das Fließen des konstanten Stromes wahlweise durch eine von zwei Schottky-Dioden. Die Dioden dienen als elektronische Schalter der Konstant-Stromquelle, welche einen Operationsverstärker enthält, der in einer Rückkopplungsschleife angeordnet ist, die eine Darlington-Transistorkonfiguration enthält und gesteuert wird durch eine von außen zugeführte Eingangsbezugsspannung und ein Fehlersignal, das durch das Fließen des Laststromes über einem temperaturkompensierten Widerstand erzeugt wird.
  • Im US-Patent 3 743 850 ist eine integrierte Stromversorgungsschaltung beschrieben, bei der Gleichströme zur Arbeitspunkteinstellung für eine monolithisch integrierte Schaltung von einer geregelten Bezugsstromquelle erhalten werden, die Strom durch erste und zweite in Reihe geschaltete Dioden liefert, um Punkte mit Bezugspotential herzustellen. Einige der Transistoren der Stromquelle, die mit dieser geregelten Stromquelle verbunden sind, sind mit ihren Basis-Emitterstrecken an die erste Diode angeschlossen, und der Emitterstrom dieser Transistoren der Stromquelle wird gesammelt und dem Strom der geregelten Spannungsquelle hinzugefügt und durchfließt die zweite Diode. Diese zweite Diode, durch die ein größerer geregelter Strom fließt, wird benutzt, um als Referenz für weitere Stromquellen-Transistoren mit wesentlich größeren Strömen zu dienen, ohne daß es nötig ist, ein hohes Flächenverhältnis für die Emitterflächen dieser Stromquellen-Transitoren festzulegen.
  • Aus dem US-Patent 3 754 181 ist eine monolithisch integrierbare Konstantstromquelle für Transistoren bekannt, die als stromstabilisierende Elemente miteinander verbunden sind. Um die Empfindlichkeit für Schwankungen der Versorgungsspannung bei einer monolithisch integrierten Konstant- stromquelle mit einer Reihe von Transistoren zu verringern, ist der Steuertransistor durch einen Verstärker ersetzt. Nur ein Bruchteil der Summe der Basisströme der Stromquellen-Transistoren wird dem Eingang des Verstärkers zugeführt. Auch die Anzahl der Stromquellen-Transistoren ist nicht durch den Stromverstärkungsfaktor begrenzt, wie das der Fall ist, wenn ein Steuertransistor benutzt wird.
  • Eine Stromübernahme-Schaltung ist in dem US-Patent 3 758 791 beschrieben. Sie besteht aus einem Transistorpaar, bei dem der eine Transistor als Bezugselement und der andere als Eingangselement dient. Die Schaltung enthält ferner zwei Serienschaltungen aus einem Widerstandselement und einer Diode, die jeweils zwischen den betreffenden Kollektoren der beiden Transistoren angeschlossen sind, wobei die Polarität der Dioden entgegengesetzt zueinander ist, so daß die Emitterströme der Transistoren automatisch geregelt werden, um einen vorgegebenen Wert einzuhalten, wodurch die Gleichstrompegel der Ausgangsspannungen der Stromübernahme-schaltung konstant gehalten werden gegenüber temperaturbedingten Schwankungen der Transistorparameter.
  • Aus dem US-Patent 3 778 646 ist eine Halbleiter-Logikschaltung bekannt, die im Strombetrieb arbeitet und zumindest einen Transistor mit geerdetem Emitter enthält, über den eine Betriebsspannungsquelle mit der logischen Schaltung verbunden ist. Der Ausgang der logischen Schaltung wird über eine Rückkopplungsschaltung auf den Transistor mit geerdetem Emitter rückgekoppelt. Als Ergebnis kann die Schwankung am Ausgang der logischen Schaltung auf einem Minimum gehalten werden, auch wenn die Belastung der logischen Schaltung verändert wird.
  • Im US-Patent 3 794 861 ist die Schaltung eines Bezugsspannungsgenerators offenbart, der besonders geeignet ist für Konstantstromschaltungen, die eine geringe Temperatur- und eine geringe Spannungsempfindlichkeit aufweisen. Die Schaltung besteht aus einer Teilschaltung für die Bezugsspannung, die eine geringe Spannungsempfindlichkeit und eine verhältnismäßig hohe Temperaturempfindlichkeit aufweist und einer zusätzlichen Rückkopplungsschaltung zur Rückführung einer kompensierenden Temperaturempfindlichkeit, um eine geringe Gesamtempfindlichkeit zu erhalten. Die Temperaturempfindlichkeit des Bezugsspannungsgenerators beruht überwiegend auf der Temperaturempfindlichkeit des Spannungsabfalles an einer Basis-Emitterdiode, der selektiv gesteuert oder im wesentlichen durch geeignete Auswahl von Widerständen im Rückkopplungskreis aufgehoben werden kann, so daß eine temperaturempfindliche Komponente rückgekoppelt wird. Das Rückkopplungssignal ist abhängig von der Differenz der Spannungsabfälle in den Basis-Emitterdioden zweier Transistoren, die verschieden große Ströme leiten und wird in ähnlicher Weise verstärkt, um tatsächlich das Aufheben der Empfindlichkeit des Bezugsspannungsgenerators zu erlauben.
  • Aus dem US-Patent 3 803 471 ist eine Steuerschaltung zur Impulsbreitenmodulation bekannt, die einen Leistungsschalter aufweist, der keine externe Vorrichtung zum Stromausgleich benötigt. Die Schaltung besitzt eine Reihe parallel geschalteter Leistungstransistoren, deren Übertragungsverhältnis für den Strom in Vorwärtsrichtung abrupt abnimmt bei Anwachsen des Kollektorstromes und deren Basisspannung von einem einen konstanten Strom abgebenden Schaltregler geliefert wird, der eine Reihe von parallel geschalteten .Klemm-Transistoren aufweist, die parallel zu den Ausgangsklemmen des Reglers geschaltet sind und durch Impulse variabler Breite eingeschaltet werden, um Strom von den Leistungstransistoren abzuleiten und dadurch den Leistungsschalter aus- und einzuschalten. Der Ausgang des Reglers ist mit der Basis jedes Leistungstransistors über eine Diode gekoppelt, deren Spannungsabfall in Vorwärtsrichtung das Teilen des Basisstromes unterstützt und einen mehrfachen Transistorausfall verhindert.
  • In dem US-Patent 3 808 468 ist ein Feldeffekt-Bootstrap-Verstärker beschrieben, dessen Gate durch Vorladung eine verhältnismäßig hohe Gatespannung und eine verhältnismäßig niedrige Drainspannung aufweist, die von einer gemeinsamen Versorgungsquelle geliefert wird. Die Gatespannung wird von periodischen Impulsen abgeleitet, die von einem auf dem Halbleiterchip befindlichen freilaufenden FET-Multivibrator und einer Spannungs-Vervielfacherschaltung erzeugt werden, die von der genannten Versorgungsquelle gespeist werden. Die Impulsbreite der periodischen Impulse ändert sich als inverse Funktion der Steilheit der auf dem Halbleiterchip befindlichen Feldeffekttransistoren und als eine direkte Funktion von deren Schwellwertspannung. Die Impulsbreite steuert die Ladezeit eines Zusatzkondensators in der Spannungs-Vervielfacherschaltung, wodurch die Amplitude der Zusatzspannung eine direkte Funktion der Impulsbreite ist. Die Zusatzspannung wird dem Gate des FET-Bootstrap-Verstärkers zugeführt.
  • Aus dem US-Patent 3 978 473 ist ein Digital-Analog-Umsetzer bekannt, der einen als integrierte Schaltung ausgeführten Schaltmodul mit vier Schalttransistoren und zugehöriger Steuerschaltung enthält. Die Emitter flächen der Schalttransistoren sind binär gewichtet, um für gleiche Stromdichten zu sorgen. Ein fünfter Transistor dient als Referenztransistor zum Einstellen der Versorgungsspannung, was notwendig ist, um einen konstanten Strom durch die Schalttransistoren aufrechtzuerhalten. Um einen Digital-Analog-Umsetzer zu konstruieren, der eine hohe Bitauflösung besitzt, kann eine Reihe solcher "Vierer"-Schaltmodule kombiniert werden, z. B. in einer Baugruppe aus Schaltkarten, die einen Modul mit Dünnfilmwiderständen einschließt, der binär gewichtete Widerstände auf einem Glassubstrat aufweist, um die Strompegel für die Schalttransistoren einzustellen.
  • Im US-Patent 4 004 164 ist eine Stromquelle offenbart für die Verwendung auf einem Halbleiterchip mit Feldeffekttransistoren, um die Änderungen der Spannungsquelle für die Substratspannung zu kompensieren. Wenn sich Analogschaltungen allein oder kombiniert mit digitalen Logikschaltungen auf einem Halbleiterchip befinden, sind sie normalerweise empfindlich für Störungen in der Vorspannung, die dem Substrat des Halbleiterchips zugeführt wird. Das Erzielen einer gleichmäßigen Ausgangsleistung einer Analogschaltung aufgrund einer Änderung der Eingangsspannung hat bisher die Verwendung von Präzisionsspannungsauellen außerhalb des Halbleiterchips erfordert. Solche teuren Präzisionsspannungsquellen können eliminiert werden, und es können normale variable Spannungsversorgungen (+ 15%) verwendet werden durch Vorsehen einer auf dem Chip befindlichen Kompensationsstromquelle, die eine Einheit mit anderen Schaltungen bildet, um stabile Bezugsspannungspegel auf dem Halbleiterchip zur Verwendung durch die Analogschaltungen zu liefern.
  • Die Kompensationsschaltung enthält zwei Feldeffekttransistoren vom Verarmungstyp, die in Reihe geschaltet sind zwischen einer Spannungsquelle mit höherer Spannung und der Substratspannung, wobei der Feldeffekttransistor, der an die höhere Spannung angeschlossen ist, mit seinem Gate mit dem gemeinsamen Knoten der beiden Transistoren verbunden ist und sich in Sättigung befindet, während das Gate des an die niedrigere Spannung angeschlossenen Feldeffekttransistors an das Massepotential angeschlossen ist und dieser Transistor im linearen Bereich der Kennlinie arbeitet. Das Gate eines Feldeffekttransistors vom Anreicherungstyp ist mit dem gemeinsamen Knoten der beiden Feldeffekttransistoren vom Verarmungstyp verbunden und seine Source-Elektrode mit dem negativen Pol der Substratspannungsquelle. Durch eine geeignete Auswahl der Parameter fließt durch diese Schaltung ein Strom, der sich umgekehrt zu den Änderungen der Substratvorspannung ändert, um eine kompensierte Stromquelle für die anderen Analogschaltungen zu ergeben. Als Beispiele sind Schaltungen für eine stabilisierte Bezugsspannungsquelle, eine Stromsteuerschaltung für einen Differenzverstärker und eine kombinierte Schaltung gezeigt. In dem US-Patent 4 029 974 ist ein Digital-Analog-Umsetzer offenbart, der aus einer Reihe von Stromquellen-Transistoren gebildet wird, die so angeordnet sind, daß sie verschiedene Strompegel führen, entsprechend einem vorgegebenen Gewichtsmuster, d. h. einem binären Gewichtsmuster. In dem Umsetzer führen eine Reihe von Stromquellen-Transistoren gleicher Größe die verschiedenen Strompegel und arbeiten daher bei verschiedenen Stromdichten mit verschiedenen Basis-Emitterspannungen, abhängig von der Temperaturdrift. Stabile Emitterspannungen, die für genaue Pegel des gewichteten Stromes sorgen, werden erzeugt durch Widerstände zwischen den Basen aufeinanderfolgender Stromquellen-Transistoren und einer Stromquelle, um an den Widerständen zwischen den Basen eine Spannung zu erzeugen, die sich linear mit der absoluten Temperatur ändert, entsprechend der Differenz zwischen den Basis-Emitterspannungen aufeinanderfolgender Stromquellen-Transistoren.
  • Die Schaltung zur Erzeugung eines sich linear mit der absoluten Temperatur ändernden Stromes wird gebildet aus ersten und zweiten Transistoren, die gezwungen werden, den gleichen Strom bei verschiedenen Stromdichten zu führen, um verschiedene Basis-Emitterspannungen zu erzeugen und durch Mittel wie einen Emitterwiderstand, der auf die Differenz der Basis-Emitterspannungen anspricht, um einen Strom zu erzeugen, der Differenz der Basis-Emitterspannungen entspricht und sich linear mit der Temperatur ändert;
  • Aus dem US-Patent 4 100 431 ist eine Schnittstellenschaltung bekannt zur Verbindung eines Teils einer integrierten Schaltung, der als integrierte Injektionslogik (I 2 L) ausgeführt ist, mit einem linearen Teil der integrierten Schaltung. Die Schaltung überträgt sowohl logische Information als auch 1 2 L-Bezugsstrompegel von der I2L-Schaltung zu der linearen Schaltung bei relativ hohen Spannungspegeln, die in der linearen Schaltung vorhanden sind. Ein Ausführungsbeispiel verwendet eine Kaskode-Anordnung mit einem Transistor, zwei Dioden und einem Widerstand. Ein anderes Ausführungsbeispiel nutzt die sich gleichenden Eigenschaften eines Transistorpaares aus, das in Vorwärts- und im Umkehrbetrieb arbeitet, um die Funktion mit nur einem Transistor auszuführen.
  • Im US-Patent 4 145 621 ist eine Logikschaltung aus Transistoren offenbart, die eine Konstantstromquelle in der Form einer Stromspiegelschaltung enthält, die mit einer Kombination eines logischen Gatters aus Schalttransistoren verbunden ist, wobei die Anordnung derart ist, daß die Schalttransistoren nicht sättigen.
  • In dem US-Patent 4 160 934 wird der Strom durch eine Halbleiter-Leuchtdiode, der von einem Feldeffekttransistorschalter mit isoliertem Gate geliefert wird, durch eine Stromsteuerschaltung stabilisiert, die ein als Vergleicher dienendes Rückkopplungsnetzwerk enthält, das die Spannung an dem Knoten zwischen dem genannten Schalter und der Serienverbindung eines Ballastwiderstandes und der Leuchtdiode stabilisiert.
  • Aus dem US-Patent 4 172 992 ist es bekannt, ein Transistorpaar mit verschiedenen Stromdichten zu betreiben, um ein diffentielles Basis-Emitterpotential zu erzeugen. Dieses Potential dient als Referenz in einer gegengekoppelten Stabilisierungsschaltung, die einen Strom abgibt, der durch das Potential geregelt wird. Die Schaltung kann auch Ströme regeln, die in einer Reihe von zusätzlichen Stromquellen und Senken, die damit verbunden sind, fließen.
  • In dem US-Patent 3 736 477 ist die grundlegende I2L-Struktur und Schaltung offenbart.
  • Bezüglich des Standes der Technik wird noch auf folgende weiteren Veröffentlichungen aus dem IBM Technical Disclosure Bulletin verwiesen:
    • (1) "Current Source Generator" von G. Keller et al., Vol. 12, No. 11, April 1970, Seite 2031;
    • (2) "Precision Integrated Current Source" von A. Cabiedes et al., Vol. 13, No. 6, November 1970, Seite 1699;
    • (3) "Voltage Reference Buffer" von J.A. Dorler et al., Vol. 14, No. 7, Dezember 1971, Seite 2095;
    • (4) "Adjustable Underfrequency-Overfrequency Limiting Circuit" von W. B. Nunnery, Vol. 15, No. 6, November 1972, Seiten 1927-9;
    • (5) "Reference Voltage Generator and OFF-Chip Driver For Current Switch Circuit" von A. Brunin, Vol. 21, No. 1, Juni 1978, Seiten 219-20; und
    • (6) "Gated Current Source" von J. W. Spencer Jr., Vol. 21, No. 7, Dezember 1978, Seiten 2719-20.
    Ferner wird bezüglich des Standes der Technik noch auf die
  • folgenden Veröffentlichungen Bezug genommen:
    • (1) "Integrated Injection Logic Shaping Up As Strong Bipolar Challenge to MOS", Electronic Design 15. März 1974, Seiten 28 und 30 und
    • (2) "I 2 L Puts It All Together For 10-bit A-D Converter Chip" von Paul Brokaw, Electronics, 13.April 1978, S. 99-105.
    • (3) "Delay Regulation A Performance Concept", von E. Berndlmaier, J.A. Dorler, J.M. Mosley u. S.D. Weitzel, Proceedings of the IEE International Conference on Circuits and Computers, ICCC80, Vol. 2, herausgegeben v. N.B. Guy Rabbat, Okt. 1980.
  • Die Erfindung, wie sie in den Ansprüchen gekennzeichnet ist, löst die Aufgabe, eine Schaltung der eingangs ge-nannten Art so auszugestalten, daß sie auch eine Kennzeichnung der relativen Signalverzögerung eines Halbleiterchips bezüglich eines Sollwertes liefert. Dadurch lassen sich Halbleiterchips in verschiedene Kategorien bezüglich ihrer relativen Signalverzögerung einteilen und entsprechend einsetzen.
  • Im folgenden wird die Erfindung in Verbindung mit den Zeichnungen näher erläutert, von denen zeigen:
    • Fig. 1 eine Kurve, die die Gatter-Signalverzögerung als Funktion der dem Gatter zugeführten elektrischen Leistung darstellt. Die Kurve der Fig. 1 gibt den Zustand nach dem Stand der Technik wieder, bei dem die Leistung festgelegt oder gewählt wird und die Schaltgeschwindigkeit oder die Signalverzögerung der Schaltung der ihr zugeführten Leistung entspricht;
    • Fig. 2 eine Kurve, die die Gatter-Signalverzögerung als Funktion der Leistung für eine logische Schaltung angibt. Die Kurve nach Fig. 2 ist gemäß der Erfindung dargestellt, nach der die Gatter-Signalverzögerung (oder Schaltgeschwindigkeit) jeder aus einer Reihe von logischen Schaltungen auf einem Halbleiterchip (oder auf Halbleiterchips) fest vorgegeben ist oder beim Schaltungsentwurf festgelegt wurde, und die den logischen Schaltungen zugeführte elektrische Leistung (Strom oder Spannung) entspricht der gewählten oder fest vorgegebenen Schaltgeschwindigkeit;
    • Fig. 3 ein Blockdiagramm gemäß der Erfindung. Eine Reihe von Halbleiterchips 1 bis n mit monolithisch integrierten Schaltungen sind dargestellt. Jedes Halbleiterchip enthält einen Regler für die Signalverzögerung und eine Reihe mit ihm verbundener logischer Schaltkreise. In der Zeichnung sind nur drei logische Schaltkreise dargestellt. Die logischen Schaltkreise sind als Blöcke dargestellt, die die Legende "Fig. 10" tragen. Ebenso sind die Verbindungen zwischen den logischen Schaltkreisen auf jedem Halbleiterchip und zwischen den Halbleiterchips, da sie für das Verständnis der Erfindung nicht notwendig sind, nicht dargestellt. Den Fachleuten ist bekannt, daß jedes der Halbleiterchips Hunderte von miteinander verbundenen logischen Schaltkreisen enthalten kann. Auch ist die Erfindung nicht beschränkt auf logische Schaltkreise der in Fig. 10 dargestellten Art (Stromübernahmeschalter oder emittergekoppelte Logikschaltkreise). Aus der nachfolgenden genaueren Beschreibung ist für den Durchschnittsfachmann ersichtlich, daß die Erfindung angewandt werden kann bei der Transistor-Transistor-Logik (T2L), der Dioden-Transistor-Logik (DTL), der integrierten Injektionslogik (I2L) und anderen Technologiefamilien als auch bei Matrixanordnungen. Aus der Fig. 3 ist zu ersehen, daß der Regler 4 für die Signalverzögerung jedes Halbleiterchips das gleiche Taktsignal empfängt. Jeder dieser Regler für die Signalverzögerung erzeugt intern auf dem Halbleiterchip ein diskretes bestimmtes Bezugssignal, das in Zusammenarbeit mit dem Taktsignal den Regler für die Signalverzögerung veranlaßt, ein eindeutiges Signal VCS zu liefern. Beispielsweise liefert der Regler für die Signalverzögerung des Halbleiterchips 1 (Fig. 3) das Signal VCS1, wogegen der Regler für die Signalverzögerung des Halbleiterchips 2 das Signal VCS2 (nicht dargestellt) liefert und der Regler für die Signalverzögerung des Halbleiterchips n liefert das Signal VCSn. Weiter weisen die Größen der Signale VCS1, VCS2, VCSn nicht notwendigerweise eine feste Beziehung zueinander auf. Die Größe oder die Werte jedes der Potentiale VCS1, VCS2, ... bis VCSn diktiert ein Punkt auf der Kurve, die die Gatter-Signalverzögerung als Funktion der Leistung wiedergibt, die diesem Halbleiterchip zugeordnet ist und für die ge-wünschte Schaltgeschwindigkeit sorgt;
    • Fig. 4 das Blockdiagramm eines erfindungsgemäßen Reglers für die Signalverzögerung (Vorrichtung zur Leistungsregelung). Aus Fig. 3 ist ersichtlich, daß jedes Halbleiterchip einen Regler für die Signalverzögerung enthält. Die Schaltung des Reglers für die Signalverzögerung kann für jedes Halbleiterchip die gleiche sein. Jeder der Blöcke in Fig. 4 schließt eine Legende und eine Figurenzahl ein. Beispielsweise weist der Phasenkomparatorblock die Legende "0 Vergleichsschaltung" und "(Fig. 5)" auf, wogegen der spannungsgesteuerte Oszillator die Legende trägt "SGO (RLF)" und "(Fig. 8)". Diese Legenden bedeuten, daß die logische Schaltung der Vergleichsschaltung in Fig. 5 dargestellt ist und die logische Schaltung des spannungsgesteuerten Oszillators in Fig. 8. In dem Ausführungsbeispiel der Erfindung enthält der Regler für die Signalverzögerung eine "0 Vergleichsschaltung (Fig.5)", ein "Tiefpaßfilter (Fig.6)", eine "Pufferschaltung oder einen Leistungsverstärker (Fig.7)", einen "spannungsgesteuerten Oszillator RLF (Fig.8)" und eine "Pegelverschiebungsschaltung (Fig.9)", die so miteinander verbunden sind, wie das in Fig.4 dargestellt ist. Anstelle des spannungsgesteuerten Oszillators kann auch ein stromgesteuerter Oszillator verwendet werden;
    • Fig. 4A idealisierte Kurvenverläufe und Potentialpegel, die in Verbindung mit der Erklärung der Wirkungsweise des Reglers für die Signalverzögerung (Fig.4) zu betrachten sind;
    • Fig. 4B idealisierte Kurvenverläufe und Potentialpegel, die in Verbindung mit der Erklärung der Wirkungsweise der Phasenvergleichsschaltung und der Wechselstrom-Meßschaltung (Fig.5) zu betrachten sind für das Beispiels eines pegelverschobenen Signals des spannungsgesteuerten Oszillators, das eine niedrigere Frequenz als die Taktfrequenz besitzt;
    • Fig. 4C idealisierte Kurvenverläufe und Potentialpegel, die in Verbindung mit der Erklärung der Wirkungsweise der Phasenvergleichsschaltung und der Wechselstrom-Meßschaltung (Fig.5) zu betrachten sind für ein Beispiel eines pegelverschobenen Signals des spannungsgesteuerten Oszillators, das eine höhere Frequenz als die Taktfrequenz aufweist;
    • Fig. 4D idealisierte Kurvenverläufe und Potentialpegel, die in Verbindung mit der Erklärung der Wirkungsweise der Phasenvergleichsschaltung und der Wechselstrom-Meßschaltung (Fig. 5) für das Beispiel eines pegelverschobenen Signals des spannungsgesteuerten Oszillators zu betrachten sind, das die gleiche Frequenz wie die Taktfrequenz besitzt;
    • Fig. 5 ein logisches Blockdiagramm einer handelsüblichen Phasenvergleichsschaltung, die gemäß der Erfindung in dem Regler für die Signalverzögerung (Fig.4) benutzt werden kann. Ferner sind drei Verknüpfungsglieder dargestellt, die als Wechselstrom-Meßschaltung verwendet werden. Die Eingangssignale für die Wechselstrom-Meßschaltung, die die Signale HOCH, NIEDRIG und GLEICH liefert, stammen von der Phasenvergleichsschaltung;
    • Fig. 6 eine Tiefpaß-Filterschaltung, die gemäß der Erfindung in dem Regler für die Signalverzögerung (Fig. 4) verwendet werden kann;
    • Fig. 7 eine Pufferschaltung, die gemäß der Erfindung in dem Regler für die Signalverzögerung (Fig.4) verwendet werden kann. Es sei bemerkt, daß die Pufferschaltung die Funktion eines Leistungsverstärkers erfüllt und auch so bezeichnet werden kann;
    • Fig. 8 einen spannungsgesteuerten Oszillator (RLF), der gemäß der Erfindung in dem Regler für die Signalverzögerung (Fig. 4) verwendet werden kann. Es sei bemerkt, daß der spannungsgesteuerte Oszillator vorzugsweise eine Reihe von logischen Schaltkreisen verwendet, bei denen die Gatter-Signalverzögerung (oder Schaltgeschwindigkeit) durch den Regler für die Signalverzögerung geregelt werden soll. Bei dem hier offenbarten Ausführungsbeispiel der Erfindung ist der logische Schaltkreis, dessen Gatter-Signalverzögerung (oder Schaltgeschwindigkeit) geregelt werden soll, ein Stromübernahmeschalter (emittergekoppelter Logikschaltkreis) wie er in Fig. 10 dargestellt ist. Der spannungsgesteuerte Oszillator kann die Form einer Umlaufschleife annehmen, wie das in Fig. 8 dargestellt ist, in der die Gesamtanzahl der Inverterstufen ungerade ist;
    • Fig. 9 eine Pegelverschiebungsschaltung, die gemäß der Erfindung in dem Regler für die Signalverzögerung (Fig. 4) verwendet werden kann;
    • Fig. 10 einen als Stromübernahmeschalter ausgeführten Logikschaltkreis (emittergekoppelte Logik), dessen Gatter-Signalverzögerung (oder Schaltgeschwindigkeit) gemäß der Erfindung durch den Regler für die Signalverzögerung geregelt wird;
    • Fig. 11 einen Bezugsspannungsgenerator zur Lieferung einer Bezugsspannung VREF, der von der Pegelverschiebungsschaltung nach Fig. 9 und dem internen Gatterschaltkreis nach Fig. 12 benutzt werden kann;
    • Fig. 12 einen internen Gatterschaltkreis der Stromübernahme-Schaltkreisfamilie (oder emittergekoppelten Logik) , der in der Phasenvergleichsschaltung nach Fig. 5 verwendet werden kann;
    • Fig. 13 das Blockschaltbild eines spannungsgesteuerten Oszillators (SGO) für die erfindungsgemäße Verwendung in der Leistungsregelvorrichtung eines Systems, in dem die Schaltkreise, deren Signalverzögerung zu regeln oder zu optimieren ist, der technologischen Schaltkreisfamilie der Transistor-Transistor-Logik angehören (, die in Fig. 14 dargestellt ist);
    • Fig. 14 einen Schaltkreis in Transistor-Transistor-Logik, dessen Signalverzögerung gemäß der Erfindung geregelt oder optimiert wird durch Verwendung einer Vorrichtung zur Leistungssteuerung, die den spannungsgesteuerten Oszillator nach Fig. 13 enthält;
    • Fig. 15 ein Blockschaltbild eines spannungsgesteuerten Oszillators zur erfindungsgemäßen Verwendung der Vorrichtung zur Leistungssteuerung eines Systems, dessen Schaltkreise, deren Signalverzögerung zu regeln oder zu optimieren ist, der Schaltkreisfamilie angehören, die als integrierte Injektionslogik (I 2L) bezeichnet wird und in den Fign. 16 oder 17 dargestellt ist;
    • Fig. 16 einen I2L-Schaltkreis, dessen Gatter-Signalverzögerung gemäß der Erfindung geregelt oder optimiert werden soll durch Verwendung einer Vorrichtung zur Leistungskontrolle, die den spannungsgesteuerten Oszillator nach Fig. 15 einschließt;
    • Fig. 17 einen zweiter I2h-Schaltkreis, dessen Gatter-Signalverzögerung gemäß der Erfindung geregelt oder optimiert werden soll durch Verwendung einer Vorrichtung zur Leistungssteuerung, die den spannungsgesteuerten Oszillator nach Fig. 15 einschließt;
    • Fig. 18 ein Blockdiagramm eines spannungsgesteuerten Oszillators zur erfindungsgemäßen Verwendung in der Vorrichtung zur Leistungssteuerung eines Systems, in dem die Schaltkreise, deren Signalverzögerung zu regeln oder zu optimieren ist, der Schaltkreisfamilie aus Feldeffekttransistoren angehören (von der ein Mitglied in Fig. 19 dargestellt ist) ;
    • Fig. 19 einen Feldeffektttransistor-Schaltkreis, dessen Gatter-Signalverzögerung gemäß der Erfindung geregelt oder optimiert werden kann durch Verwendung einer Vorrichtung zur Leistungssteuerung, die den spannungsgesteuerten Oszillator nach Fig. 18 einschließt.'
  • Fig. 1 zeigt'eine typische Kurve der Signalverzögerung eines logischen Gatters als Funktion der zugeführten elektrischen Leistung, die alle Logikfamilien aufweisen. Augenblickliche Praxis ist es, ein logisches Gatter bei einem bestimmten Leistungspegel zu betreiben. Dies wird bewiesen durch die vielen Veröffentlichungen von Schaltungen, die entworfen wurden, um einen bestimmten Leistungspegel oder eine bestimmte Stromeinstellung in der Schaltung aus logischen Gattern aufrechtzuerhalten. Der Gedanke, zu versuchen, eine bestimmte Leistung oder Stromeinstellung aufrechtzuerhalten, führt jedoch zu verschiedenen Problemen. Das erste Problem bezieht sich auf die Herstellung der Halbleiterbauelemente. Während des normalen Verlaufs der Herstellung von Halbleiterbauelementen gibt es kleinere Störungen des Herstellungsprozesses. Diese geringfügigen Abweichungen beeinflussen die Lage der Kurve, die die Abhängigkeit der Schaltgeschwindigkeit als Funktion der Leistung darstellt, wie das in Fig. 1 gezeigt ist. Wenn die Kurve sich ändert, ändert sich die Gatter-Signalverzögerung. Das zweite Problem stellen die Hilfsschaltungen dar, die dazu entworfen wurden, um einen bestimmten Leistungs-oder Strompegel in dem logischen Schaltkreis aufrechtzuerhalten. Diese Schaltungen sind ebenfalls Abweichungen beim Herstellungsprozeß unterworfen und sind gleichzeitig in dem System empfindlich für Änderungen der Versorgungsspannungen und für Temperaturänderungen. Das Endergebnis ist ein logisches Gatter, dessen Leistung innerhalb enger Grenzen geregelt wird, aber dessen Signalverzögerung beträchtlich variieren kann.
  • Fig. 2 zeigt das Verfahren gemäß der Erfindung. Die Gatter-Signalverzögerung wird geregelt, während die Leistung des logischen Gatters variieren darf, so daß, wenn sich die Kurve für die Schaltgeschwindigkeit in Abhängigkeit von der Leistung aufgrund des Herstellungsprozesses, der Temperatur oder der Stromversorgung ändert, die Gatter-Signalverzögerung konstant bleibt, während die Leistung variiert.
  • Fig. 3 illustriert die Implementierung der Erfindung auf der Systemebene. Das System kann aus n Halbleiterchips bestehen. Auf jedem Halbleiterchip befindet sich eine Regelschaltung für die Signalverzögerung, die die den restlichen Gattern auf dem Halbleiterchip zugeführte Leistung regelt. In diesem Beispiel werden die in Fig. 10 dargestellten logischen Gatter benutzt, die in der Technologie der Stromübernahmeschalter ausgeführt sind. Das Signal VCS dient dazu, die Leistung in dem logischen Gatter durch Regelung der Spannung der Stromquelle zu regeln. Das in Fig. 3 dargestellte Taktsignal gelangt an die Regelschaltung für die Signalverzögerung jedes der n Halbleiterchips. Jedes Taktsignal enthält die Information bezüglich der Schaltgeschwindigkeit oder der zeitlichen Steuerung für die Regelschaltung zur Signalverzögerung. Die Regelschaltung vergleicht dieses Taktsignal mit einem Signal, das von einer auf dem Halbleiterchip befindlichen, die Schaltgeschwindigkeit abfühlenden Schaltung geliefert wird und regelt dann die Leistung in den logischen Gattern auf dem Halbleiterchip so, daß die gleiche Schaltgeschwindigkeit erhalten wird wie sie das Taktsignal vorschreibt. Auf diese Weise ist die Schaltgeschwindigkeit von Halbleiterchip zu Halbleiterchip die gleiche, während die zugeführte Leistung von Halbleiterchip zu Halbleiterchip variiert. Da alle Halbleiterchips in dem System logische Gatter mit der gleichen Schaltgeschwindigkeit aufweisen, braucht der Systemkonstrukteur für einen bestimmten Gatterpfad nicht mehr Halbleiterchips mit geringerer und größerer Schaltgeschwindigkeit vorzusehen. Alle Halbleiterchips haben die gleiche Gatter-Signalverzögerung. Es sei bemerkt, daß als Taktsignal vorzugsweise der Systemtakt dient. Aus der nachfolgenden genaueren Beschreibung ist jedoch ersichtlich, daß das dem Regler für die Signalverzögerung zugeführte Taktsignal auch ein anderes als der Systemtakt sein kann.
  • Fig. 4 zeigt ein Ausführungsbeispiel für die Regelung der Signalverzögerung. Der Regler für die Signalverzögerung besteht aus der Phasenvergleichsschaltung, dem Tiefpaßfilter, der Pufferschaltung, dem spannungsgesteuerten Oszillator und der Pegelverschiebungsschaltung. Die Phasenvergleichsschaltung vergleicht das dem Halbleiterchip von außen zugeführte Taktsignal mit dem pegelverschobenen Signal des spannungsgesteuerten Oszillators. Die Ausgangssignale U und D erzeugen ein Signal, das eine Impulsbreite aufweist, die direkt proportional zur Phasendifferenz des Eingangstaktsignals und des pegelverschobenen Signals des spannungsgesteuerten Oszillators ist. Dieses pulsbreitenempfindliche Signal besitzt die gleiche Frequenz wie das Eingangstaktsignal. Die Signale U und D gelangen an das Tiefpaßfilter, das die Trägerfrequenz des Eingangstaktsignals aus diesem Signal entfernt. Das Ausgangssignal VCS' ist eine Gleichspannung, die proportional ist der Impulsbreite des Eingangssignals für das Tiefpaßfilter. Das Signal VCS' gelangt zur Pufferschaltung. Die Pufferschaltung ist ein Verstärker mit dem Verstärkungsfaktor 1. Sie besitzt einen hochohmigen Eingang für das Signal VCS' des Tiefpaßfilters. Die Pufferschaltung besitzt auch einen niederohmigen Ausgang, um das Signal VCS den anderen Gattern auf dem Halbleiterchip und der Schaltung des spannungsgesteuerten Oszillators zuzuführen. Das VCS Signal regelt die Leistung der logischen Gatter auf dem Halbleiterchip. In diesem besonderen Ausführungsbeispiel (siehe Fig. 10) regelt das Signal VCS den Strom durch die Stromquelle des logischen Gatters. Bei zunehmendem Signal VCS nimmt die Leistung in der Schaltung zu, wogegen bei abnehmendem Signal VCS die Leistung in der Schaltung abnimmt. Der spannungsgesteuerte Oszillator erzeugt ein Signal RLF, dessen Frequenz proportional ist dem Eingangssignal VCS. Die Schaltung des spannungsgesteuerten Oszillators sollte die gleiche Abhängigkeit der Schaltgeschwindigkeit von der Leistung aufweisen wie die logischen Gatter im restlichen Teil des Halbleiterchips. Wenn daher das Signal VCS die Signalverzögerung des logischen Gatters ändert, ändert sich auch die Frequenz des spannungsgesteuerten Oszillators. Das Ausgangssignal RLF ist ein periodisches logisches Signal. Das Ausgangssignal VR ist die logische Schwelle, oberhalb derer das Signal RLF sich ändert. Diese beiden Signale gelangen zu der Pegelverschiebungsschaltung, die ein Ausgangssignal erzeugt, das pegelverschobene Signal des spannungsgesteuerten Oszillators, das den gleichen logischen Pegel aufweist wie das Eingangstaktsignal und die gleiche Frequenz wie das Signal RLF. Es ist ersichtlich, daß diese Anordnung von Phasenvergleichsschaltung, Tiefpaßfilter, Pufferschaltung, spannungsgesteuertem Oszillator und Pegelverschiebungsschaltung eine Phasenregelschleife darstellt. Durch Verwendung dieser Phasenregelschleife tendiert der spannungsgesteuerte Oszillator dazu, sich mit dem Eingangstaktsignal zu synchronisieren. Diese Wirkungsweise des Phasenregelkreises tendiert dazu, Schwankungen beim Herstellungsprozeß, Temperaturänderungen und Änderungen in der Spannungsversorgung innerhalb der Fähigkeit des spannungsgesteuerten Oszillators.sich mit dem Taktsignal zu synchronisieren, sich nicht auswirken zu lassen. Wenn der spannungsgesteuerte Oszillator einmal synchronisiert wurde, wurde bei den übrigen logischen Gattern auf dem Halbleiterchip die Leistung geändert, so daß die Gatter-Signalverzögerung nun durch die Frequenz des Eingangstaktsignals geregelt wird. Es ist ersichtlich, daß das Eingangstaktsignal, das jetzt auf der Systemebene allen Halbleiterchips zugeführt wird, die Gatter-Signalverzögerung auf jedem einzelnen Halbleiterchip regelt, unabhängig von der Leistung, die das logische Gatter verbraucht oder von der Temperatur des Halbleiterchips oder von den Prozeßschwankungen, die bei der Herstellung der Halbleiterchips von Los zu Los auftreten.
  • Die Phasenvergleichsschaltung-erzeugt auch die Signale B, C, U und D, die in Verbindung-mit den Signalen U und D eine Anzeige liefern, ob.die Frequenz des von dem spannungsgesteuerten Oszillator gelieferten Signales gleich der Taktfrequenz ist. Diese Anzeige wird dazu benutzt, um festzustellen, ob das Halbleiterchip das wechselstrommäßige Betriebsverhalten aufweist, das durch den Taktgeber diktiert wird. Die Wechselstrom-Meßschaltung erzeugt drei Signale - HOCH, NIEDRIG und GLEICH. Das Signal "HOCH" zeigt an, daß die Frequenz des spannungsgesteuerten Oszillators höher als die Taktfrequenz ist. Das Signal "NIEDRIG" zeigt an, daß die Frequenz des spannungsgesteuerten Oszillators niedriger als die Taktfrequenz ist. Das Signal "GLEICH" zeigt an, daß die Frequenz des spannungsgesteuerten Oszillators gleich der Taktfrequenz ist.
  • Es ist auch ersichtlich, daß die Phasenvergleichsschaltung, das Tiefpaßfilter, die Pufferschaltung und die Pegelverschiebungsschaltung sich nicht auf dem Halbleiterchip selbst befinden müssen. Die wichtige Schaltung, die sich auf dem Halbleiterchip befinden muß, ist der spannungsgesteuerte Oszillator, der die Schaltgeschwindigkeit oder Gatter-Signalverzögerung abfühlt, die auf dem Halbleiterchip vorhanden ist. Die anderen vier logischen Schaltungsblöcke (Fign. 5, 6, 7 und 9) können außerhalb des Halbleiterchips auf einem anderen Halbleiterchip vorhanden sein oder auch aus diskreten Komponenten zusammengesetzt sein. Der spannungsgesteuerte Oszillator jedoch muß auf dem gleichen Halbleiterchip vorhanden sein wie die zu regelnden logischen Gatter.
  • Fig. 5 zeigt ein logisches Blockdiagramm der Phasenvergleichsschaltung und der Wechselstrom-Meßschaltung. Die Phasenvergleichsschaltung kann eine handelsübliche sein. In diesem Beispiel sind die logischen Gatter aus den Schaltungen nach Fig. 12 zusammengesetzt. Die Funktion dieser logischen Schaltung ist es, die Phase der beiden Eingangssignale, des dem Halbleiterchip extern zugeführten Systemtaktes und des pegelverschobenen Signals des spannungsgesteuerten Oszillators zu vergleichen und ein logisches Signal an den Ausgängen U und D zu erzeugen, das die gleiche Frequenz wie die Eingangssignale und eine Impulsbreite aufweist, die proportional ist zur Phasendifferenz der beiden Eingangssignale.
  • Die in der Wechselstrom-Meßschaltung verwendeten Verknüpfungsglieder sind ebenfalls aus den Schaltungen nach Fig. 12 zusammengesetzt. Die Funktion dieser Schaltung ist es, festzustellen, ob die Frequenz des Signals des spannungsgesteuerten Oszillators gleich, größer oder niedriger als die des Taktsignals ist. Dies wird erreicht durch die Verwendung verschiedener Taktsignale innerhalb der Phasenvergleichsschaltung, um zu bestimmen, ob die Bedingung der Gleichheit oder Ungleichheit vorliegt.
  • Aus Fig. 5 ist zu ersehen, daß das Signal "NIEDRIG" durch die NOR-Verknüpfung der Signale U, D und C erzeugt wird. Ebenso ist aus der Fig. 5 zu ersehen, daß das Signal "SCHNELL" durch die NOR-Verknüpfung der Signale U, D und B erzeugt wird. Wie aus Fig. 5 zu ersehen ist, wird das Signal "GLEICH" erzeugt durch die NOR-Verknüpfung der Signale HOCH und NIEDRIG.
  • Fig. 6 zeigt das Schaltbild des Tiefpaßfilters. Die beiden Eingangssignale U und D werden addiert und gefiltert, um die Trägerfrequenz zu entfernen. Das Ausgangssignal VCS' ist ein Gleichstromsignal. Die Grenzfrequenz des Tiefpaßfilters ist so gewählt, daß die Welligkeit des Signals VCS' minimal wird und gleichzeitig die Stabilität des Phasenregelkreises aufrechterhalten wird.
  • Fig. 11 zeigt einen Bezugsspannungsgenerator. Die Spannung wird durch die Bauelemente TA, TB, TC und TD erzeugt. Das Bauelement TE wird dazu benutzt, um die Bezugsspannung BREF den anderen Schaltungen zuzuführen. Die Bezugsspannung dieser Schaltung dient als ein logischer Schwellwert für die logischen Gatter nach Fig. 12 und für die Phasenvergleichsschaltung nach Fig. 5. Die Bezugsspannung VREF wird auch von der Pegelverschiebungsschaltung nach Fig. 9 benutzt. Diese Spannung dient als Bezugsspannung für die logischen Signale.
  • Fig. 8 zeigt die Schaltung des spannungsgesteuerten Oszillators. Sie besteht aus N logischen Gattern, die einzeln in Fig. 10 dargestellt sind und in einer Schleifenanordnung miteinander verbunden sind, wobei der Ausgang des Gatters 1 zum Eingang des Gatters 2 führt und dies sich so fortsetzt bis zum Gatter N, dessen Ausgang auf den Eingang des Gatters 1 rückgeführt ist. Diese Schaltung schwingt bei einer Frequenz, die abhängig ist von der Gatter-Signalverzögerung der N Elemente. Die tatsächliche Gatter-Signalverzögerung jedes Elementes wird durch das Signal VCS geregelt. Es ist ersichtlich, daß das Signal VCS die Leistung jedes Gatters ändert. Jede Änderung in der Gatter-Signalverzögerung resultiert in einer Änderung der Frequenz des Signals RLF. Wenn das Signal VCS zunimmt, nimmt auch die Frequenz des Signals RLF zu, und wenn das Signal VCS abnimmt, nimmt auch die Frequenz des Signals RLF ab. Das Ausgangssignal RLF dieser Schaltung gelangt zur Pegelverschiebungsschal- tung. Das Signal VR ist das logische Bezugssignal der Gatter in dieser Schleife.
  • Fig. 9 zeigt die Pegelverschiebungsschaltung. Ihr Zweck ist es, den logischen Pegel des Signals RLF so zu ändern, daß Signale erhalten werden, die mit dem in Fig. 4A dargestellten, außerhalb des Halbleiterchips erzeugten Taktsignal verträglich sind. Das Signal RLF ändert sich zwischen den Spannungspegeln oberhalb des Signales VR und unterhalb dieses Signals. Die Elemente TA, TB, TC und TD bilden eine logische Gatterkonfiguration, bei der der Strom durch das Element TC entweder durch das Element TA oder durch das Element TB fließt, abhängig von der Eingangsspannung RLF. Das Signal VREF, das von der Schaltung nach Fig. 11 abgeleitet wird, dient zwei Funktionen. Die erste Funktion besteht darin, einen Bezugsstrom für die Stromquellenelemente TC und TD zu erzeugen. Dieser Bezugsstrom wird erzeugt unter Benutzung der Elemente G, TF und E und den Elementen TC und D der Stromquelle zugeführt unter Benutzung einer Stromspiegelkonfiguration, der Verbindung zwischen TF und TC.
  • Die zweite Funktion der Spannung VREF besteht darin, das pegelverschobene Ausgangssignal des spannungsgesteuerten Oszillators unter Benutzung der Dioden J und H festzuklemmen, so daß das Ausgangssignal entweder um den Spannungsabfall an einer Diode über der Spannung VREF liegt oder um den Spannungsabfall an einer Diode unter dieser Spannung. Die Wirkungsweise der Schaltung nach Fig. 9 wird durch das Eingangssignal RLF gesteuert. Wenn die Spannung des Eingangssignals über der Spannung VR liegt, fließt der Strom durch das Element TC durch das Element TA. Der Strom durch das Element K fließt durch das Element J, was für das pegelverschobene Signal des spannungsgesteuerten-Oszillators eine Spannung erzeugt, die um den Spannungsabfall an der Diode größer als das Signal VREF ist. Wenn das Signal RLF unter der Spannung VR liegt, fließt der Strom durch das Element TC durch das Element TB, wodurch der gesamte Strom durch das Element K durch das Element TB fließt und auch Strom von dem Signal VREF durch das Element H gezogen wird. Dies erzeugt ein Signal mit niedrigem Pegel, das um den Spannungsabfall an einer Diode unter der Spannung VREF liegt, an dem Ausgang für das pegelverschobene Signal des spannungsgesteuerten Oszillators. Es ist ersichtlich, daß die Wirkungsweise dieser Schaltung darin besteht, die Bezugsspannung des logischen Eingangssignals RLF auf den Wert der Bezugsspannung VREF zu verschieben. Das Ausgangssignal hat die gleiche Frequenz wie das Signal RLF, aber besitzt einen davon verschiedenen logischen Pegel.
  • Fig. 12 zeigt das Schaltbild eines internen Gatters, das in der Phasenvergleichsschaltung nach Fig. 5 verwendet wird. Die Wirkungsweise dieses Gatters ist ähnlich der eines Gatters, das in Stromübernahme-Technologie ausgeführt ist. Die Bezugsspannung VREF wird durch die Schaltung nach Fig. 11 erzeugt. Die Ausgangsspannungen sind festgeklemmte Pegel, die entweder um den Spannungsabfall an einer Diode über oder unter dem Signal VREF liegen. Die Schaltung nach Fig. 12 ist nur mit zwei Eingangstransistoren TA und TB dargestellt, aber andere zusätzliche Transistoren können in der gleichen Weise angeschlossen werden, um ein logisches Gatter mit drei oder vier Eingängen zu bilden. Eine Spannung am Eingang 1 oder am Eingang 2, die über der Eingangsbezugsspannung VREF liegt, leitet den Strom durch diesen Transistor und zieht das Ausgangspotential 0 um den Spannungsabfall an einer Diode unter die Spannung VREF. Die Ausgangsspannung 0 ist um den Spannungsabfall an einer Diode höher als die Spannung VREF. Wenn die Spannungen an den Eingängen 1 und 2 beide kleiner als die Spannung VREF sind, fließt der Strom durch das Element TC und zieht das Signal am Ausgang 0 der Diode unter den Wert VREF. Die Ausgangssignale in der Schaltung werden durch Dioden festgeklemmt, um die richtigen Spannungen zur Steuerung des restlichen Teiles der in Fig. 4 dargestellten Phasenregelschaltung zu liefern.
  • Fig. 10 ist das Schaltbild eines typischen logischen Gatters, das sowohl in dem spannungsgesteuerten Oszillator (Fig. 8) als auch in den logischen Gattern im Rest des Halbleiterchips verwendet wird, wie das in Fig. 4 angedeutet ist. Die Elemente TD und E bilden eine Stromquelle, die durch ein Signal VCS gesteuert wird. Das Signal VCS steuert daher direkt die Leistung innerhalb des logischen Gatters und damit seine Schaltgeschwindigkeit. Das logische Gatter ist mit zwei Eingängen dargestellt, den Transistoren TA und TB, aber es können zusätzliche Transistoren für weitere Eingänge vorgesehen sein, die in der gleichen Weise angeschlossen sind. Die Ausgänge φ und 0 sind über Dioden an das Signal VR geklemmt, so daß die Ausgangsspannungen entweder um den Spannungsabfall an einer Diode über oder unter dem Signal VR liegen. Die Eingangsspannungen 1 und 2 der Schaltung liegen entweder über dem Signal VR oder darunter, so daß, wenn entweder das Eingangssignal 1 oder das Eingangssignal 2 über der Spannung VR liegt, der Strom durch das Element TD über den leitenden Transistor fließt. Die Ausgangsspannung 0 liegt dann um den Spannungsabfall an einer Diode unter der Spannung VR. Wenn weder die Eingangsspannung 1 noch die Eingangsspannung 2 über der Spannung VR liegen, dann liegt die Ausgangsspannung 0 um einen Diodenspannungsabfall über der Spannung VR. In ähnlicher Weise fließt der Strom durch das Element TD dann, wenn beide Eingangssignale 1 und 2 unter der Spannung VR liegen, durch das Element TC, so daß das Signal 0 um einen Diodenspannungsabfall unter der Spannung VR liegt. Wenn beide Eingänge 1 und 2 das hohe Potential aufweisen, dann ist die Ausgangsspannung φ um einen Diodenspannungsabfall niedriger als die Spannung VR. Das Signal VR wird allen logischen Gattern auf dem Halbleiterchip zugeführt, die durch den Regler für die Signalverzögerung geregelt werden, einschließlich derjenigen logischen Gatter des spannungsgesteuerten Oszillators nach Fig. 8, so daß alle diese logische Gatter die gleiche Schwellwertspannung verwenden.
  • Die Schaltung nach Fig. 7 ist eine Pufferschaltung. Sie stellt eine hohe Eingangsimpedanz für das Signal VCS' dar und eine niedrige Ausgangsimpedanz für das Signal VCS, so daß dieses Signal über das gesamte Halbleiterchip zu allen logischen Gattern geführt werden kann, wie das in Fig. 4 dargestellt ist. Die Schaltung ist ein Differenzverstärker, der einen Verstärkungsfaktor von 1 besitzt. Die Elemente TA, TB und D bilden die Differenz-Eingangsstufe der Schaltung. Das EingangssignalVCS' wird unter Verwendung der Elemente TA, TB und D mit dem Signal am Knoten 1 verglichen. Die Elemente TE, TF, G, TH, J und K sorgen für die notwendigen Signalbedingungen, so daß das Signal am Knoten 1 identisch ist mit dem Eingangssignal VCS'. Die Elemente TM und N sorgen für zusätzliche Ausgangspufferung und Spannungsverschiebung, um ein Signal VCS zu liefern, das den logischen Gattern und dem spannungsgesteuerten Oszillator zugeführt wird, wie das in Fig. 4 dargestellt ist.
  • Fig. 4A zeigt eine Reihe von Kurvenverläufen und Potentialpegeln, die in Verbindung mit der Erklärung der Wirkungsweise des Reglers für die Signalverzögerung nach Fig. 4 zu betrachten sind. Die Eingangssignale für die Phasenvergleichsschaltung nach Fig. 4 sind der Kurvenverlauf W1 (Takt) und der Kurvenverlauf W2 (pegelverschobenes Signal des spannungsgesteuerten Oszillators). Wie aus Fig. 4A hervorgeht, weist jede dieser Kurvenverläufe einen Teil jeder Impulsperiode auf, in dem der Spannungsverlauf größer ist als die Spannung VREF und einen Teil, in dem der Pegel niedriger ist als die Spannung VREF. Aus den Kurvenverläufen W1 und W2 der Fig. 4A geht auch hervor, daß die Kurvenverläufe W1 und W2 die gleiche Periodizität oder Impulsfolgefrequenz aufweisen. Jedoch eilt der Kurvenverlauf W1 der Taktimpulse in der Phase dem pegelverschobenen Kurvenverlauf W2 des spannungsgesteuerten Oszillators voraus. Das Ausgangssignal U der Phasenvergleichsschaltung ist ein zeitlich konstanter Pegel, der in Fig. 4A mit L1 bezeichnet ist. Es sei bemerkt, daß die Größe von L1 größer ist als von VREF. Weiter ist aus Fig. 4A zu ersehen, daß das Ausgangssignal D der Kurvenverlauf W3 ist. Der Kurvenverlauf W3 ist ein periodischer Impulszug, der eine Impulsfolgefrequenz aufweist, die gleich derjenigen des Kurvenverlaufes W1 ist. Es ist auch ersichtlich, daß die Dauer der Impulse im Kurvenverlauf W3 gleich oder direkt proportional zur Phasendifferenz zwischen den Kurvenverläufen W1 und W1 ist. Wie aus Fig. 4A zu ersehen ist, ist das Signal VCS' ein zeitlich konstanter Gleichspannungspegel L2. Die Größe L2 des Signals VCS' ist eine Funktion des durchschnittlichen Potentials der Signale U (L1) und D (Kurvenverlauf W3) und der Impulsdauer des Kurvenverlaufs W3. Wie aus der früheren Erklärung der Funktion der Pufferschaltung (Fig. 7) hervorgeht, hat das Signal VCS eine Größe L3, die um die BasisEmitterspannung eines Transistors unter der Größe L2 des Signals VCS' liegt. Aus Fig. 4A geht auch hervor, daß die Größe L2 des Signals VCS' um einen Zuwachs, z. B. Δ, über der Größe der Spannung VREF, und daß das Signal VCS, dessen Pegel um eine Gleichspannung von O,8 bis 1 Volt verschoben wurde, auch um den Zuwachs A über der Spannung VREF - 0,8 Volt liegt. Der Kurvenverlauf W4 stellt einen periodischen Impulszug dar, der dem Signal RLF der Fign. 4 und 8 entspricht. Auch die Größe der Spannung VR ist dargestellt. Aus der Fig. 4A ist ersichtlich, daß der Kurvenverlauf W2 (pegelverschobenes Signal des spannungsgesteuerten Oszillators) und der Kurvenverlauf W4 (RLF) einander in der Periodizität und der Impulsdauer entsprechen. Wie aus Fig. 4 hervorgeht, wird der Kurvenverlauf W4 (RLF) durch die Pe-gelverschiebungsschaltung (Fig. 9) verschoben und wird zu dem pegelverschobenen Signal des spannungsgesteuerten Oszillators, das das Ausgangssignal der Pegelverschiebungsschaltung nach Fig. 4 ist.
  • Die Fign. 4B,-4C und 4D zeigen eine"Reihe von Kurvenverläufen und Potentialpegel, die in Verbindung mit der Erklärung der Wirkungsweise der Phasenvergleichsschaltung und der Wechselstrom-Meßschaltung nach Fig. 5 zu betrachten sind. Diese drei Figuren (4B, 4C und 4D) zeigen die Kurvenverläufe und Potentialpegel für die Bedingungen, daß die Frequenz des spannungsgesteuerten oszillators niedriger, höher oder gleich der Taktfrequenz ist.
  • Fig. 4B zeigt eine Reihe von Kurvenverläufen und Potentialpegeln, die in Verbindung mit der Erklärung der Wirkungsweise der Phasenvergleichsschaltung und der Wechselstrom-Meßschaltung nach Fig. 5 zu betrachten sind für das Beispiel, daß die Frequenz des spannungsgesteuerten Oszillators niedriger als die Taktfrequenz ist. Die Eingangssignale für die Phasenvergleichsschaltung nach Fig. 5 sind der Kurvenverlauf W5 (Takt) und W6 (pegelverschobenes Signal des spannungsgesteuerten Oszillators). Wie aus Fig. 4B zu ersehen ist, hat der Kurvenverlauf W5 eine kleinere Periodizität als der Kurvenverlauf W6, daher hat der Kurvenverlauf W6 eine niedrigere Frequenz als der Kurvenverlauf W5. Aus der Fig. 4B ist zu ersehen, daß das Signal U der Kurvenverlauf W7 ist. Der Kurvenverlauf W7 ist ein periodischer Impulszug, der aus den Kurvenverläufen W5 und W6 erzeugt wurde. Es sei bemerkt, daß der Übergang des Kurvenverlaufs W7 von einem Pegel unterhalb der Spannung VREF zu einem darüberliegenden Pegel dem Übergang des Kurvenverlaufs W5 von einem Pegel unterhalb der Spannung VREF zu einem darüberliegenden Pegel entspricht. Der Übergang des Kurvenverlaufs W7 von einem Pegel oberhalb der Spannung VREF zu einem darunterliegenden Pegel entspricht dem Übergag des Kurvenverlaufs W6 von einem Pegel unterhalb der Spannung VREF zu einem darüberliegenden Pegel. Aus der Fig. 4B ist zu ersehen, daß das Signal B der Kurvenverlauf W8 und das Signal C der Kurvenverlauf W9 ist. Die Kurvenverläufe W8 und W9 werden aus den Kurvenverläufen W5 und W6 erzeugt. Die Kurvenverläufe W8 und W9 haben Periodizitäten und Impulsdauern, die von den logischen Pegeln der Kurvenverläufe W5 und W6 und von deren Pegeländerungen abhängen. Aus der Fig. 4B ist ersichtlich, daß das Signal D ein Gleichstrompegel ist, der mit L4 bezeichnet ist. Aus der Fig. 4B ist ersichtlich, daß das Signal HOCH ein Gleichstrompegel ist,
  • der mit L5 bezeichnet ist. Aus der Fig. 4 ist auch ersichtlich, daß das Signal NIEDRIG durch den Kurvenverlauf W10 dargestellt wird und das Signal GLEICH durch den Kurvenverlauf W11. Aus der früheren Erklärung der Wechselstrom-Meßschaltung ist bekannt, daß der Pegel L5, der dem Signal HOCH entspricht, das Ergebnis der NOR-Verknüpfung der Kurvenverläufe W7 und W8 sowie des Pegels L4 ist. Aus der gleichen Erklärung ist bekannt, daß der Kurvenverlauf W10, der dem Signal NIEDRIG entspricht, das Ergebnis der NOR-Verknüpfung des Kurvenverlaufs W9 der Inversion des Kurvenverlaufs W7 und der Inversion des Pegels L4 ist. Aus der gleichen Erklärung der Wechselstrom-Meßschaltung ist bekannt, daß der Kurvenverlauf W11, der dem Signal GLEICH entspricht, das Ergebnis der NOR-Verknüpfung der Kurvenverläufe W10 und des Pegels L5 ist.
  • Fig. 4C zeigt eine Reihe von Kurvenverläufen und Potentialpegeln, die im Zusammenhang mit der Erklärung der Wirkungsweise der Phasenvergleichsschaltung und der Wechselstrom-Meßschaltung nach Fig. 5 für das Beispiel zu betrachten sind, bei dem die Frequenz des spannungsgesteuerten Oszillators höher als die Taktfrequenz ist. Die Eingangssignale für die Phasenvergleichsschaltung nach Fig. 5 sind die Kurvenverläufe W12 (Takt) und W13 (pegelverschobenes Signal des spannungsgesteuerten Oszillators). Wie aus der Fig. 4C ersichtlich ist, besitzt der Kurvenverlauf W12 eine längere Periodizität als der Kurvenverlauf W13, daher hat der Kurvenverlauf W13 eine höhere Frequenz als der Kurvenverlauf 12. Aus der Fig. 4C ist ersichtlich, daß das Signal D der Kurvenverlauf W16 ist. Dieser Kurvenverlauf ist ein periodischer Impulszug, der aus den Kurvenverläufen W12 und W13 erzeugt wird. Es sei bemerkt, daß der Übergang des Kurvenverlaufs 16 von einem Pegel unter der Spannung VREF zu einem darüberliegenden Pegel dem Übergang des Kurvenverlaufs W12 von einem Pegel unter der Spannung VREF zu einem darüberliegenden Pegel entspricht. Ein Übergang im Kurvenverlauf W16 von einem Pegel oberhalb der Spannung VREF zu einem Pegel unterhalb dieser Spannung entspricht dem Übergang des Kurvenverlaufs W13 von einem Pegel unterhalb der Spannung VREF zu einem Pegel oberhalb dieser Spannung. Aus Fig. 4C ist zu ersehen, daß das Signal B der Kurvenverlauf W14 und das Signal C der Kurvenverlauf W15 ist. Die Kurvenverläufe W14 und W15 werden aus den Kurvenverläufen W12 und W13 erzeugt. Die Kurvenverläufe W14 und W15 haben Periodizitäten und Impulsdauern, die von den logischen Pegeln der Kurvenverläufe W12 und W13 und von den Änderungen dieser Pegel abhängen. Aus der Fig.4C ist ersichtlich, daß das Signal U ein Gleichstrompegel ist, der mit L6 bezeichnet ist. Aus Fig. 4C ist ersichtlich, daß das Signal HOCH ein Kurvenverlauf ist, der durch W17 dargestellt ist. Aus dieser Figur ist auch ersichtlich, daß das Signal NIEDRIG durch den Pegel L7 und das Signal GLEICH durch den Kurvenverlauf W18 dargestellt ist. Wie aus der früheren Erklärung der Wechselstrom-Meßschaltung hervorgeht, ist der Kurvenverlauf W17, der dem Signal HOCH entspricht, das Ergebnis einer NOR-Verknüpfung der Kurvenverläufe W16 und W14 sowie des Pegels L6. Der Pegel L7, der dem Signal NIEDRIG entspricht, ist das Ergebnis einer NOR-Verknüpfung des Kurvenverlaufs W15, des invertierten Kurvenverlaufes W16 und des invertierten Pegels L6. Der Kurvenverlauf W18, der dem Signal GLEICH entspricht, ist das Ergebnis der NOR-Verknüpfung des Kurvenverlaufs W17 und des Pegels L7.'
  • Die Fig. 4D zeigt eine Reihe von Kurvenverläufen und Potentialpegeln, die in Verbindung mit der Erklärung der Wirkungsweise der Phasenvergleichsschaltung und der Wechselstrom-Meßschaltung nach Fig. 5 für den Fall zu betrachten sind, daß die Frequenz des spannungsgesteuerten Oszillators gleich der Taktfrequenz ist. Die Eingangssignale für die Phasenvergleichsschaltung nach Fig. 5 sind der Kurvenverlauf W19 (Takt) und der Kurvenverlauf 20 (pegelverschobenes Signal des spannungsgesteuerten Oszillators). Wie die Fig. 4D zeigt, hat der Kurvenverlauf W19 die gleiche Periodizität als der Kurvenverlauf W20, daher hat der Kurvenverlauf W20 die gleiche Frequenz wie der Kurvenverlauf w19. Aus Fig. 4D geht hervor, daß das Signal U der Kurvenverlauf W21 ist das aus den Kurvenverläufen W19 und W20 erzeugt wurde. Es sei bemerkt, daß bei dem Kurvenverlauf W21 ein übergang von einem Pegel unterhalb der Spannung VREF zu einem darüberliegenden Pegel einem Übergang des Kurvenverlaufs W19 von einem Pegel unterhalb der Spannung VREF zu einem darüberliegenden Pegel entspricht. Beim Kurvenverlauf W21 entspricht der Übergang von einem Pegel oberhalb der Spannung VREF zu einem darunterliegenden Pegel dem Übergang des Kurvenverlaufs W20 von einem Pegel unterhalb der Spannung VREF zu einem darüberliegenden Pegel. Aus der Fig. 4D ist ersichtlich, daß das Signal B der Kurvenverlauf W22 und das Signal C der Kurvenverlauf W23 ist. Die Kurvenverläufe W22 und W23 werden aus den Kurvenverläufen W19 und W20 erzeugt. Die Kurvenverläufe W22 und W23 haben Periodizitäten und Impulsdauern, die von den logischen Pegeln der Kurvenverläufe W19 und W20 und deren Änderungen abhängen. Aus der Fig. 4D ist ersichtlich, daß das Signal ein Gleichstrompegel ist, der mit L8 bezeichnet ist. Aus der Fig.4D ist ferner ersichtlich, daß das Signal HOCH ein GleichStrompegel ist, der mit L9 bezeichnet ist. Ebenfalls ist zu ersehen, daß das Signal NIEDRIG durch den Pegel L10 dargestellt ist, und das Signal GLEICH durch den Pegel L11. Wie aus der früheren Erklärung der Wechselstrom-Meßschaltung hervorgeht, ist der Pegel L9, der dem Signal HOCH entspricht, das Ergebnis einer NOR-Verknüpfung der Kurvenverläufe W21 und W22 sowie des Pegels L8. Der Pegel L10, der dem Signal NIEDRIG entspricht, ist das Ergebnis der NOR-Verknüpfung des Kurvenverlaufes W23, der Inversion des Kurvenverlaufes W21 und der Inversion des Pegels L8. Der Pegel L11, der dem Signal GLEICH entspricht, ist das Ergebnis einer NOR-Verknüpfung der Pegel L10 und L9.
  • Wie früher erklärt wurde, ist zu bemerken, daß das Signal VCS (L3) das Ausgangssignal der Pufferschaltung des Reglers für die Signalverzögerung nach Fig. 4 ist. Dieses Ausgangssignal VCS wird erfindungsgemäß dazu benutzt, den Punkt auf der Kurve, die die Gatter-Signalverzögerung als Funktion der Leistung wiedergibt, zu bestimmen, bei dem die logischen Schaltungen arbeiten. Daher ist diese Größe bestimmend für die konstante Schaltgeschwindigkeit oder Gatter-Signalverzögerung der logischen Schaltungen, die das Signal VCS empfangen.
  • Fig. 13 zeigt die Schaltung des verwendeten spannungsgesteuerten Oszillators, der in Transistor-Transistor-Logik aufgebaut ist. Das Eingangssignal VCS der Schaltung steuert die Leistung in jedem logischen Gatter (Fig. 14). Wie früher erklärt, resultiert das Ändern der Leistung in den logischen Gattern des spannungsgesteuerten Oszillators in einer Frequenzänderung des Signals RLF. Die Implementierung durch Transistor-Transistor-Logik kann bei diesem bevorzugten Ausführungsbeispiel die Pegelverschiebungsschaltung (Fig. 9) für das Ändern der Spannungspegel des Signals RLF entbehrlich machen. Wenn keine Pegelverschiebungsschaltung benötigt wird, was ein Fachmann leicht feststellen kann, ersetzt das Signal RLF das pegelverschobene Signal des spannungsgesteuerten Oszillators als Eingangssignal für die 0 Phasenvergleichsschaltung (Fig. 5). Ebenso würden das Signal VR und das pegelverschobene Signal des spannungsgesteuerten Oszillators von der Schaltung entfernt, da sie nicht länger erforderlich sind. Wenn jedoch durch den Fachmann festgestellt wird, das eine Pegelverschiebungsschaltung benötigt wird, kann es sein, daß die neue Pegelverschiebungsschaltung das Signal VR nicht erfordert, um ein pegelverschobenes Signal des spannungsgesteuerten Oszillators zu erzeugen, das mit der 0 Vergleichsschaltung verträglich ist. Fachleuten ist auch bekannt, daß das Benutzen von Transistor-Transistor-Logik oder irgendeiner anderen Logik in der 0 Vergleichsschaltung Zusatzschaltungen erfordern kann, damit die Signale U und D (Fig. 4) als Signale mit den richtigen Quellenimpedanzen und/oder Spannungs-/ Strompegeln und/oder Temperaturgängen erscheinen und damit Korrekturen der Stromversorgung erfolgen können, damit die Regelschaltung (Fig. 4) für die Signalverzögerung richtig arbeitet.
  • Fig.14 ist ein Beispiel-eines Gatters in Transistor-Transistor-Logik, das in dem spannungsgesteuerten Oszillator nach Fig. 13 verwendet werden kann. Andere bekannte Konfigurationen von Transistor-Transistor-Logik können ebenfalls verwendet werden. Das von der Pufferschaltung oder dem Leistungsverstärker (Fig. 7) erzeugte Signal VCS gelangt an alle Logik-Gatter des spannungsgesteuerten Oszillators (Fig. 13) und zu den Logik-Gattern im nicht dargestellten restlichen Teil des Halbleiterchips, der die 0 Vergleichsschaltung (Fig. 5) enthalten kann oder nicht. Das Steuersignal VCS ändert die Leistung in dem logischen Gatter (Fig. 14). Wenn das Signal VCS zunimmt, nimmt die dem logischen Gatter zugeführte Leistung zu, was in einer Abnahme der Gatter-Signalverzögerung resultiert. In der gleichen Weise nimmt, wenn das Signal VCS abnimmt, die dem Logik-Gatter zugeführte Leistung ab, was ein Zunehmen der Gatter-Signalverzögerung zur Folge hat. Den Fachleuten ist klar, daß der Spannungspegel des Signals VCS nur bis zu dem Pegel erhöht werden soll, bei dem ein weiteres Zunehmen des Spannungspegels zu keiner weiteren Abnahme der Gatter-Signalverzögerung führt.
  • Fig. 15 zeigt den benutzten spannungsgesteuerten Oszillator in der Konfiguration der integrierten Injektionslogik (I2 L). Das Eingangssignal für die Schaltung, bei dem Logik-Gatter nach Fig. 16 das Signal VCS oder bei dem Logik-Gatter nach Fig. 17 das Signal VCS'', steuert die Leistung in jedem Logik-Gatter. Wie vorher erklärt wurde, hat eine Änderung der Leistung in den Logik-Gattern des spannungsgesteuerten Oszillators eine Frequenzänderung des Signales RLF zur Folge. Wie das vorher bei der Beschreibung der Verwendung von Transistor-Transistor-Logik in dem spannungsgesteuerten Oszillator diskutiert wurde, ist die Pegelverschiebungsschaltung erforderlich oder nicht, das pegelverschobene Signal des spannungsgesteuerten Oszillators und/oder das Signal VR können erforderlich sein oder nicht, und zusätzliche Schaltungen für das richtige Arbeiten des Reglers der Signalverzögerung (Fig. 4) können nötig sein oder nicht.
  • In den Fign. 16 und 17 sind zwei Beispiele für die Steuerung der Leistung eines 12L-Gatters dargestellt. Fig. 16 zeigt, daß der Strom durch das Element TA gesteuert wird durch eine variable Spannung VCS. Die Spannung VCC besitzt einen festen Wert, so daß, wenn die Spannung des Signals VCS abnimmt, die dem Logik-Gatter zugeführte Leistung zunimmt und dadurch die Signalverzögerung des Logik-Gatters abnimmt. Wenn die Spannung des Signals VCS zunimmt, nimmt die dem Logik-Gatter zugeführte Leistung ab, was wiederum die Signalverzögerung des logischen Gatters vergrößert. Für die Fachleute ist ersichtlich, daß zum Erzielen der richtigen Arbeitsweise der Reglerschaltung für die Signalverzögerung (Fig. 4) die Signale U und D, die von der 0 Vergleichsschaltung (Fig. 5) erzeugt werden, logisch invertiert werden müssen (U und D).
  • Fig. 17 zeigt ein I2L-Gatter, das durch eine Spannungsänderung über das Element B gesteuert wird. Die Basis des Elementes TA ist mit Masse verbunden, so daß, wenn das Signal VCS sich ändert, der Strom durch das Element TA sich ändert. Wenn die Spannung des Signals VCS zunimmt, nimmt die Leistung in dem Logik-Gatter zu und seine Signalverzögerung ab. Wenn die Spannung des Signals VCS abnimmt, nimmt auch die dem Logik-Gatter zugeführte Leistung ab und damit seine Signalverzögerung zu. Es sei bemerkt, daß für diese spezielle Logik-Gatter die Spannung VCS nicht zum spannungsgesteuerten Oszillator und den restlichen Logik-Gattern auf dem Halbleiterchip verteilt wird. Stattdessen wird das Signal VCS'' zu dem spannungsgesteuerten Oszillator und den restlichen Logik-Gattern auf dem Halbleiterchip verteilt.
  • Fig. 18 zeigt die Schaltung eines spannungsgesteuerten Oszillators, der in einem Ausführungsbeispiel mit Feldeffekttransistoren verwendet werden kann. Das Eingangssignal VCS regelt die Leistung, die jedem Logik-Gatter (Fig. 19) zugeführt wird. Wie schon früher erklärt, hat eine Änderung der den Gattern des spannungsgesteuerten Oszillators zugeführten Leistung eine Frequenzänderung des Signales RLF zur Folge. Ein Erhöhen der dem Logik-Gatter (Fig. 19) zugeführten Leistung verringert die Signalverzögerung und ein Vermindern der dem Logik-Gatter zugeführten Leistung vergrößert dessen Signalverzögerung.
  • Im folgenden sind eine Reihe von Änderungen und Modifikationen der Erfindung aufgezählt, die vorgenommen werden können, ohne den Bereich der Erfindung zu verlassen:
    • 1. Es ist nicht notwendig, einen Phasenregelkreis zu verwenden. Es kann ein Frequenzregelkreis verwendet werden.
    • 2. Es ist nicht notwendig, den Systemtakt zu verwenden. Es kann ein eigener Taktgeber verwendet werden.
    • 3. Inverter sind nicht notwendigerweise die einzige Art von Gattern, die für den spannungsgesteuerten Oszillator verwendet werden können.
    • 4. Der Frequenzvergleich kann durch RRC-Filter und eine Spannungsvergleichsschaltung durchgeführt werden.
    • 5. Es kann mehr als ein Regler auf einem Halbleiterchip vorhanden sein.
    • 6. Die Pufferschaltung oder der Leistungsverstärker kann einen von 1 verschiedenen Verstärkungsfaktor haben.
    • 7. Das Tiefpaßfilter kann sich in der Pufferschaltung befinden.
  • Das der Erfindung zugrundeliegende Konzept kann folgendermaßen zusammengefaßt werden:
    • Bei jeder Schaltung mit einer Abhängigkeit der Schaltgeschwindigkeit von der Leistung kann die Schaltgeschwindigkeit eingestellt oder geregelt werden durch Verändern der der Schaltung zugeführten Leistung.
  • Die Vorrichtung, durch die die Leistung variiert werden kann, wird zustandegebracht durch eine Rückkopplungsschleife, die im wesentlichen enthält das Signal eines Oszillators (, der aus den zu regelnden Gattern aufgebaut ist), ein Bezugssignal (Takt), eine Vorrichtung zum Vergleichen der Bezugs- und Oszillatorsignale, die ein Fehlersignal erzeugt und eine Vorrichtung zum Umsetzen des Fehlersignals in das geeignete Steuersignal.
  • Der Oszillator kann in irgendeiner Weise aus einer Reihe von Möglichkeiten, die dem Fachmann bekannt sind, aufgebaut sein. Zur Erläuterung wurde die Verwendung eines spannungsgesteuerten Oszillators beschrieben. Als Bezugssignal wurde ein Taktsignal gewählt.
  • Die Vergleichsschaltung, die die Funktion eines Frequenz/ Spannungswandlers oder eines Frequenz;Stromwanälers erfüllt, kann irgendeine dem Fachmann bekannte Vorrichtung sein, wie ein Impulsbreitenmodulator, D-Flipflops, Digital-Analog-Umsetzer oder Phasenregelkreise. Zur Erläuterung wurde die Verwendung einer als Phasenregelkreis arbeitenden Phasenvergleichsschaltung besonders detailliert beschrieben.

Claims (6)

1. Schaltung zum Angleichen der Signalverzögerungszeiten von miteinander verbundenen Halbleiterchips an einen Sollwert, der durch die Frequenz eines extern zugeführten Impulszuges charakterisiert wird und mittels einer auf jedem Halbleiterchips vorgesehenen Regelschaltung durch Ändern der dem Halbleiterchip zugeführten elektrischen Leistung erreicht wird, welche Regelschaltung einen steuerbaren Oszillator und eine Phasenvergleichsschaltung enthält, in der die Frequenz des steuerbaren Oszillators mit der des extern zugeführten Impulszuges verglichen und bei Abweichung bis zur Synchronisation nachgeregelt wird, dadurch gekennzeichnet, daß an die Phasenvergleichsschaltung auch eine Zusatzschaltung angeschlossen ist, die an ihren Ausgängen ein Signal darüber liefert, ob die Frequenz des steuerbaren Oszillators, die die relative Signalverzögerungszeit der Schaltungen des Halbleiterchips kennzeichnet, höher, gleich oder niedriger als die des extern zugeführten Impulszuges ist.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Zusatzschaltung an erste Ausgänge (U, D) der Phasenvergleichsschaltung angeschlossen ist, mit denen ein auf die Phasenvergleichsschaltung folgendes Tiefpaßfilter verbunden ist, sowie an zweite Ausgänge, an denen die Phasenvergleichsschaltung Signale (U, D) liefert, die zu den dem Tiefpaßfilter zugeführten komplementär sind, und an dritte Ausgänge (B, C), an denen interne Signale der Phasenvergleichsschaltung verfügbar sind.
3. Schaltung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Zusatzschaltung aus drei Verknüpfungsgliedern aufgebaut ist, an deren Ausgängen die elektrischen Signale bezüglich der Frequenz des steuerbaren Oszillators vorliegen und bei denen die Ausgänge zweier Verknüpfungsglieder auch an das dritte, die Frequenzgleichheit anzeigende, angeschlossen sind.
4. Schaltung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Zusatzschaltung aus NOR-Verknüpfungsgliedern aufgebaut ist.
5. Schaltung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß das elektrische Signal am Ausgang der Zusatzschaltung als elektrisches Potential vorliegt.
6. Schaltung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß das elektrische Signal am Ausgang der Zusatzschaltung als elektrischer Strom vorliegt.
EP82100160A 1981-01-29 1982-01-12 Schaltung zum Angleichen der Signalverzögerungszeiten von miteinander verbundenen Halbleiterschaltungen Expired EP0057351B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US229417 1981-01-29
US06/229,417 US4383216A (en) 1981-01-29 1981-01-29 AC Measurement means for use with power control means for eliminating circuit to circuit delay differences

Publications (3)

Publication Number Publication Date
EP0057351A2 true EP0057351A2 (de) 1982-08-11
EP0057351A3 EP0057351A3 (en) 1982-09-01
EP0057351B1 EP0057351B1 (de) 1984-07-04

Family

ID=22861163

Family Applications (1)

Application Number Title Priority Date Filing Date
EP82100160A Expired EP0057351B1 (de) 1981-01-29 1982-01-12 Schaltung zum Angleichen der Signalverzögerungszeiten von miteinander verbundenen Halbleiterschaltungen

Country Status (4)

Country Link
US (1) US4383216A (de)
EP (1) EP0057351B1 (de)
JP (1) JPS57140033A (de)
DE (1) DE3260302D1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4939389A (en) * 1988-09-02 1990-07-03 International Business Machines Corporation VLSI performance compensation for off-chip drivers and clock generation
US5337254A (en) * 1991-12-16 1994-08-09 Hewlett-Packard Company Programmable integrated circuit output pad
US5254891A (en) * 1992-04-20 1993-10-19 International Business Machines Corporation BICMOS ECL circuit suitable for delay regulation
WO1995022206A1 (en) * 1994-02-15 1995-08-17 Rambus, Inc. Delay-locked loop
US5794019A (en) * 1997-01-22 1998-08-11 International Business Machines Corp. Processor with free running clock with momentary synchronization to subsystem clock during data transfers
US5959481A (en) * 1997-02-18 1999-09-28 Rambus Inc. Bus driver circuit including a slew rate indicator circuit having a one shot circuit
US6002280A (en) * 1997-04-24 1999-12-14 Mitsubishi Semiconductor America, Inc. Adaptable output phase delay compensation circuit and method thereof
US7256628B2 (en) * 2003-01-29 2007-08-14 Sun Microsystems, Inc. Speed-matching control method and circuit
US7330080B1 (en) 2004-11-04 2008-02-12 Transmeta Corporation Ring based impedance control of an output driver
KR100803360B1 (ko) * 2006-09-14 2008-02-14 주식회사 하이닉스반도체 Ｐｌｌ 회로 및 그 제어 방법
US8564411B2 (en) * 2006-12-04 2013-10-22 Michelin Recherche Et Technique Back-door data synchronization for a multiple remote measurement system
CN104932305B (zh) * 2015-05-29 2017-11-21 福州瑞芯微电子股份有限公司 采样延时调整方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0012839A1 (de) * 1978-12-22 1980-07-09 International Business Machines Corporation Verfahren zur Angleichung der unterschiedlichen Signalverzögerungszeiten von Halbleiterchips durch Verändern einer Betriebsspannung und Vorrichtung zur Durchführung des Verfahrens
EP0046482A1 (de) * 1980-05-16 1982-03-03 International Business Machines Corporation Schaltung zum Angleichen der Signalverzögerungszeiten von untereinander verbundenen Halbleiterchips

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4818671B1 (de) * 1969-06-06 1973-06-07
DE2021824C3 (de) * 1970-05-05 1980-08-14 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithische Halbleiterschaltung
US3602799A (en) * 1970-06-24 1971-08-31 Westinghouse Electric Corp Temperature stable constant current source
DE2060504C3 (de) * 1970-12-09 1973-08-30 Itt Ind Gmbh Deutsche Monolithisch integrierbare Schaltungsanordnung zum Ansteuern eines oder mehrerer als stromkonstanthaltende Elemente angeordneter Transistoren
JPS5033753B1 (de) * 1971-02-05 1975-11-01
US3794861A (en) * 1972-01-28 1974-02-26 Advanced Memory Syst Inc Reference voltage generator circuit
US4145621A (en) * 1972-03-04 1979-03-20 Ferranti Limited Transistor logic circuits
US3743850A (en) * 1972-06-12 1973-07-03 Motorola Inc Integrated current supply circuit
US3803471A (en) * 1972-12-22 1974-04-09 Allis Chalmers Variable time ratio control having power switch which does not require current equalizing means
US3808468A (en) * 1972-12-29 1974-04-30 Ibm Bootstrap fet driven with on-chip power supply
US3978473A (en) * 1973-05-01 1976-08-31 Analog Devices, Inc. Integrated-circuit digital-to-analog converter
US4029974A (en) * 1975-03-21 1977-06-14 Analog Devices, Inc. Apparatus for generating a current varying with temperature
US4004164A (en) * 1975-12-18 1977-01-18 International Business Machines Corporation Compensating current source
US4100431A (en) * 1976-10-07 1978-07-11 Motorola, Inc. Integrated injection logic to linear high impedance current interface
US4160934A (en) * 1977-08-11 1979-07-10 Bell Telephone Laboratories, Incorporated Current control circuit for light emitting diode
US4172992A (en) * 1978-07-03 1979-10-30 National Semiconductor Corporation Constant current control circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0012839A1 (de) * 1978-12-22 1980-07-09 International Business Machines Corporation Verfahren zur Angleichung der unterschiedlichen Signalverzögerungszeiten von Halbleiterchips durch Verändern einer Betriebsspannung und Vorrichtung zur Durchführung des Verfahrens
EP0046482A1 (de) * 1980-05-16 1982-03-03 International Business Machines Corporation Schaltung zum Angleichen der Signalverzögerungszeiten von untereinander verbundenen Halbleiterchips

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IBM Technical Disclosure Bulletin, Band 16, Nr. 7, Dezember 1973 New York (US) H.H. BERGER: "Switching Speed Control in Digital Circuits" seiten 2304-2305 * ingesamt * *
IEEE International Solid-State Circuits Conference, Digest of Technical Papers, Band 19, Nr. 19, 18. Februar 1976, New York (US) G.M. BLASER u.a.: "Substrate and Load Gate Voltage Compensation" seiten 56, 57 * insgesamt * *

Also Published As

Publication number Publication date
JPS57140033A (en) 1982-08-30
US4383216A (en) 1983-05-10
EP0057351B1 (de) 1984-07-04
JPH0315381B2 (de) 1991-02-28
DE3260302D1 (en) 1984-08-09
EP0057351A3 (en) 1982-09-01

Similar Documents

Publication Publication Date Title
EP0046482B1 (de) Schaltung zum Angleichen der Signalverzögerungszeiten von untereinander verbundenen Halbleiterchips
DE69530905T2 (de) Schaltung und Verfahren zur Spannungsregelung
DE3241364C2 (de)
DE2111979A1 (de) Feldeffekt-Halbleitereinrichtung
DE2426394B2 (de) Saegezahngenerator
DE3116603A1 (de) "digitaler phasenvergleicher mit erhoehter empfindlichkeit fuer kleine phasenunterschiede"
DE2457753A1 (de) Temperaturkompensierte elektronische spannungsquelle
DE1948851A1 (de) Signaluebertragungsschaltung,insbesondere Phasenteilerschaltung
DE3725339A1 (de) Automatische justierschaltung zum justieren der zeitkonstanten einer filterschaltung
DE19530472A1 (de) Konstantstromschaltung
DE2254618A1 (de) Schaltungsanordnung zur referenzspannungserzeugung
DE3906927A1 (de) Treiberschaltung
DE2058939A1 (de) Integratorschaltung
EP0057351A2 (de) Schaltung zum Angleichen der Signalverzögerungszeiten von miteinander verbundenen Halbleiterschaltungen
DE2422653C2 (de) Integrierte Halbleiteranordnung mit Feldeffekt-Transistoren
DE2941870C2 (de) Logikschaltung mit einem Strommodlogikkreis
DE3505308C2 (de)
DE2540867C2 (de) Temperaturkompensierte emittergekoppelte Multivibratorschaltung
DE19725459A1 (de) Von externer Spannung unabhängiger Sperrvorspannungspegeldetektor
EP0562359A1 (de) Ansteuerschaltung für eine Laserdiode
DE2240971A1 (de) Torschaltung
DE3528550C2 (de)
DE3102398C2 (de)
DE2250625A1 (de) Stromregler
DE2533199A1 (de) Schaltungsanordnung zur erzeugung einer von aenderungen der versorgungsspannung unabhaengigen hilfsspannung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Designated state(s): DE FR GB IT

AK Designated contracting states

Designated state(s): DE FR GB IT

17P Request for examination filed

Effective date: 19821116

ITF It: translation for a ep patent filed

Owner name: IBM - DR. ALFREDO BRAVI

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Designated state(s): DE FR GB IT

REF Corresponds to:

Ref document number: 3260302

Country of ref document: DE

Date of ref document: 19840809

ET Fr: translation filed
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
ITTA It: last paid annual fee
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19920121

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 19921222

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 19921223

Year of fee payment: 12

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Effective date: 19931001

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Effective date: 19940112

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 19940112

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Effective date: 19940930

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST