DE3232155C2

DE3232155C2 - Schaltungsanordnung zur Regelung der Phasendifferenz zwischen einem Eingangssignal und einem Ausgangssignal

Info

Publication number: DE3232155C2
Application number: DE3232155A
Authority: DE
Inventors: Eric Jon Hillsboro Oreg. Dickes; Robert Timothy Beaverton Oreg. Flegal; Thomas Cruikshank Hill
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1981-09-01
Filing date: 1982-08-30
Publication date: 1986-08-14
Also published as: US4510461A; FR2519486A1; FR2519486B1; GB2104742B; GB2104742A; DE3232155A1; NL8203364A; CA1194935A; JPS5843632A

Abstract

Phasenfestlegungs-Schaltungsanordnung mit einem Phasen/Frequenz-Detektor (16) einer Vielzahl von wählbaren Filtern (22 bis 26) und einer Vielzahl von Generatoren (30 bis 34) zur Erzeugung von Signalen variabler Frequenz, in der diese Komponenten in einer Schleife zur Festlegung eines Ausgangssignals auf ein Eingangssignal zusammengeschaltet sind. Eine Bereichsfehlerbedingung-Detektorschaltung (36, 38) erleichtert die automatische Auswahl einer Filter- und Generatorkompensation für die Signalfestlegung.

Description

Die Erfindung geht aus von einer Schaltungsanordnung zur Regelung der Phasendifferenz zwischen einem Eingangssignal an einem Eingangsanschluß und einem Ausgangssignal an einem Ausgangsanschluß nach dem Oberbegriff des Anspruchs 1.

Bei einer nach der DE-OS 29 38 780 bekannten Schaltungsanordnung dieser Art liegt der Frequenzbereich eines ersten Oszillators innerhalb des Frequenzbereichs eines zweiten Oszillators. Der erste Oszillator hat einen im Vergleich zum zweiten Oszillator kleinen Ziehbereich. Der Oszillator mit dem kleinen Ziehbereich ist bei kleinen Phasendifferenzen, der mit dem großen Ziehbereich bei großen Phasendifferenzen wirksam. Eine Umschaltung von dem einen Oszillator auf den anderen Oszillator erfolgt nach Maßgabe der jeweils ermittelten Phasendifferenz.

Eine nach der DE-OS 22 61 481 bekannte Schaltungsanordnung weist einem von einer Gleichspannung gesteuerten Oszillator parallel vorgeschaltete Schleifenfilter auf, von denen jedes jeweils einer Ausgangsfrequenz des Oszillators zugeordnet ist Eine Umschaltung der Schleifenfilter auf den Eingang des Oszillators erfolgt nach Maßgabe der jeweils von dem Oszillator abgegebenen Frequenz.

Aufgabe der Erfindung ist es, eine Schaltungsanordnung nach dem Oberbegriff des Anspruches 1 anzugeben, die über einen großen, kontinuierlich zusammenhängenden Frequenzbereich Phasendifferenzen zwischen dem Eingangssignal und dem Ausgangssignal regeln kann.

Die Lösung dieser Aufgabe ist im Kennzeichen des Anspruchs 1 angegeben.

Anspruch 2 betrifft eine vorteilhafte Ausgestaltung der Schaltungsanordnung gemäß Anspruch 1.

Der Frequenzbereich, innerhalb dessen die Schaltungsanordnung die genannte Phasendifferenz regeln kann, ist durch den Frequenzbereich gegeben, den die sich überlappenden Frequenzbereiche der Oszillatoren abdecken. Je nach der vorliegenden Frequenz oder einem vorliegenden engen Frequenzbereich wird selbsttätig eines der Filter eingeschaltet.

Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Es zeigt

F i g. 1 ein Blockschaltbild einer konventionellen Phasenfestlegungs-Schaltungsanordnung,

Fi g. 2 ein Blockschaltbild einer bevorzugten Ausführungsform der Erfindung,

Fig.3 ein detailliertes Schaltbild eines Phasen/Frcquenz-Detektors zur Verwendung in der erfindungsgemäßen Schaltungsanordnung,

F i g. 4 ein Signaldiagramm zur Erläuterung der Phasenvergleichsfunktion des Detektors nach F i g. 3,

Fig.5 ein Signaldiagramm zur Erläuterung des Falles, in dem das Eingangssignal zum Ausgangssignal um eine halbe Periode voreilt,

F i g. 6 ein Signaldiagramm zur Erläuterung des Falles, in dem die Eingangssignalfrequenz gleich der doppelten Ausgangssignalfrequenz ist,

Fig.7 ein Schaltbild, aus dem Einzelheiten von schaltbaren Filtern und Detektoren für Bereichsüberschreitungen und Bereichsunterschreilungen zur Verwendung in der Schaltungsanordnung nach Fig. 2 ersichtlich sind und

F i g. 8 ein Schaltbild, aus dem Einzelheiten von in der Schaltungsanordnung nach Fig.2 verwendbaren spannungsgesteuerten Oszillatoren ersichtlich sind.

Gemäß Fig. 1 besitzt eine konventionelle Schaltungsanordnung zur Regelung der Phasendifferenz einen Phasendetektor 10, ein Filter 12 und einen spannungsgesteuerten Oszillator 14. Der Phasendetektor 10 vergleicht die Phase eines Eingangssignals mit der Phase eines vom spannungsgesteuerten Oszillator 14 gelieferten Ausgangssignals und erzeugte eine Impulsspannung, deren Breite der Phasendifferenz zwischen den beiden Signalen direkt proportional ist. Das Filter 12 überführt den Ausgangsimpuls vom Phasendetektor 10 in eine Gleichspannung zur Steuerung der Oszillatorfrequenz des spannungsgesteuerten Oszillators 14. Somit wird ein Ausgangssignal Fms mit einem Eingangssignal Fein synchronisiert, so daß die Phase des Ausgangssignals auf die Phase des Eingangssignals festgelegt ist.

Eine bevorzugte Ausführungsform der erfindungsgemäßen Schaltungsanordnung ist im Blockschaltbild

10

15

20

nach Fig.2 dargestellt. Ein Phasen/Frequenz-Detektor 16 vergleicht ein Eingangssignal an einer Klemme 18 mit einem Ausgangssignal an einer Klemme 20 und erzeugt Ausgangsimpulse, deren Impulsdauer und Frequenz entweder durch eine konstante oder jich ändernde Phasendifferenz zwischen dem Eingangs- und Ausgangssignal festgelegt sind. Der Phase r/Frequenz-Detektor (im Gegensatz zu einem einfachen Phasendetekior) besitzt zwei Betriebsarten, d. h, eine Phasenerfassung und eine Frequenzerfassung. Das Ausgangssig; ;al ist der Phasendifferenz von zwei eng beieinanderliegenden Frequenzen proportional und für Frequenzdifferenzen, welche größer als 2:1 sind, entweder auf einen hohen oder einen niedrigen Pegel festgelegt. Die Ausgangsimpulse des Phasen/Frequenz-Detektors 16 werden über einen Schalter 28 in eine Filteranordnung einer Vielzahl von Schleifenfiltern 22 bis 26 eingespeist Die ■Integrationskonstanten der Filter sind unterschiedlich, wobei jedes Filter im Sinne der besten Schleifendynamik einen eigenen optimalen Impulsfrequenzbereich zur Überführung der Ausgangsimpulse vom Phasen/ Frequenz-Detektor 16 in eine Gleichspannung besitzt. Steuerspannungsausgänge der Filter 22 bis 26 sind über einen Bereichsüberschreitungs-Detektor 36 und einen Bereichsunterschreitungs-Detektor 38 an spannungsgesteuerte Oszillatoren 30 bis 34 angekoppelt. Die Oszillatorfrequenz und die Phase der spannungsgesteuerten Oszillatoren 30 bis 34 werden durch die Ausgangsgleichspannung der Filter 22 bis 26 gesteuert, wobei ein ausgewählter Ausgang dieser spannungsgesteuerten Oszillatoren über einen Schalter 40 an den Phasen/Friquenz-Detektor 16 und eine Klemme 20 angekoppelt ist. Der Bereichsüberschreitungs- und der Bereichsunlerschrcitungs-Detektor 36 und 38 vergleichen die Ausgangssteuerspannung vom ausgewählten Filter der Schleifenfilter 22 bis 26 mit Referenzspannungen V_rci\ und Vrrf-2, wobei eine Schaltersteuereinheit 42 die Schalter 28 und 40 als Funktion der Ausgangssignale der Detektoren 36 und 38 steuert. Bei der in Rede stehenden Ausführungsform werden das Filter 22 in Verbindung mit den spannungsgesteuerlen Oszillatoren 30 und 31, das Filter 24 in Verbindung mit den spannungsgesteuerten Oszillatoren 31 und 32, das Filter 25 in Verbindung mit den spannungsgesteuerten Oszillatoren 32 und 33 und das Filter 26 in Verbindung mit den spannungsgesteuerten Oszillatoren 33 und 34 verwendet. Die Frequenzbereiche der Filter 22 bis 26 sind von einem unteren Frequenzbereich nach oben eingestellt, während die Frequenzbereiche der spannungsgesteuerten Oszillatoren 30 bis 34 von einem unteren Frequenzbereich nach oben eingestellt sind. Die Filter 22 und 24 sowie die spannungsgesteuerten Oszillatoren 30 und 31 decken einen unleren Frequenzbereich ab, die Filter 24 und 25 sowie die spannungsgesteuerten Oszillatoren 31,32 und 33 einen mittleren Frequenzbereich und die Filter 25 und 26 sowie die spannungsgesteuerten Oszillatoren 33 und 34 einen oberen Frequenzbereich. Die Schalter-Steuereinheit 42 kann ein einen Mikroprozessor, einen Speicher mit wahlfreiem Zugriff als Zwischenspeicher und einen Festwertspeicher als Programmspeicher enthaltendes System sein.

Wenn die Schalter 28 und 40 das Filter 22 und den spannungsgesteuerten Oszillator 30 auswählen und die Eingangsfrequenz F_e,_n im unteren Frequenzbereich liegt, so erzeugt der spannungsgesteuerte Oszillator 30 ein Ausgangssignal, dessen Phase auf das niederfrequente Eingangssignal an der Klemme 18 festgelegt ist. Nimmt die Eingangsfrequenz F_c,„ zu, so nimmt die Phasendifferenz zwischen dem Eingangssignal und dem Ausgangssignal zu, so daß auch die Ausgleichsspannung des Filters 22 entsprechend zunimmt Wenn diese Ausgangsgleichspannung bis zu einem Punkt zunimmt, der oberhalb der Referenzspannung V_ici\ liegt, so erfaßt der Bereichsüberschreitungs-Detektor 36 diese Situation und liefert ein Ausgangssteuersignal zur Schaltersteuereinheit 42. Als Funktion dieses Ausgangssignals steuert die Schaltersteuereinheit 42 die Wirkung des Schalters 40 so, daß dieser den spannungsgesteuerten Oszillator 31 auswählt. Liegt die Eingangsfrequenz F_sln im Bereich des spannungsgesteuerten Oszillators 31, so liegt die Ausgangssteuerspannung vom Filter 22 zwischen den Referenzspannungen V_rcn und V_rcfi, wobei die Schaltersteuereinheit 42 die Schalter 28 und 40 nicht weiter steuert. Der spannungsgesteuerte Oszillator 31 wird auf die Phase und die Frequenz des Eingangssignals festgelegt. Ist die Eingangsfrequenz F_CI„ größer als der Bereich des spannungsgesteuerten Oszillators 31, so liegt die Ausgangssteuerspannung vom Filter 22 höher als die Referenzspannung Ken, wobei der Bereichsüberschreitungs-Detektor 36 eine Ausgangssteuerspannung erzeugt, die in die Schaltersteuereinheit 42 eingespeist wird. Die Schaltersteuereinheit 42 steuert dann die Schalter 28 und 40 so, daß sie die Stufen 24 und 32 auswählen. Wenn die Eingangsfrequenz F_an weiter zunimmt, so werden, wie oben erläutert, die Filter 25 und 26 und die spannungsgesteuerten Oszillatoren 33 und 34 in dieser Reihenfolge ausgewählt.

Wenn die Schalter 28 und 40 das Filter 26 und den spannungsgesteuerten Oszillator 34 auswählen und die Eingangsfrequenz F₁.,,, unterhalb des Bereiches des spannungsgesteuerten Oszillators 34 liegt, so nimmt die Ausgangsspannung des Filters 26 ab. Da das Ausgangssignal des Filters 26 kleiner als die Referenzspannung Vrcn ist, liefert der Bereichsunterschreitungs-Detektor 38 ein Ausgangssteuersignal zur Schaltersteuereinheit 42. Damit wird der spannungsgesteuerte Oszillator 33 von der Schaltersteuereinheit 42 über den Schalter 28 ausgewählt. Liegt die Eingangssignalfrequenz F_em im Bereich des spannungsgesteuerten Oszillators 33, so wird die Ausgangssignalfrequenz F_aus vom spannungsgesteuerten Oszillator 33 auf die Eingangssignalfrequenz Fem festgelegt Liegt die Eingangssignalfrequenz Fen unterhalb des Bereichs des spannungsgesteuerten Oszillators 33, so wählen die Schalter 28 und 40 das Schleifenfilter 25 und den spannungsgesteuerten Oszillator 32 aus. Nimmt die Eingangssignalfrequenz F_em weiter ab, so werden die Filter 24 und 22 sowie die spannungsgesteuerten Oszillatoren 31 und 30 in dieser Reihenfolge ausgewählt. In der dargestellten Weise kann erfindungsgemäß der Festlegungsbereich der Phasenfestlegungs-Schaltungsanordnung erweitert werden.

Fig. 3 zeigt ein Schaltbild des in der Schaltungsanordnung nach F i g. 2 verwendeten Phasen/Frequenz-Detektors 16. Eine Klemme 44 nimmt das Eingangssignal F_el„ von der Klemme 18 (Fig. 2) auf, wobei die Klemme 44 an Takteingänge von Flip-Flops 46 und 48 angekoppelt ist. Eine Klemme 50 nimmt das Ausgangssignal F_aus von der Klemme 20 auf, wobei die Klemme 50 an Takteingänge von Flip-Flops 52 und 54 angekoppelt ist. Ausgänge Q der Flip-Flops 46 und 48 sind auf ein ODER-Gatter 56 gekoppelt, während ein Eingang D des Fi'p-Flops 46 an den Ausgang Q des Flip-Flops 48 angekoppelt ist. Ein NOR-Gatter 58 ist an Ausgänge Q der Flip-Flops 48 und 52 angekoppelt, um diese rückzusetzen. Ein ODER-Gatter 60 ist an die Ausgänge Q der Flip-Flops 52 und 54 angekoppelt, während ein Eingang

D des Flip-Flops 54 an den Ausgang Qdes Flip-Flops 52 angekoppelt ist. Eingänge D der Flip-Flops 48 und 52 liegen über eine Diode an einer positiven Speisespannung. Ein nicht invertiertes und ein invertiertes Ausgangssignal vom ODER-Gatter 56 steuern einen ersten Stromschalter, der durch Emitter gekoppelte Transistoren 62, 64 und einen Konstantstromquellen-Transistor 66 gebildet ist. Das nichtinvertierte und das invertierte Ausgangssignal des ODER-Gatters 60 steuern weiterhin einen zweiten Stromschalter, der durch Emitter ge- ίο koppelte Transistoren 68, 70 und einen Konstantstromquellen-Transistor 72 gebildet ist. Die Stromschalter bilden einen Ladungspumpkreis zur Lieferung von Strom für das an eine Ausgangsklemme 80 angekoppelte Schleifenfilter. Die Basen der Transistoren 66 und 72 sind an einen Spannungsteiler angekoppelt, der durch Widerstände und einen als Diode geschalteten Temperaturkompensationstransistor 74 gebildet ist. Die Kollektoren der Transistoren 64 und 68 sind an den Verbindungspunkt von Widerständen 76 und 78 sowie an die Klemme 80 angekoppelt. Signale A bis F gemäß den F i g. 4 bis 6 treten an in der Schaltung nach F i g. 3 mit A bis Fbezeichneten Punkten auf.

Die Wirkungsweise der Schaltung nach F i g. 3 ist die folgende. Zur Erläuterung wird auf F i g. 4 Bezug genommen, welche einige der Ausgangssignale im Phasenvergleichsbetrieb zeigt. Für die folgende Diskussion wird angenommen, daß die beiden Signale A und B (Eingangssignal bzw. Ausgangssignal) wie dargestellt in der Frequenz und der Phase gleich sind. Es wird weiterhin angenommen, daß alle vier Flip-Flops 46, 48, 52, 54 gerade rückgesetzt worden sind. Wenn der erste positive Signalsprung auftritt (es sei angenommen, daß das /■"„„-Signal A geringfügig voreilt, da die Signale niemals genau in Phase sind), wird das Flip-Flop 48 gesetzt. Die Flip-Flops 52 und 54 werden nicht gesetzt, da das Ausgangssignal F_aus noch nicht angekommen ist. Das Flip-Flop 46 kann nicht gesetzt werden, da ein tiefer Pegel an seinem Eingang D steht, wenn die Flanke des Signals F_c,„. das ein Triggersignal sein kann, ankommt. Der hohe logische Pegel am Eingang D schaltet das Gatter 56 wirksam, um den Transistor 64 für den Beginn der Ansteuerung der nächsten Stufe einzuschalten, um das Ladungspumpen zur Erhöhung der Schleifenfrequenz für das Schleifenfilter durchzuführen. Das Signal mit tiefem Pegel am Ausgang Q des Flip-Flops 48 ermöglicht, daß dieses Flip-Flop das Ausgangssignal des Gatters 58 steuert, das noch auf tiefem Pegel liegt. (Der hohe Pegel des Signals D wird ebenfalls in den Eingang D des Flip-Flops 46 eingegeben, um dieses Flip-Flop für die nächste ankommende Triggerperiode des Signals F_em vorzubereiten.) Bevor die Schaltung das Ladungspumpen wirklich beginnen kann, tritt die positive Flanke des Signals F_äm auf, das ein durch einen spannungsgesteuerten Oszillator geliefertes internes rechteckförmiges Signal sein kann, wodurch das Flip-Flop 52 gesetzt wird. Das Flip-Flop 54 kann nicht gesetzt werden, da das Signal E auf tiefem Pegel liegt wenn die Taktflanke auftritt Die Setz-Bedingung des Flip-Flops 52 bewirkt, daß das Signal E einen hohen Pegel annimmt, während der Ausgang Q des Flip-Flops 52 einen tiefen Pegel annimmt Dieser tiefe Pegel wird in das Gatter 58 eingespeist das die beiden Flip-Flops rücksetzt und das Ladungspump-Treibersignal beendet Das Ergebnis ist ein Ausgangsimpuls, der sehr geringfügig breiter als die Obertragungszeit des Gatters 58 und die Zeitdifferenz zwischen den Flip-Flops 48 und 52 ist so daß er gerade genug Energie enthält um das Ladungspump-Ausgangssignal zu erzeugen und die Frequenz geringfügig zu verschieben. Gemäß F ί g. 4 ist das resultierende Ausgangssignal der Schaltung an der Klemme 80 eine Folge von sehr schmalen Impulsen, welche die phasenstarre Schleife zunächst geringfügig in der Frequenz hochtreiben, und sodann wieder heruntertreiben, wodurch die Frequenz des eingespeisten Triggersignals F_c,_ngemittelt wird.

F i g. 5 zeigt den Fall, welcher auftritt, wenn das Triggersignal Fan dem Schleifensignal F.„„ um eine halbe Periode voreilt, so daß die Phase und auch die Frequenz unterschiedlich ist. Die erste positive Flanke des F_a„-Signals A setzt das Flip-Flop 48, wodurch das Flip-Flop 46 vorbereitet wird, das Pumpsignal zum Ladungspumpen über das Gatter 56 beginnt und das Gatter 58 wirksam geschaltet wird. Bevor die nächste positive Flanke des Signals A auftritt, setzt das rechteckförmige Signal B das Flip-Flop 52, während die beiden Flip-Flops 48 und 52 über das Ausgangssignal des Gatters 58 rückgesetzt werden. Damit wird das Ladungspumpsignal Fbeendet. Das Schleifenfilter kann auf einen Impuls dieser Breite ansprechen, so daß die Schleifenfrequenz geringfügig nach oben geändert wird. Die nächste positive Flanke des Signals A setzt das Flip-Flop 48 erneut, so daß der Prozeß wiederholt wird. Es ist zu bemerken, daß die Impulsbreite des zweiten Ladungssignals F kleiner ist und mit nachfolgenden Perioden weiter abnimmt. Schließlich justiert die Phasenfestlegungsschleife die Frequenz auf einen Punkt, so daß die positive Flanke des Signals öder positiven Flanke des Signals A voreill, wodurch angezeigt wird, daß der Korrekturprozeß die Mittelmarke überlaufen hat. Der Prozeß wird sodann umgekehrt, bis die Schaltung in Rückwärts- und Vorwärtsrichtung gemäß den vorstehenden Erläuterungen in die richtige Phasenlage einläuft.

F i g. 6 zeigt den Fall, wenn die Frequenz des Signals A mehr als doppelt so groß wie die Frequenz des Signals B ist Theoretisch können die inneren Puffer 48 und 52 (Phasendetektor) diese Größe des Frequenzunterschiedes beherrschen. Der Prozeß wäre jedoch langsam und zeitweise rückläufig, wenn Phasenübergänge auftreten, wie dies der Fall ist wenn die Frequenz eines Signals gleich der doppelten oder dreifachen Frequenz des anderen Signals ist.

Die erste positive Flanke des Signals A setzt das Flip-Flop 48, das das Flip-Flop 46 vorbereitet, um beim nächsten Signalsprung gesetzt zu werden, wenn das Signal B nicht zuerst ankommt. Dies geschieht nicht, da das Signal A in diesem Falle mehr als dreimal schneller als das rechteckförmige Signal ßist. Die zweite positive Flanke setzt in einem Zeitpunkt ii das Flip-Flop 48. Der positive Pegel am Ausgang ζ)des Flip-Flops 46 hat zu dieser Zeit keinen Effekt auf das Gatter, da der andere Eingang aufgrund des gesetzten Flip-Flops 48 bereits auf hohem Pegel liegt. In einem Zeitpunkt r₂ setzt das rechteckförmige Signal ßdas Flip-Flop 52, das seinerseits das Flip-Flop 48 rücksetzt Dies hat keinen Einfluß auf das Ausgangssignal des Gatters 56, das noch durch den Ausgang Q des Flip-Flops 46 gehalten wird. In einem Zeitpunkt tj wird das Flip-Flop 48 erneut gesetzt, wobei bei Fehlen des hohen Pegels des Signals D eine Rücksetzung erfolgt Dies hat wiederum keinen Einfluß auf das Ausgangssignal des Gatters 56, da das Signal D gerade steigt wenn das Signal am Ausgang ζ) des Flip-Flops 46 fällt. In einem Zeitpunkt u wird das Flip-Flop 46 gesetzt, das durch den hohen Pegel des Signals D wirksam geschaltet wurde. Die in einem Zeitpunkt /5 auftretende positive Flanke hat auf die beiden Flip-Flops keinen Einfluß, da diese gesetzt sind. In einem Zeitpunkt it, setzt

die positive Flanke des Rechtecksignals ßdäs Flip-Flop 52, das die beiden inneren Puffer 48 und 52 wiederum rücksetzt.

Da das Ausgangssignal des Gatters 56 weiterhin auf einem hohen Pegel bleibt, erhöht die phasenstarre Schleife die Frequenz des Ausgangssignals weiter. Schließlich fallen die Signale in einem Zeitpunkt fs zusammen, wobei die sehr kurzen Impulse, welche den Phasengleichlauf markieren, aufzutreten beginnen. Die inneren Puffer 48 und 52 übernehmen dann die Detektörfunktion im oben beschriebenen Sinne.

Das Ausgangssignal des Gatters 56 ist ein bipolares Treibersignal, das eine Hälfte der Ladungspumpschaltung ansteuert. Das Ausgangssignal des Gatters 56 ist ein entsprechendes Signal, das die andere Hälfte der Ladungspumpschaltung ansteuert. Solange die inneren Flip-Flops 48 und 52 den Phasensynchronisierungsprozcß steuern, bleiben beide Ausgangsleitungen auf hohem Pegel, wobei eine (nicht dargestellte) Steuerschaltung eine Information erhält, daß die Signale festgelegt sind. Wenn eines der äußeren Flip-Flops 46 oder 54 gesetzt wird, so nimmt die entsprechende Ausgangsleitung einen tiefen Pegel an, wodurch die Steuerschaltung eine Information erhält, daß die Signale nicht mehr miteinander synchron sind.

F i g. 7 zeigt ein Schaltbild der Schleifenfilter und des Bereichsüberschreitungs- und des Bereichsunterschreitungsdetektors 36 und 38 für die Schaltungsanordnung nach Fig.2. Eine die Ausgangsspannungen von der Klemme 80 gemäß F i g. 3 aufnehmende Klemme 82 ist über einen Stromeinstellwiderstand 86 an den invertierenden Eingang eines Operationsverstärkers 84 angekoppelt. Zwischen dem Ausgang und dem invertierenden Eingang des Operationsverstärkers 84 liegen ein Multiplexer 88, Zeittaktkondensatoren 90 bis 96 und ein Widerstand 98, wodurch ein erster Miller-Integrator gebildet wird. Im Multiplexer 88 wird eine Klemme X als Funktion eines zwei Bit-Steuersignals selektiv mit einer Klemme von Klemmen AO bis Xz verbunden, um die kapazitive Rückkoppelschleife des Miller-Integrators zu vervollständigen. Der nicht invertierende Eingang des Operationsverstärkers 84 ist über einen Widerstand geerdet. Der Ausgang des ersten Miller-Integrators, d. h. des Operationsverstärkers 84, ist über einen Widersland 102 an den invertierenden Eingang eines Operationsverstärkers 100 angekoppelt, dessen nicht invertierender Eingang eine Spannung von einem Spannungsteiler erhält Zwischen dem Ausgang und dem invertierenden Eingang des Operationsverstärkers 100 liegen ein Multiplexer 104, Kondensatoren 106 bis 110 und ein Widerstand 112. Der Multiplexer 104 entspricht dem Multiplexer 88, wobei Steuereingänge A und B das Steuersignal von der Schaltersteuereinheit 42 über Klemmen 114 und 116 sowie Puffertransistoren 118 und 120 aufnehmen. Wenn eine Klemme Vdes Multiplexers 104 an eine Klemme Y^ angekoppelt ist, arbeitet der Operationsverstärker 100 als Spannungsfolgerinverter, wobei der Widerstand 112 das einzige Rückkoppelelement ist Wenn die Klemme Y an eine Klemme von Klemmen VO, Vi und Yi angekoppelt ist, arbeitet der Operationsverstärker 100 als zweiter Miller-Integrator. Der erste und zweite Miller-Integrator bilden ein aktives Filter, dessen Charakteristik durch das Steuersignal an den Klemmen 114 und 116 gewählt wird. Dieses aktive Filter erzeugt daher die Ausgangsgleichspannung an einer Klemme 122 als Funktion der integrierten Impulsspannung an der Klemme 82. Die Multiplexer 88 und 104 entsprechen dem Schalter 28 nach F i g. 2.

Vergleichsstufen 124 und 126 vergleichen die Ausgangsspannung an der Klemme 122 mit den Fleferenzspannungen V_rcr\ und V^f₂, die durch einen durch Widerstände 128, 130 und 132 gebildeten Spannungsteiler erzeugt werden. Die Vergleichsstufen 124 und 126 entsprechen dem Bereichsüberschreitungs- und Bereichsunterschreitungs-Detektor 36 und 38, wobei Klemmen 134 und 136 an die Schaltersteuereinheit 42 angekoppelt sind.

ίο Unter normalen Betriebsbedingungen erzeugen der spannungsgesteuerte Oszillator 30, 32 oder 34 das Ausgangssignal, dessen Phase gleich der des Eingangssignals an der Klemme 82 ist. Manchmal ist ein Ausgangssignal erforderlich, das in bezug auf das Eingangssignal um einen vorgegebenen Betrag phasenverschoben ist. Zu diesem Zweck nimmt der invertierende Eingang des Operationsverstärkers 84 eine zweite Eingangsspannung von einem Digital-Analog-Wandler 138 über einen Puffer 140 und einen Eingangswiderstand 142' auf. Der Digital-Analog-Wandler 138 erhält ein digitales Steuersignal von einer (nicht dargestellten) Steuerschaltung, wie beispielsweise einem Mikroprozessorsystem. Der gewünschte Grad wird so eingestellt, daß der Digital-Analog-Wandler 138 die Gleichspannung zun ersten Miller-Integrator liefert. Da die Filter 22 bis 2(> aktive Filter in Form von Miller-Integratoren sind, ist es leicht, die beiden Eingangsspannungen zu summieren. Wird dem Summationseingang des Operationsverstärkers 84 ein Strom hinzugefügt oder von diesem ein Strom abgeführt, so wird die Schleife auf jede Impulsdauer und Polarität festgelegt, welche zur Kompensation von Verschiebungen notwendig sind. Auf diese Weise wird die Phasendifferenz zwischen dem Eingang 50 und dem Ausgang 44 durch den Digital-Analog-Wandler 138 programmiert.

F i g. 8 zeigt ein Schaltbild der spannungsgesteuerten Oszillatoren 30 bis 34 und des Schalters 40. Eine die Gleichspannung von der Klemme 122 aufnehmende Klemme 144 ist an Referenzklemmen V_rci von Digital-Analog-Wandlern 146 und 148 angekoppelt, welche Digitalsignale von der (nicht dargestellten) Steuerschaltung aufnehmen. Die Digitalsignale werden im Phasensynchronisierungsbetrieb jedoch auf vorgegebene Werte eingestellt. Die analogen Ausgangssignale der Digital-Anaiog-Wandler 146 und 148 steuern eine: Stromquellenschaltung 150 und eine Stromsenkenschaltung 152. Da die analogen Ausgangssignale der Digital-Analog-Wandler 146 und 148 sich als Funktion der Gleichspannung an der Klemme 144 ändern, steuert diese Gleichspannung die Ausgangsstromwerte der Stromquellen 150 und 152. Die Stromquelle 150 liefert den Strom für einen ersten Stromschalter, der durch Emitter gekoppelte Transistoren 154 und 156 gebildet wird. Die Stromquelle 152 nimmt den Strom von einem zweiten Stromschalter auf, welcher durch Emitter gekoppelte Transistoren 158 und 160 gebildet wird. Die Transistoren 154 und 158 werden durch einen Transistor 162 gesteuert, während die Transistoren 156 und KN!) durch einen Transistor 164 gesteuert werden. Die Basen der Transistoren 162 und 164 nehmen einen Gegetitaktimpuls von einem Pegeldetektor 166 auf. Die Kollektoren der Transistoren 156 und 158 sind geerdet, während die Kollektoren der Transistoren 154 und 160 an einen Puffer 168 und einen Kondensator 170 angekoppelt sind.

Kondensatoren 172 bis 178 werden durch elektromagnetische Relais 180 bis 186 dem Kondensator 170 selektiv parallelgeschaltet. Die Relais werden über Puffer 188 bis 194- durch eine Pufferschaltung 196 gesteuert.

welche ein Steuersignal von der Schaltersteuereinheit 42 enthält. Der Pegeldetektor 166 erfaßt vorgegebene obere und untere Pegel des Ausgangssignals vom Puffer 168 und erzeugt den Gegentaktimpuls, welcher bei jeder Erfassung der oberen und unteren Pegel des Puffers 168 logische Pegel (hoch oder tief) ändert.

Wenn die Transistoren 154 und 158 gleiten und die Transistoren 156 und 160 sperren, so lädt der Strom von der Stromquelle 150 die aus den Kondensatoren 170 bis 178 ausgewählten Kondensatoren. An den Kondensatoren wird dann ein Sägezahn mit positiver Steigung erzeugt. Wenn der Pegeldetektor 166 den oberen Pegel des Sägezahns erfaßt, so ändern sich die Pegel des Gegentaktimpulses vom Detektor 166, so daß die Transistoren 154 und 158 gesperrt und die Transistoren 156 und 160 durchgeschaltet sind. Die Stromquelle 152 nimmt den Strom von den Kondensatoren auf, so daß an diesen ein Sägezahn mit negativer Steigung erzeugt wird. Wenn der Pegeldetektor 166 den unteren Pegel des Sägezahns mit negativer Steigung erfaßt, so ändern sich die logischen Pegel des Detektors, so daß die Kondensatoren wiederum durch die Stromquelle 150 geladen werden. Die vorstehend erläuterten Operationen wiederholen sich, so daß an einer Klemme 198 ein dreieckförmiges Signal erhalten wird. Das rechteckförmige Ausgangssignal an einer Klemme 200 wird in die Klemme 20 eingespeist. Die Phase und die Frequenz des Ausgangssignals an der Klemme 200 werden daher durch die Gleichspannung an der Klemme 144 gesteuert, wobei der Frequenzbereich vom Wert der durch die Relais 180 bis 186 ausgewählten Kondensatoren abhängt. Die Reiais 180 bis 186 entsprechen dem Schalter 40 nach F i g. 2, während die anderen Komponenten den spannungsgesteuerten Oszillatoren 30 bis 34 entsprechen. Wenn der Phasensynchronisierungsbetrieb nicht ausgewählt ist, kann die Schaltung nach F i g. 5 ein Signal mit gewünschter Frequenz durch Einspeisung von Steuersignalen in die Digital-Analog-Wandler 146 und 148 sowie die Pufferschaltung 196 erzeugen. Die Gleichspannung an der Klemme 144 ist auf eine vorgegebene Spannung festgelegt, welche die gewünschte Ausgangsfrequenz erzeugt.

Aus den vorstehenden Erläuterungen folgt, daß eine Ausdehnung des Synchronisierungsbereiches möglich ist, welche größer als 1 000 000 : 1 ist.

Im Rahmen der Erfindung sind Abwandlungen der vorstehend beschriebenen Ausführungsbeispiele möglich. Beispielsweise können andere Arten von spannungsgesteuerten Oszillatoren beispielsweise Oszillatoren mit Kapazitätsdioden Verwendung finden. Anstelle von aktiven Filtern können auch passive Filter verwendet werden.

Hierzu 4 Blatt Zeichnungen
55

60

65

Claims

Patentansprüche:

1. Schaltungsanordnung zur Regelung der Pha sendifferenz zwischen einem Eingangssignal (F_em) an einem Eingangsanschluß (18) und einem Ausgangssignal (Fm) an einem Ausgangsanschluß (20) mit einer Detektorschaltung (16) zur Erfassung der Phasendifferenz zwischen dem Eingangssignal (F_e,^ und dem Ausgangssignal (F_aus) und zur Erzeugung einer der Phasendifferenz proportionalen elektrischen Größe, mit einer von der elektrischen Größe gesteuerten Filteranordnung (22, 24, 25,26) zur Erzeugung einer Gleichspannung, deren Höhe der Phasendifferenz proportional ist, und mit einer von der Gleichspannung gesteuerten Oszillatoranordnung (30, 31, 32, 33, 34) steuerspannungsabhängiger Frequenz zur Erzeugung des Ausgangssignals (F_aus), bei der die Oszillatoranordnung (30,31,32,33,34) mehrere, unterschiedlichen Frequenzbereichen zugeordnete Oszillatoren (30, 31, 32, 33, 34) aufweist, die parallel zueinander über einen ersten Wahlschalter (40) mit dem Ausgangsanschluß (20) verbunden sind, bei der die Gleichspannung einer Detektoranordnung (36, 38) zugeführt ist, die ein erstes Schaltsignal abgibt, wenn die Gleichspannung eine obere Grenze (V_ren) überschreitet und ein zweites Schaltsignal abgibt, wenn die Gleichspannung eine untere Grenze (V_reri) unterschreitet, und bei der eine von den Schaltsignalen gesteuerte Steuereinheit (42) zum Umschalten des ersten Wahlschalters (40) vorgesehen ist, dadurch gekennzeichnet, daß sich die Frequenzbereiche der Oszillatoren (30; 31; 32; 33; 34) teilweise überlappen, daß die Filteranordnung (22, 24, 25, 26) mehrere Filter (22; 24; 25; 26) aufweist, deren Frequenzbereiche sich ebenfalls teilweise überlappen und parallel zueinander über einen zweiten Wahlschalter (28) mit der Detektorschaltung (16) verbunden sind, und daß die Steuereinheit (42) auch zum Umschalten des zweiten Wahlschalters (28) ausgebildet ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Detektorschaltung (16) als logische Schaltung (46 bis 54) zur Erzeugung von elektrischen Impulsen ausgebildet ist, deren Breite der Phasendifferenz zwischen dem Eingangssignal (Fen) und dem Ausgangssignal (F_aus) proportional ist.