JP3881891B2 - 位相同期ループ回路ならびに該回路を備える光中継装置、光端局装置および光通信システム - Google Patents
位相同期ループ回路ならびに該回路を備える光中継装置、光端局装置および光通信システム Download PDFInfo
- Publication number
- JP3881891B2 JP3881891B2 JP2001542500A JP2001542500A JP3881891B2 JP 3881891 B2 JP3881891 B2 JP 3881891B2 JP 2001542500 A JP2001542500 A JP 2001542500A JP 2001542500 A JP2001542500 A JP 2001542500A JP 3881891 B2 JP3881891 B2 JP 3881891B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- circuit
- optical
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 title claims description 184
- 238000001514 detection method Methods 0.000 claims description 100
- 239000003990 capacitor Substances 0.000 claims description 25
- 230000010355 oscillation Effects 0.000 claims description 19
- 230000009191 jumping Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000000284 extract Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims 2
- 230000005540 biological transmission Effects 0.000 description 27
- 238000010586 diagram Methods 0.000 description 17
- 230000000694 effects Effects 0.000 description 9
- 230000001934 delay Effects 0.000 description 7
- 230000007613 environmental effect Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/29—Repeaters
- H04B10/291—Repeaters in which processing or amplification is carried out without conversion of the main signal from optical form
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/12—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a scanning signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/29—Repeaters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/695—Arrangements for optimizing the decision element in the receiver, e.g. by using automatic threshold control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optical Communication System (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本発明は、光中継装置に使用される位相同期ループ回路に関し、特に、入力信号の変化点密度が変化した場合でも、ほぼ一定のタイミングクロックを発生することができる位相同期ループ回路を提供することを目的とする。さらに、このような位相同期ループ回路を使用した光中継装置、光端局装置および光通信システムを提供することを目的とする。
光通信システムを構成する光中継装置および光端局装置では、ディジタル信号の各ビットを再生するためにビット同期が必要である。ビット同期は、外部タイミング方式と自己タイミング方式に分類される。外部タイミング方式は、タイミング情報を主信号とは別の伝送路で送信する方式である。自己タイミング方式は、主信号からタイミング情報をタイミング回路で抽出する方式である。このタイミング回路としては、タンク回路とリミッタを用いる構成と位相同期ループ（以下、「ＰＬＬ」と略記する。）回路を用いる構成とがある。
ＰＬＬ回路をタイミング回路に用いた光受信装置の構成について説明する。
図１６において、光伝送路を伝送した光信号は、光受信装置内の光電気変換回路（以下、「Ｏ／Ｅ」と略記する。）２０１で光信号から電気信号に変換され、等化増幅回路（以下、「ＥＱＬ」と略記する。）２０２で波形が歪んだ受信信号が補償される。この波形の劣化は、光伝送路の伝送損失、波長分散および非線形光学効果によって生じる。ＥＱＬ２０２からの出力は、受信信号を再生する識別回路（以下、「ＤＥＣ」と略記する。）２０３およびタイミング回路に供給される。
図１６において、光伝送路を伝送した光信号は、光受信装置内の光電気変換回路（以下、「Ｏ／Ｅ」と略記する。）２０１で光信号から電気信号に変換され、等化増幅回路（以下、「ＥＱＬ」と略記する。）２０２で波形が歪んだ受信信号が補償される。この波形の劣化は、光伝送路の伝送損失、波長分散および非線形光学効果によって生じる。ＥＱＬ２０２からの出力は、受信信号を再生する識別回路（以下、「ＤＥＣ」と略記する。）２０３およびタイミング回路に供給される。
タイミング回路は、位相比較器２０４および電圧制御発振器（以下、「ＶＣＯ」と略記する。）２０５を備えて構成され、より具体的には、位相信号検出回路、レファレンス回路、増幅器およびＶＣＯ２０５を備えて構成される。
ＥＱＬ２０２からの出力は、タイミング回路内で位相信号検出回路とレファレンス回路とに供給される。位相信号検出回路は、受信信号とタイミングクロックとの間の位相差に応じた電圧を出力する。レファレンス回路は、これらの位相差にかかわらず一定の電圧を出力する。この電圧値は、識別点にタイミングクロックの位相が合うように設定される。位相信号検出回路およびレファレンス回路の出力は、増幅器に出力される。増幅器は、これらの出力の差に応じた電圧をＶＣＯ２０５の発振周波数を制御する制御端子に出力する。このため、ＶＣＯ２０５は、位相信号検出回路の出力がレファレンス回路の出力に一致するように、すなわち、タイミングクロックの位相が識別点に一致するように発振する。ＶＣＯ２０５の出力は、位相信号検出回路およびＤＥＣ２０３に供給される。
ＥＱＬ２０２からの出力は、タイミング回路内で位相信号検出回路とレファレンス回路とに供給される。位相信号検出回路は、受信信号とタイミングクロックとの間の位相差に応じた電圧を出力する。レファレンス回路は、これらの位相差にかかわらず一定の電圧を出力する。この電圧値は、識別点にタイミングクロックの位相が合うように設定される。位相信号検出回路およびレファレンス回路の出力は、増幅器に出力される。増幅器は、これらの出力の差に応じた電圧をＶＣＯ２０５の発振周波数を制御する制御端子に出力する。このため、ＶＣＯ２０５は、位相信号検出回路の出力がレファレンス回路の出力に一致するように、すなわち、タイミングクロックの位相が識別点に一致するように発振する。ＶＣＯ２０５の出力は、位相信号検出回路およびＤＥＣ２０３に供給される。
このようにしてタイミング回路は、受信信号からタイミングクロックを生成する。そして、ＤＥＣ２０３は、このタイミングクロックで与えられる識別点で信号を「１」であるか「０」であるかを識別し、受信信号を再生する。
このようなタイミング回路のより詳細な構成を図１７に示す。
図１７において、ＥＱＬ２０２の出力は、Ｄフリップフロップ回路（以下、「Ｄ−ＦＦ」と略記する。）２１１および排他的論理和回路（exclusive or、以下、「ＥＸＯＲ」と略記する。）２１２にそれぞれ入力される。そして、ＶＣＯ２２０の出力は、Ｄ−ＦＦ２１１のクロック入力に入力される。
このようなタイミング回路のより詳細な構成を図１７に示す。
図１７において、ＥＱＬ２０２の出力は、Ｄフリップフロップ回路（以下、「Ｄ−ＦＦ」と略記する。）２１１および排他的論理和回路（exclusive or、以下、「ＥＸＯＲ」と略記する。）２１２にそれぞれ入力される。そして、ＶＣＯ２２０の出力は、Ｄ−ＦＦ２１１のクロック入力に入力される。
Ｄ−ＦＦ２１１の出力は、ＥＸＯＲ２１２、ＥＸＯＲ２１６および遅延回路２１５にそれぞれ入力される。
遅延回路２１５は、入力を１／２周期だけ遅らせてＥＸＯＲ２１６に出力する。ＥＸＯＲ２１２の出力は、出力部２１３およびＬＰＦ２１４を介して増幅器（以下、「ＡＭＰ」と略記する。）２１９に出力される。位相信号検出回路は、これらＥＸＯＲ２１２、出力部２１３およびＬＰＦ２１４から構成される。そして、ＥＸＯＲ２１６の出力は、出力部２１７およびＬＰＦ２１４を介してＡＭＰ２１９に出力される。レファレンス回路は、これら遅延回路２１５、ＥＸＯＲ２１６、出力部２１７およびＬＰＦ２１８から構成される。ＡＭＰ２１９は、ＬＰＦ２１４とＬＰＦ２１８との出力に応じた出力をＶＣＯ２２０の制御端子に出力する。
遅延回路２１５は、入力を１／２周期だけ遅らせてＥＸＯＲ２１６に出力する。ＥＸＯＲ２１２の出力は、出力部２１３およびＬＰＦ２１４を介して増幅器（以下、「ＡＭＰ」と略記する。）２１９に出力される。位相信号検出回路は、これらＥＸＯＲ２１２、出力部２１３およびＬＰＦ２１４から構成される。そして、ＥＸＯＲ２１６の出力は、出力部２１７およびＬＰＦ２１４を介してＡＭＰ２１９に出力される。レファレンス回路は、これら遅延回路２１５、ＥＸＯＲ２１６、出力部２１７およびＬＰＦ２１８から構成される。ＡＭＰ２１９は、ＬＰＦ２１４とＬＰＦ２１８との出力に応じた出力をＶＣＯ２２０の制御端子に出力する。
このようなタイミング回路では、「１０１０」や「１１００１１００」などの様々なパターンの受信信号が受信されると、位相信号検出回路およびレファレンス回路の出力は、変化点密度に応じて変化する。
図１８は、図１７に示すタイミング回路のタイムチャートである。図１８（ａ）は、変化点密度が１の場合を示し、図１８（ｂ）は、変化点密度が０．５の場合を示す。（ａ）および（ｂ）において、上から図１７における入力信号、ＶＣＯ２２０の出力、Ｄ−ＦＦ２１１の出力、出力部２１３の出力および出力部２１７の出力を示す。
図１８は、図１７に示すタイミング回路のタイムチャートである。図１８（ａ）は、変化点密度が１の場合を示し、図１８（ｂ）は、変化点密度が０．５の場合を示す。（ａ）および（ｂ）において、上から図１７における入力信号、ＶＣＯ２２０の出力、Ｄ−ＦＦ２１１の出力、出力部２１３の出力および出力部２１７の出力を示す。
ここで、タイミングクロックの位相を０に設定した場合には、その変化は、両者同様の割合で変化するので、結局、変化点密度にかかわらずタイミングクロックの位相は、０にほぼ固定される。このため、識別点は、ほぼ固定されるので、所定の誤り率で受信信号が再生される。
変化点密度とは、信号がマーク（「１」）からスペース（「０」）に変化する確率（スペースからマークに変化する確率）をいう。
変化点密度とは、信号がマーク（「１」）からスペース（「０」）に変化する確率（スペースからマークに変化する確率）をいう。
例えば、ディジタル信号が「１１１１００００」の場合では、４ビットに１ビットの割合で変化するので、変化点密度は、０．２５である。ディジタル信号が「１１００１１００」の場合では、２ビットに１ビットの割合で変化するので、変化点密度は、０．５である。ディジタル信号が「１０１０１０１０」の場合では、毎ビット変化するので、変化点密度は、１である。
ところで、識別点は、誤り率を改善するために、受信信号の波形劣化の状態に応じてタイミングクロックの位相を０からずらす必要がある。
なお、受信信号の波形劣化の状態は、アイパターン（アイダイヤグラム）のアイの縦の開きとアイの横の開きとから判断することができる。
識別点をタイミングクロックの位相の０を除く位相に設定した場合では、上述の回路において、変化点密度に応じて変化する位相信号検出回路の出力における変化の割合とレファレンス回路の出力における変化の割合とが相違する。このため、タイミングクロックの位相は、変化点密度が変化すると設定値から外れてしまう。すなわち、識別点が変化点密度の変化に応じて変化してしまう。
なお、受信信号の波形劣化の状態は、アイパターン（アイダイヤグラム）のアイの縦の開きとアイの横の開きとから判断することができる。
識別点をタイミングクロックの位相の０を除く位相に設定した場合では、上述の回路において、変化点密度に応じて変化する位相信号検出回路の出力における変化の割合とレファレンス回路の出力における変化の割合とが相違する。このため、タイミングクロックの位相は、変化点密度が変化すると設定値から外れてしまう。すなわち、識別点が変化点密度の変化に応じて変化してしまう。
また、ＰＬＬ回路の周波数引込み範囲（キャプチャレンジ）は、狭い。さらに、光信号の周波数（ビットレート）は、所定値で決まっているのに対し、ＶＣＯの自走発振周波数は、電源、温度および経年変化などの環境変化によって変動する。このため、光信号の周波数がＰＬＬの周波数引込み範囲内から外れて存在する場合が生じる。この状態では、タイミングクロックが設計通りに生成されないので、光受信装置が正常に動作しない状態となる。
そして、ＥＱＬは、例えば、低域通過フィルタおよびこれに縦続接続する高域利得跳ね上げ回路を備えて構成される。このようなＥＱＬにギガビットを超える信号を入力する場合では、低域通過フィルタや高域利得跳ね上げ回路などの間において、インピーダンス整合をとる必要がある。ところが、ベッセルトムソンフィルタなどの低域通過フィルタにおける通過帯域外では反射特性が悪く、そして、回路間をワイヤボンディングで接続すると、インピーダンス整合をとることが困難である。
図１９は、従来のＥＱＬの部分を詳細に示した光受信装置の構成を示す図である。（ａ）は、ブロック図であり、（ｂ）は、回路の実装の様子を示す模式図である。
図１９（ａ）において、電源２３１のマイナス端子は、接地され、そのプラス端子は、受光素子であるホトダイオード２３２、プリアンプ２３３、ベッセルトムソンフィルタ２３４および高域利得跳ね上げ回路２３５を介してＡＭＰ２３６に入力される。ＡＭＰ２３６の出力は、タイミング回路２３８およびＤＥＣ２３７に入力され、タイミング回路は、クロック信号を抽出してＤＥＣ２３７に入力され、ＤＥＣ２３７は、信号を再生して再生信号を出力する。
図１９（ａ）において、電源２３１のマイナス端子は、接地され、そのプラス端子は、受光素子であるホトダイオード２３２、プリアンプ２３３、ベッセルトムソンフィルタ２３４および高域利得跳ね上げ回路２３５を介してＡＭＰ２３６に入力される。ＡＭＰ２３６の出力は、タイミング回路２３８およびＤＥＣ２３７に入力され、タイミング回路は、クロック信号を抽出してＤＥＣ２３７に入力され、ＤＥＣ２３７は、信号を再生して再生信号を出力する。
また、図１９（ｂ）において、プリアンプ２３３とベッセルトムソンフィルタ２３４とは、接続手段であるワイヤボンディング２４１および伝送線路であるマイクロストリップライン２４２を介して接続される。ベッセルトムソンフィルタ２３４と高域利得跳ね上げ回路２３５との間の接続および高域利得跳ね上げ回路２３５とＡＭＰ２３６との間の接続も、同様である。
そこで、本発明の第１の目的は、タイミングクロックの位相を０を外して設定したとしても、変化点密度にかかわらず識別点をほぼ一定に維持するＰＬＬ回路を提供することである。
本発明は、環境の変化にかかわらず確実にＶＣＯをロックすることができる位相同期ループ回路ならびに該回路を備える光中継装置、光端局装置および光通信システムを提供することを目的とする。
本発明は、環境の変化にかかわらず確実にＶＣＯをロックすることができる位相同期ループ回路ならびに該回路を備える光中継装置、光端局装置および光通信システムを提供することを目的とする。
上述した目的は、入力信号がマークからスペースに変化する確率である変化点密度を検出する変化点密度検出手段と、電圧制御発振器の出力が所定の周波数および位相となるように、該変化点密度検出手段で検出された変化点密度に応じて位相比較器の出力パルスの振幅または時間幅を調整する調整手段とを備えることを特徴とする位相同期ループ回路によって達成される。
また、上述した目的は、該入力信号は、パルスであって、該位相比較器は、該入力信号と電圧制御発振手段の出力との位相差に応じた出力を出力する位相信号検出手段と、該入力信号に応じた一定値の基準信号を出力するレファレンス手段とを備え、該調整手段は、該位相信号検出手段の出力パルスの振幅と時間との積と該レファレンス手段の出力パルスの振幅と時間との積とが等しくなるように、該変化点密度検出手段で検出された変化点密度に応じて、該位相信号検出手段の出力パルスおよび該レファレンス手段の出力パルスの振幅と時間幅との組み合わせを調整することを特徴とする請求項１に記載の位相同期ループ回路によって達成される。
さらに、上述した目的は、入力信号がマークからスペースに変化する確率である変化点密度を検出する変化点密度検出手段と、位相比較器の出力パルスの振幅または時間幅を調整する調整手段とを備えるＰＬＬ回路の位相調整方法であって、電圧制御発振器の出力が所定の周波数および位相となるように、入力信号がマークからスペースに変化する確率である変化点密度を検出させ、この検出させた変化点密度に応じて位相比較器の出力パルスの振幅または時間幅を調整させることを特徴とするＰＬＬ回路の位相調整方法によって達成される。
また、上述の目的は、ＰＬＬ回路において、電圧制御発振器の出力が所定の周波数および位相となるように、入力信号の変化点密度に応じて位相比較器の出力を調整することで達成される。
また、上述の目的は、ＰＬＬ回路において、電圧制御発振器の出力が所定の周波数および位相となるように、入力信号の変化点密度に応じて位相比較器の出力を調整することで達成される。
位相比較器の出力の調整は、例えば、入力信号がパルスである場合に、パルスの振幅を調整することで行うことができる。また、例えば、入力信号がパルスである場合に、パルスの時間幅を調整することで行うことができる。
さらに、上述の目的は、上述のＰＬＬ回路において、電圧制御発振器の発振周波数を制御する制御端子に低周波信号を供給することで達成される。
さらに、上述の目的は、上述のＰＬＬ回路において、電圧制御発振器の発振周波数を制御する制御端子に低周波信号を供給することで達成される。
また、上述の目的は、光中継装置、光端局装置および光通信システムがこのようなＰＬＬ回路を備えることで達成される。
さらに、上述の目的は、３Ｒ中継の等化増幅器に集積化に適した回路を適用することで達成される。
さらに、上述の目的は、３Ｒ中継の等化増幅器に集積化に適した回路を適用することで達成される。
本発明では、所望の誤り率で動作する光中継装置、光端局装置および光通信システムが提供される。
また、本発明では、ギガビットの信号を扱う光中継装置、光端局装置および光通信システムが提供することである。
さらに、本発明では、ＰＬＬ回路、光中継装置および光端局装置が小型化される。
また、本発明では、ギガビットの信号を扱う光中継装置、光端局装置および光通信システムが提供することである。
さらに、本発明では、ＰＬＬ回路、光中継装置および光端局装置が小型化される。
また、本発明では、ＰＬＬ回路、光中継装置および光端局装置が小電力化される。
さらに、本発明では、ＰＬＬ回路、光中継装置および光端局装置が低廉に提供される。
さらに、本発明では、ＰＬＬ回路、光中継装置および光端局装置が低廉に提供される。
以下に実施の形態を図面に基づいて説明するが、各図で同一の構成については同一の参照符号を付し、その説明を省略する。
第１の実施形態について、説明する。
（第１の実施形態の構成）
第１の実施形態は、本発明を適用した光通信システムの実施形態である。
第１の実施形態について、説明する。
（第１の実施形態の構成）
第１の実施形態は、本発明を適用した光通信システムの実施形態である。
図１において、第１の実施形態の光通信システムは、光信号を送信する光送信装置２１と、送信された光信号を伝送する光伝送路２２と、伝送された光信号を受信する光受信装置２４と、光伝送路２２の間に光伝送路２２の伝送損失や波長分散などによる波形劣化を補償する光中継装置２３とを備えて構成される。
光中継装置２３の設置個数は、光送信装置２１と光受信装置２４との伝送距離、光伝送路２２の伝送損失および波長分散など並びに光通信システムが要求される誤り率などを考慮して決められる。
光中継装置２３の設置個数は、光送信装置２１と光受信装置２４との伝送距離、光伝送路２２の伝送損失および波長分散など並びに光通信システムが要求される誤り率などを考慮して決められる。
光送信装置２１で生成された光信号は、光伝送路２２を伝送して光中継装置２３の光受信部で受信される。光受信部は、受信した光信号を３Ｒ中継する。再生された光信号は、光送信部で再び光伝送路２２に伝送される。光伝送路２２を伝送した光信号は、光受信装置２４の光受信部で受信され、光信号から情報が取り出される。
ここで、３Ｒとは、波形整形（reshaping）、リタイミング（retiming）および識別再生（regenerating）のことである。
ここで、３Ｒとは、波形整形（reshaping）、リタイミング（retiming）および識別再生（regenerating）のことである。
次に、上述の光中継装置２３および光受信装置２４に備えられる光受信部の構成について説明する。
図２において、受信された光信号は、Ｏ／Ｅ３１に受光され、光信号から電気信号に変換される。Ｏ／Ｅ３１は、例えば、ピンホトダイオードやアバランシェホトダイオードなど、光を電気に変換することができる素子を備えて構成することができる。
図２において、受信された光信号は、Ｏ／Ｅ３１に受光され、光信号から電気信号に変換される。Ｏ／Ｅ３１は、例えば、ピンホトダイオードやアバランシェホトダイオードなど、光を電気に変換することができる素子を備えて構成することができる。
変換された信号は、ＡＭＰ３２に入力され、所定のレベルまで増幅される。ＡＭＰ３２は、光伝送路２２で生じた伝送損失などを補償するプリアンプである。
増幅された信号は、ＥＱＬ３３に入力される。この入力される信号は、光伝送路２２によって減衰し歪みを受けたパルス光信号を変換した信号であるので、波形が劣化している。このため、ＥＱＬ３３は、この信号を増幅するとともに、雑音と符号間干渉の効果が最小になるような識別に適した波形に等化する。
増幅された信号は、ＥＱＬ３３に入力される。この入力される信号は、光伝送路２２によって減衰し歪みを受けたパルス光信号を変換した信号であるので、波形が劣化している。このため、ＥＱＬ３３は、この信号を増幅するとともに、雑音と符号間干渉の効果が最小になるような識別に適した波形に等化する。
ＥＱＬ３３の出力は、帰還回路（以下、「ＦＢ」と略記する。）３４、ＤＥＣ３５およびデューティ回路（以下、「ＤＵＴＹ」と略記する。）３７に入力される。
ＦＢ３４は、ＥＱＬ３３の出力を所定のレベルでＡＭＰ３２に帰還する。
ＤＥＣ３５は、ＥＱＬ３３からの信号を識別点において所定の閾値より大きいか小さいかを識別することによって信号を再生する。この識別点は、後述するＶＣＯ４２で生成されたタイミングクロックの位相で与えられる。
ＦＢ３４は、ＥＱＬ３３の出力を所定のレベルでＡＭＰ３２に帰還する。
ＤＥＣ３５は、ＥＱＬ３３からの信号を識別点において所定の閾値より大きいか小さいかを識別することによって信号を再生する。この識別点は、後述するＶＣＯ４２で生成されたタイミングクロックの位相で与えられる。
ＤＵＴＹ３７は、アイパターンにおけるクロスポイントのレベルを「１」レベルと「０」レベルとのほぼ中央に調整することによって、マークとスペースとのパルス幅をほぼ等しくなるようにＥＱＬ３３からの信号を整形する。このようにＤＵＴＹ３７で波形を整形するのは、後述する位相比較部３８、ＳＷ４１およびＶＣＯ４２で構成されるＰＬＬ回路で主信号からタイミングクロックを正確に抽出することができるようにするためである。ＤＵＴＹ３７の出力は、位相比較部３８および周波数検出部３９に入力される。
一方、位相比較部３８および周波数検出部３９には、ＶＣＯ４２の出力も入力される。ＶＣＯ４２は、制御電圧によって発振周波数が変化する発振器である。
周波数検出部３９は、ＤＵＴＹ３７の出力とＶＣＯ４２の出力との周波数差を検出して、その周波数差に基づく出力をスイッチ（以下、「ＳＷ」と略記する。）４１の制御端子に出力する。
周波数検出部３９は、ＤＵＴＹ３７の出力とＶＣＯ４２の出力との周波数差を検出して、その周波数差に基づく出力をスイッチ（以下、「ＳＷ」と略記する。）４１の制御端子に出力する。
位相比較部３８は、位相信号検出回路６１、レファレンス回路６２および変化点密度検出回路６３を備えて構成される。位相比較部３８に入力されたＤＵＴＹ３７の出力は、位相信号検出回路６１、レファレンス回路６２および変化点密度検出回路６３に入力される。そして、位相比較部３８に入力されたＶＣＯ４２の出力は、位相信号検出回路６１に入力される。
変化点密度検出回路６３は、ＤＵＴＹ３７の出力に基づいて信号（Ｏ／Ｅ３１で受光された光信号）の変化点密度を検出し、その検出結果に応じた出力をレファレンス回路６２に出力する。
位相信号検出回路６１は、ＤＵＴＹ３７とＶＣＯ４２との出力間の位相差に応じた電圧をＡＭＰ４０に出力する。
位相信号検出回路６１は、ＤＵＴＹ３７とＶＣＯ４２との出力間の位相差に応じた電圧をＡＭＰ４０に出力する。
レファレンス回路６２は、ＤＵＴＹ３７とＶＣＯ４２との出力間の位相差には無関係であって、変化点密度検出回路６３からの出力に応じた電圧をＡＭＰ４０に出力する。
ＡＭＰ４０は、位相信号検出回路６１とレファレンス回路６２との出力電圧間の差に基づく電圧をＳＷ４１の端子Ｃに出力する。
ＳＷ４１は、周波数検出部３９の出力によって接続状態が制御される３端子のスイッチである。ＳＷ４１の端子ａは、ＶＣＯ４２の発振周波数を制御するための制御電圧が供給される制御電圧端子と接続される。ＳＷ４１の端子ｂは、低周波発振器のスウィープ制御回路（以下、「ＳＣ」と略記する。）３６の出力端子と接続される。ＳＷ４１の端子ｃは、上述したようにＡＭＰ４０の出力端子と接続される。
ＡＭＰ４０は、位相信号検出回路６１とレファレンス回路６２との出力電圧間の差に基づく電圧をＳＷ４１の端子Ｃに出力する。
ＳＷ４１は、周波数検出部３９の出力によって接続状態が制御される３端子のスイッチである。ＳＷ４１の端子ａは、ＶＣＯ４２の発振周波数を制御するための制御電圧が供給される制御電圧端子と接続される。ＳＷ４１の端子ｂは、低周波発振器のスウィープ制御回路（以下、「ＳＣ」と略記する。）３６の出力端子と接続される。ＳＷ４１の端子ｃは、上述したようにＡＭＰ４０の出力端子と接続される。
次に、このような構成の光受信部のＥＱＬ３３について、その回路の一例を説明する。
図３において、ＥＱＬ３３は、抵抗器１０１、１０３、１０７、１０８、１２１、１２７、１３１、１３２、１３３、トランジスタ１０５、１０６、１０９、１２５、１２６、１２９、コンデンサ１０２、１１４、１１５、１２２、１３４、インダクタ１１１、１１２、１１３、電流源１０４、１１０、１２４、１３０を備えて構成される。
図３において、ＥＱＬ３３は、抵抗器１０１、１０３、１０７、１０８、１２１、１２７、１３１、１３２、１３３、トランジスタ１０５、１０６、１０９、１２５、１２６、１２９、コンデンサ１０２、１１４、１１５、１２２、１３４、インダクタ１１１、１１２、１１３、電流源１０４、１１０、１２４、１３０を備えて構成される。
ＡＭＰ３２の出力は、トランジスタ１０６のベース端子に入力される。トランジスタ１０６のエミッタ端子は、抵抗器１０７を介して電源Ｖｅｅに接続される。そして、トランジスタ１０６のコレクタ端子は、トランジスタ１０５のエミッタ端子に接続される。
トランジスタ１０５のベース端子には、このベース端子と電源Ｖｃｃとの間で並列接続された抵抗器１０１およびコンデンサ１０２が接続されるとともに、電流源１０４を介して電源Ｖｅｅに接続される。トランジスタ１０５のコレクタ端子は、抵抗器１０３を介して電源Ｖｃｃに接続されるとともに、インダクタ１１１の１端に接続される。
トランジスタ１０５のベース端子には、このベース端子と電源Ｖｃｃとの間で並列接続された抵抗器１０１およびコンデンサ１０２が接続されるとともに、電流源１０４を介して電源Ｖｅｅに接続される。トランジスタ１０５のコレクタ端子は、抵抗器１０３を介して電源Ｖｃｃに接続されるとともに、インダクタ１１１の１端に接続される。
インダクタ１１１の他端は、直列接続されたインダクタ１１２およびインダクタ１１３を介して、抵抗器１０８の１端およびトランジスタ１０９のベース端子に接続される。抵抗器１０８の他端は、電源Ｖｃｃに接続される。
さらに、インダクタ１１１とインダクタ１１２との接続点は、コンデンサ１１４を介して接地され、インダクタ１１２とインダクタ１１３との接続点は、コンデンサ１１５を介して接地される。
さらに、インダクタ１１１とインダクタ１１２との接続点は、コンデンサ１１４を介して接地され、インダクタ１１２とインダクタ１１３との接続点は、コンデンサ１１５を介して接地される。
すなわち、インダクタ１１１、１１２、１１３およびコンデンサ１１４、１１５は、Ｌ−Ｃ−Ｌ構成のＴ形５次ベッセルトムソンフィルタを構成する。５次ベッセルトムソンフィルタは、波形干渉の少ないガウス特性に近い利得周波数特性を持つので、低域通過フィルタとして好適である。
トランジスタ１０９のコレクタ端子は、電源Ｖｃｃに接続され、そのエミッタ端子は、電流源１１０を介して電源Ｖｅｅに接続されるとともに、トランジスタ１２６のベース端子に接続される。
トランジスタ１０９のコレクタ端子は、電源Ｖｃｃに接続され、そのエミッタ端子は、電流源１１０を介して電源Ｖｅｅに接続されるとともに、トランジスタ１２６のベース端子に接続される。
トランジスタ１２６のエミッタ端子は、抵抗器１２７を介して電源Ｖｅｅに接続される。トランジスタ１２６のコレクタ端子は、トランジスタ１２５のエミッタ端子に接続される。
トランジスタ１２５のベース端子には、このベース端子と電源Ｖｃｃとの間で並列接続された抵抗器１２１およびコンデンサ１２２が接続されるとともに、電流源１２４を介して電源Ｖｅｅに接続される。トランジスタ１２５のコレクタ端子は、抵抗器１３１を介して電源Ｖｃｃに接続されるとともに、直列接続された抵抗器１３３および抵抗器１３２を介して電源Ｖｃｃに接続される。すなわち、抵抗器１３１と直列に接続された抵抗器１３３、１３２とは、並列接続されている。さらに、コンデンサ１３４が抵抗器１３３に並列に接続される。つまり、コンデンサ１３４の１端は、トランジスタ１２５のコレクタ端子と接続されている。
トランジスタ１２５のベース端子には、このベース端子と電源Ｖｃｃとの間で並列接続された抵抗器１２１およびコンデンサ１２２が接続されるとともに、電流源１２４を介して電源Ｖｅｅに接続される。トランジスタ１２５のコレクタ端子は、抵抗器１３１を介して電源Ｖｃｃに接続されるとともに、直列接続された抵抗器１３３および抵抗器１３２を介して電源Ｖｃｃに接続される。すなわち、抵抗器１３１と直列に接続された抵抗器１３３、１３２とは、並列接続されている。さらに、コンデンサ１３４が抵抗器１３３に並列に接続される。つまり、コンデンサ１３４の１端は、トランジスタ１２５のコレクタ端子と接続されている。
また、抵抗器１３３と抵抗器１３２との接続点は、トランジスタ１２９のベース端子に接続される。トランジスタ１２９のコレクタ端子は、電源Ｖｃｃに接続され、そのエミッタ端子は、電流源１３０を介して電源Ｖｅｅに接続されるとともに、上述したようにＤＥＣ３５などに接続される出力端子に接続される。
これら抵抗器１３１、１３２、１３３、１２７、コンデンサ１３４およびトランジスタ１２５、１２６が、高域利得跳ね上げ回路を構成する。
これら抵抗器１３１、１３２、１３３、１２７、コンデンサ１３４およびトランジスタ１２５、１２６が、高域利得跳ね上げ回路を構成する。
なお、Ｌ−Ｃ−Ｌ構成のＴ形５次ベッセルトムソンフィルタの代わりに、Ｃ−Ｌ−Ｃ構成のＩＩ形５次ベッセルトムソンフィルタを使用してもよい。さらに、ＥＱＬの周波数特性に応じて、ベッセルトムソンフィルタの次数および回路素子の定数が決められる。
また、抵抗器１０３およびトランジスタ１０５、１０６で構成される入力回路を差動増幅回路の構成としてもよい。さらに、抵抗器１３１、１３２、１３３、コンデンサ１３４およびトランジスタ１２５、１２６で構成される高域利得跳ね上げ回路を差動増幅回路の構成としてもよい。差動増幅回路の構成とすることで、ＥＱＬ３３は、電源雑音などの同相雑音に対する安定性、製造プロセスのばらつきに対する特性の安定性および温度変動などの環境変化に対する安定性などが向上される。
また、抵抗器１０３およびトランジスタ１０５、１０６で構成される入力回路を差動増幅回路の構成としてもよい。さらに、抵抗器１３１、１３２、１３３、コンデンサ１３４およびトランジスタ１２５、１２６で構成される高域利得跳ね上げ回路を差動増幅回路の構成としてもよい。差動増幅回路の構成とすることで、ＥＱＬ３３は、電源雑音などの同相雑音に対する安定性、製造プロセスのばらつきに対する特性の安定性および温度変動などの環境変化に対する安定性などが向上される。
また、ベース接地トランジスタ１０５、１２５は、エミッタ接地トランジスタ１０６、１２６におけるミラー効果を抑制するものであるので、高速特性に余裕がああ留場合には、なくても構わない。この場合、ベース接地トランジスタ１０５、１２５のベース電位供給回路である、抵抗器１０１、コンデンサ１０２、電流源１０４、抵抗器１２１、コンデンサ１２２およびコンデンサ１２４は、不要である。
（第１の実施形態の作用効果）
次に、このような光受信部の作用効果について説明する。
（第１の実施形態の作用効果）
次に、このような光受信部の作用効果について説明する。
光受信部を備える光中継装置２３および光受信装置２４を光通信システムに設置する際に、受信される光信号のアイパターンを参照して、タイミングクロックの位相が設定される。特に、タイミングクロックの位相は、アイの縦の開きおよび横の開きを参照して、アイの開きが最も大きい位相に設定すると識別余裕が大きくなるので、誤り率をより向上させることができる。
さらに、変化点密度検出回路６３の出力値が、設定された位相に基づいて設定される。
光受信部が光信号を受信すると、周波数検出部３９は、この受光した光信号に基づく信号の周波数とＶＣＯ４２の発振周波数との差を検出する。そして、検出結果の差が所定の範囲を超えている場合には、周波数検出部３９は、ＳＷ４１にこの場合に応じた制御信号を出力して、端子ａと端子ｂとを接続するようにＳＷ４１を制御する。一方、検出結果の差が所定の範囲を超えていない場合には、周波数検出部３９は、ＳＷ４１にこの場合に応じた制御信号を出力して、端子ａと端子ｃとを接続するようにＳＷ４１を制御する。
光受信部が光信号を受信すると、周波数検出部３９は、この受光した光信号に基づく信号の周波数とＶＣＯ４２の発振周波数との差を検出する。そして、検出結果の差が所定の範囲を超えている場合には、周波数検出部３９は、ＳＷ４１にこの場合に応じた制御信号を出力して、端子ａと端子ｂとを接続するようにＳＷ４１を制御する。一方、検出結果の差が所定の範囲を超えていない場合には、周波数検出部３９は、ＳＷ４１にこの場合に応じた制御信号を出力して、端子ａと端子ｃとを接続するようにＳＷ４１を制御する。
この所定の範囲は、受光される光信号に対応する信号の周波数を含み、ＶＣＯ４２と位相比較部３８とＳＷ４１とから構成されるＰＬＬ回路に固有の周波数引込み範囲に含まれるように設定される。
周波数検出部３９が所定の範囲を超えていると判断して、ＳＷ４１の端子ａと端子ｂとが接続されると、ＳＣ３６から出力される低周波電圧がＶＣＯ４２の制御電圧端子に供給される。ＶＣＯ４２は、この低周波電圧によって発振周波数が上述のＰＬＬ回路に固有の周波数引込み範囲を超えた範囲で変化し、いずれかの時点で、ＶＣＯ４２の発振周波数は、所定の範囲内の周波数になる。
周波数検出部３９が所定の範囲を超えていると判断して、ＳＷ４１の端子ａと端子ｂとが接続されると、ＳＣ３６から出力される低周波電圧がＶＣＯ４２の制御電圧端子に供給される。ＶＣＯ４２は、この低周波電圧によって発振周波数が上述のＰＬＬ回路に固有の周波数引込み範囲を超えた範囲で変化し、いずれかの時点で、ＶＣＯ４２の発振周波数は、所定の範囲内の周波数になる。
所定の範囲内の周波数になると、ＳＷ４１は、周波数検出部３９の制御信号によって端子ａと端子ｃとを接続するように制御される。ＶＣＯ４２は、ＰＬＬ回路に固有な周波数引込み範囲内で発振しているので、ＶＣＯ４２の出力は、初期設定されたタイミングクロックの位相で発振するようにロックされる。
このように周波数検出部３９とＳＣ３６とＳＷ４１とによって、ＶＣＯ４２の周波数引込み範囲をＰＬＬ回路に固有な周波数引込み範囲を超えて拡大することができる。そして、拡大された周波数引込み範囲は、ＳＣ３６の電圧振幅によって決定され、この電圧振幅は、光受信部の想定される使用環境によって設計される。このため、使用温度などの環境変化にかかわらず確実にＶＣＯ４２をロックすることができる。
このように周波数検出部３９とＳＣ３６とＳＷ４１とによって、ＶＣＯ４２の周波数引込み範囲をＰＬＬ回路に固有な周波数引込み範囲を超えて拡大することができる。そして、拡大された周波数引込み範囲は、ＳＣ３６の電圧振幅によって決定され、この電圧振幅は、光受信部の想定される使用環境によって設計される。このため、使用温度などの環境変化にかかわらず確実にＶＣＯ４２をロックすることができる。
周波数検出部３９が所定の範囲内であると判断すると、ＳＷ４１の端子ａと端子ｃとが接続され、位相比較部３８およびＡＭＰ４０は、次のように動作する。
図４は、タイミングクロックの位相と変化点密度との関係を示す図である。図４（ａ）は、タイミングクロックの位相を０からずらした位相に設定した場合を示す。図４（ｂ）は、位相比較部３８に変化点密度検出回路６３がない構成、すなわち、従来の位相比較部の構成であって、タイミングクロックの位相を０に設定した場合を示し、そして、図４（ｃ）は、位相比較部３８に変化点密度検出回路６３がない構成であって、タイミングクロックの位相を０からずらした位相に設定した場合を示す。
図４は、タイミングクロックの位相と変化点密度との関係を示す図である。図４（ａ）は、タイミングクロックの位相を０からずらした位相に設定した場合を示す。図４（ｂ）は、位相比較部３８に変化点密度検出回路６３がない構成、すなわち、従来の位相比較部の構成であって、タイミングクロックの位相を０に設定した場合を示し、そして、図４（ｃ）は、位相比較部３８に変化点密度検出回路６３がない構成であって、タイミングクロックの位相を０からずらした位相に設定した場合を示す。
そして、図４の縦軸は、電圧を表し、横軸は、位相差を示す。また、図４の直線は、位相信号検出回路６５の出力であり、一点鎖線は、レファレンス回路６２の出力である。ｘ１ｄ、ｘ１、ｘ１ｂおよびｙ１は、変化点密度が０．２５の場合であり、ｘ２ｄ、ｘ２、ｘ２ｂおよびｙ２は、変化点密度が０．５の場合であり、ｘ３ｄ、ｘ３、ｘ３ｂおよびｙ３は、変化点密度が１の場合である。さらに、各点は、各場合におけるＶＣＯ４２がロックされる位相である。
なお、変化点密度が０．２５、０．５、１の場合について図示したが、任意の変化点密度において、同様な図を描くことができる。
まず、位相比較部３８に変化点密度検出回路６３がない構成について、タイミングクロックの位相と変化点密度との関係について説明する。
タイミングクロックの位相を０に設定した場合では、図４（ｂ）に示すように、変化点密度が０．２５、０．５、１と変化すると、リファレンス回路６２の出力は、変化点密度の変化に比例して、ｘ１、ｘ２、ｘ３のように変化する。そして、位相信号検出回路６１の出力は、［背景技術］欄で説明したように、レファレンス回路６２が変化点密度の変化に従って変化するのと同様の比例関係で、ｙ１、ｙ２、ｙ３のように変化する。
まず、位相比較部３８に変化点密度検出回路６３がない構成について、タイミングクロックの位相と変化点密度との関係について説明する。
タイミングクロックの位相を０に設定した場合では、図４（ｂ）に示すように、変化点密度が０．２５、０．５、１と変化すると、リファレンス回路６２の出力は、変化点密度の変化に比例して、ｘ１、ｘ２、ｘ３のように変化する。そして、位相信号検出回路６１の出力は、［背景技術］欄で説明したように、レファレンス回路６２が変化点密度の変化に従って変化するのと同様の比例関係で、ｙ１、ｙ２、ｙ３のように変化する。
このため、変化点密度が変化しても、レファレンス回路６２の出力と位相信号検出回路６１の出力との位相に対する交点（●）は、相対的に変化しないので、位相差０のところである。
ここで、タイミングクロックの位相を０からずらした位相に設定する場合では、図４（ｃ）に示すように、例えば、変化点密度が０．２５の場合に設定された位相にロックするようにレファレンス回路６２のバイアスを変更したとする。図４では、このタイミングクロックの位相の設定によるバイアスをＶｐで示す。
ここで、タイミングクロックの位相を０からずらした位相に設定する場合では、図４（ｃ）に示すように、例えば、変化点密度が０．２５の場合に設定された位相にロックするようにレファレンス回路６２のバイアスを変更したとする。図４では、このタイミングクロックの位相の設定によるバイアスをＶｐで示す。
この場合は、変化点密度が０．２５、０．５、１と変化すると、リファレンス回路６２の出力は、変更したバアイスを基準にして、変化点密度の変化に比例して、ｘ１ｂ、ｘ２ｂ、ｘ３ｂのように変化する。ところが、位相信号検出回路６１の出力は、上述と同様のｙ１、ｙ２、ｙ３のように変化してしまう。
このため、変化点密度が変化すると、レファレンス回路６２の出力と位相信号検出回路６１の出力との位相に対する交点（●）は、変化点密度が０．２５である場合を除いて、設定された位相からずれた位相差のところになってしまう。この結果、識別点は、変化点密度に従って変動することになる。
このため、変化点密度が変化すると、レファレンス回路６２の出力と位相信号検出回路６１の出力との位相に対する交点（●）は、変化点密度が０．２５である場合を除いて、設定された位相からずれた位相差のところになってしまう。この結果、識別点は、変化点密度に従って変動することになる。
一方、本発明では、位相比較部３８に変化点密度検出回路６３を備え、レファレンス回路６２の出力を変化点密度に従って調整するので、タイミングクロックの位相を０からずらした位相に設定した場合でも、レファレンス回路６２の出力と位相信号検出回路６１の出力との位相に対する交点（●）は、設定された位相差のところである。図４では、この変化点密度に従って調整される調整量をＶｄで示す。
すなわち、図４（ａ）に示すように、変化点密度が０．２５、０．５、１と変化すると、リファレンス回路６２の出力は、タイミングクロックの位相の設定によるバイアスＶｐにさらに変化点密度に応じて調整された調整量Ｖｄを加算した値で、変化点密度の変化に応じて、ｘ１ｄ、ｘ２ｄ、ｘ３ｄのように変化する。そして、位相信号検出回路６１の出力は、上述と同様のｙ１、ｙ２、ｙ３のように変化する。
この結果、識別点は、変化点密度の変動にかかわらず一定であり、誤り率を向上させることができる。
次に、この変化点密度による調整量Ｖｄについて、より具体的に図５に基づいて説明する。
図５において、図５（ａ）は、調整前の位相信号検出回路の出力およびレファレンス回路の出力である。図５（ｂ）は、レファレンス回路の出力を調整する場合において、パルスの振幅を調整した後のレファレンス回路の出力である。そして、図５（ｃ）は、レファレンス回路の出力を調整する場合において、パルス幅を調整した後のレファレンス回路の出力である。
次に、この変化点密度による調整量Ｖｄについて、より具体的に図５に基づいて説明する。
図５において、図５（ａ）は、調整前の位相信号検出回路の出力およびレファレンス回路の出力である。図５（ｂ）は、レファレンス回路の出力を調整する場合において、パルスの振幅を調整した後のレファレンス回路の出力である。そして、図５（ｃ）は、レファレンス回路の出力を調整する場合において、パルス幅を調整した後のレファレンス回路の出力である。
タイミングクロックの位相を０からずらして設定した場合において、変化点密度の変動にかかわらず、設定した位相にするためには、１ビットの「１」レベルの時間と電圧との積において、位相信号検出回路６１の出力とレファレンス回路６２の出力とを等しくすればよい。
すなわち、位相信号検出回路６１の１ビットの「１」レベルの時間および電圧をそれぞれＴｓ、Ｖｓ、レファレンス回路６２の１ビットの「１」レベルの時間および電圧をそれぞれＴｒ、Ｖｒとすると、
Ｔｓ×Ｖｓ＝Ｔｒ×Ｖｒ ・・・・ （１）である。
すなわち、位相信号検出回路６１の１ビットの「１」レベルの時間および電圧をそれぞれＴｓ、Ｖｓ、レファレンス回路６２の１ビットの「１」レベルの時間および電圧をそれぞれＴｒ、Ｖｒとすると、
Ｔｓ×Ｖｓ＝Ｔｒ×Ｖｒ ・・・・ （１）である。
（１式）を実現する方法として、図５（ｂ）に示すように、レファレンス回路６２のパルス幅（パルスの時間幅）を一定として振幅を変化点密度に従って調整する方法がある。また、図５（ｃ）に示すように、レファレンス回路６２のパルスの振幅を一定としてパルス幅を変化点密度に従って調整する方法がある。図５（ｂ）、（ｃ）の斜線部分は、変化点密度に従って調整された調整量を示す。
さらに、同様に、位相信号検出回路６１の出力パルスの方を調整してもよい。
次に、パルス振幅を調整する回路の一例として、位相比較部３８のより具体的な構成について説明する。
図６において、ＤＵＴＹ３７（図２）の出力は、Ｄフリップフロップ回路（以下、「Ｄ−ＦＦ」と略記する。）７１および排他的論理和回路（ｅｘｃｌｕｓｉｖｅ ｏｒ、以下、「ＥＸＯＲ」と略記する。）７３にそれぞれ入力される。そして、ＶＣＯ４２（図２）の出力は、Ｄ−ＦＦ７１のクロック入力に入力される。
次に、パルス振幅を調整する回路の一例として、位相比較部３８のより具体的な構成について説明する。
図６において、ＤＵＴＹ３７（図２）の出力は、Ｄフリップフロップ回路（以下、「Ｄ−ＦＦ」と略記する。）７１および排他的論理和回路（ｅｘｃｌｕｓｉｖｅ ｏｒ、以下、「ＥＸＯＲ」と略記する。）７３にそれぞれ入力される。そして、ＶＣＯ４２（図２）の出力は、Ｄ−ＦＦ７１のクロック入力に入力される。
Ｄ−ＦＦ７１は、ＶＣＯ４２からの出力によって与えられるタイミングクロックで、ＤＵＴＹ３７の出力を１クロック遅らせて出力する。Ｄ−ＦＦ７１の出力は、遅延回路７２、ＥＸＯＲ７３およびＥＸＯＲ７６にそれぞれ入力される。
遅延回路７２は、入力を１／２周期だけ遅らせてＥＸＯＲ７６に出力する。ＥＸＯＲ７６は、Ｄ−ＦＦ７１の出力と遅延回路７２の出力との排他的論理和をとって、その結果を可変増幅器７７に出力する。ＥＸＯＲ７３は、上述のＤＵＴＹ３７の出力とＤ−ＦＦ７１の出力との排他的論理和をとって、その結果を増幅器７４に出力する。
遅延回路７２は、入力を１／２周期だけ遅らせてＥＸＯＲ７６に出力する。ＥＸＯＲ７６は、Ｄ−ＦＦ７１の出力と遅延回路７２の出力との排他的論理和をとって、その結果を可変増幅器７７に出力する。ＥＸＯＲ７３は、上述のＤＵＴＹ３７の出力とＤ−ＦＦ７１の出力との排他的論理和をとって、その結果を増幅器７４に出力する。
可変増幅器７７は、抵抗器１４１、トランジスタ１４２および可変電圧源１４３から構成される。可変増幅器７７に入力されるＥＸＯＲ７６の出力は、トランジスタ１４２のベース端子および可変電圧源１４３の制御端子にそれぞれ接続される。トランジスタ１４２のコレクタ端子は、抵抗器１４１を介して接地される。トランジスタ１４２のエミッタ端子は、可変電圧源１４３を介して電源Ｖｅｅに接続される。
可変増幅器７７の出力は、抵抗器１４１の端子間電圧として取り出されて、低域通過フィルタ（以下、「ＬＰＦ」と略記する。）７８に出力される。ＬＰＦ７８は、可変増幅器７７の出力の平均電圧を位相比較部の出力としてＡＭＰ４０に出力する。
ＡＭＰ７４は、抵抗器１４６、トランジスタ１４７および電圧源１４８から構成される。ＡＭＰ７４に入力されるＥＸＯＲ７３の出力は、トランジスタ１４７のベース端子に接続される。トランジスタ１４７のコレクタ端子は、抵抗器１４６を介して接地される。トランジスタ１４７のエミッタ端子は、電圧源１４８を介して電源Ｖｅｅに接続される。
ＡＭＰ７４は、抵抗器１４６、トランジスタ１４７および電圧源１４８から構成される。ＡＭＰ７４に入力されるＥＸＯＲ７３の出力は、トランジスタ１４７のベース端子に接続される。トランジスタ１４７のコレクタ端子は、抵抗器１４６を介して接地される。トランジスタ１４７のエミッタ端子は、電圧源１４８を介して電源Ｖｅｅに接続される。
ＡＭＰ７４の出力は、抵抗器１４６の端子間電圧として取り出されて、ＬＰＦ７５に出力される。ＬＰＦ７５は、ＡＭＰ７４の出力の平均電圧を位相比較部の出力としてＡＭＰ４０に出力する。
ＡＭＰ７４は、レファレンス回路６２が可変増幅器７７を備えて構成されることから、レファレンス回路６２と位相信号検出回路６１との対称性を維持するために備えられた回路である。このように回路の対称性を維持することにより信号対雑音比を向上させることができる。なお、このためＡＭＰ７４は、省略可能である。
ＡＭＰ７４は、レファレンス回路６２が可変増幅器７７を備えて構成されることから、レファレンス回路６２と位相信号検出回路６１との対称性を維持するために備えられた回路である。このように回路の対称性を維持することにより信号対雑音比を向上させることができる。なお、このためＡＭＰ７４は、省略可能である。
位相信号検出回路６１（図２）は、ＥＸＯＲ７３、ＡＭＰ７４およびＬＰＦ７５から構成され、レファレンス回路６２（図２）は、遅延回路７２、ＥＸＯＲ７６、可変増幅器７７およびＬＰＦ７８から構成される。さらに、変化点密度検出回路６３（図２）は、遅延回路７２およびＥＸＯＲ７６から構成される。すなわち、レファレンス回路６２の一部分が、変化点密度検出回路６３を兼ねている。
図７は、変化点密度が０．５の場合の位相比較部のタイムチャートである。
図７において、上から信号、クロック、Ｄ−ＦＦ７１の出力、遅延回路７２の出力、ＥＸＯＲ７３の出力、ＥＸＯＲ７６の出力および可変増幅器７７の出力を示している。
図７に示すように、可変増幅器７７は、ＥＸＯＲ７６からの変化点密度に応じた制御信号で可変電圧源１４３の電圧が制御され、すなわち、利得が変更されて、図７で斜線で示す電圧だけ、トランジスタ１４２に入力されるＥＸＯＲ７６の出力を増幅する。
図７において、上から信号、クロック、Ｄ−ＦＦ７１の出力、遅延回路７２の出力、ＥＸＯＲ７３の出力、ＥＸＯＲ７６の出力および可変増幅器７７の出力を示している。
図７に示すように、可変増幅器７７は、ＥＸＯＲ７６からの変化点密度に応じた制御信号で可変電圧源１４３の電圧が制御され、すなわち、利得が変更されて、図７で斜線で示す電圧だけ、トランジスタ１４２に入力されるＥＸＯＲ７６の出力を増幅する。
このため、上述したように、１ビットの「１」レベルの時間と電圧との積において、ＡＭＰ７４の出力と可変増幅器７７の出力が等しくなる。
この結果、タイミングクロックの位相をどのように設定したとても、変化点密度に応じてパルス振幅が調整されるから、設定されたタイミングクロックの位相は、変化点密度の変動にかかわらずほぼ一定に維持される。
この結果、タイミングクロックの位相をどのように設定したとても、変化点密度に応じてパルス振幅が調整されるから、設定されたタイミングクロックの位相は、変化点密度の変動にかかわらずほぼ一定に維持される。
次に、パルス幅を調整する回路の一例として、位相比較部３８のより具体的な構成について説明する。
図８において、ＤＵＴＹ３７（図２）の出力は、Ｄ−ＦＦ７１、ＥＸＯＲ７３、遅延回路８３および論理積回路（以下、「ＡＮＤ」と略記する。）８４にそれぞれ入力される。そして、ＶＣＯ４２（図２）の出力は、Ｄ−ＦＦ７１のクロック入力に入力される。
図８において、ＤＵＴＹ３７（図２）の出力は、Ｄ−ＦＦ７１、ＥＸＯＲ７３、遅延回路８３および論理積回路（以下、「ＡＮＤ」と略記する。）８４にそれぞれ入力される。そして、ＶＣＯ４２（図２）の出力は、Ｄ−ＦＦ７１のクロック入力に入力される。
遅延回路８３は、入力を１／２周期だけ遅らせてＡＮＤ８４に出力する。ＡＮＤ８４は、ＤＵＴＹ３７の出力と遅延回路８３の出力との論理積をとって、その結果を可変遅延回路８２の遅延時間を制御する制御端子に出力する。
Ｄ−ＦＦ７１の出力は、可変遅延回路８２、ＥＸＯＲ７３およびＥＸＯＲ７６にそれぞれ入力される。
Ｄ−ＦＦ７１の出力は、可変遅延回路８２、ＥＸＯＲ７３およびＥＸＯＲ７６にそれぞれ入力される。
可変遅延回路８２は、ＡＮＤ８４からの制御信号に応じた周期だけ入力を遅らせてＥＸＯＲ７６に出力する。
ＥＸＯＲ７６の出力は、ＡＭＰ８１で増幅されて、ＬＰＦ７８に出力される。ＬＰＦ７８の出力は、位相比較部の出力としてＡＭＰ４０に入力される。ＥＸＯＲ７３の出力は、ＡＭＰ７４で増幅されて、ＬＰＦ７５に出力される。ＬＰＦ７５の出力は、位相比較部の出力としてＡＭＰ４０に入力される。なお、ＡＭＰ８１は、ＡＭＰ７４と同一の回路構成である。
ＥＸＯＲ７６の出力は、ＡＭＰ８１で増幅されて、ＬＰＦ７８に出力される。ＬＰＦ７８の出力は、位相比較部の出力としてＡＭＰ４０に入力される。ＥＸＯＲ７３の出力は、ＡＭＰ７４で増幅されて、ＬＰＦ７５に出力される。ＬＰＦ７５の出力は、位相比較部の出力としてＡＭＰ４０に入力される。なお、ＡＭＰ８１は、ＡＭＰ７４と同一の回路構成である。
位相信号検出回路６１（図２）は、ＥＸＯＲ７３、ＡＭＰ７４およびＬＰＦ７５から構成され、レファレンス回路６２（図２）は、可変遅延回路８２、ＥＸＯＲ７６、ＡＭＰ８１およびＬＰＦ７８から構成される。さらに、変化点密度検出回路６３（図２）は、遅延回路８３およびＡＮＤ８４から構成される。
よって、ＡＮＤ８４の出力は、変化点密度に従う信号であり、この信号により可変遅延回路８２の遅延時間が制御される。したがって、図５（ｃ）に示すように斜線で示す時間幅だけパルス幅が調整される。
よって、ＡＮＤ８４の出力は、変化点密度に従う信号であり、この信号により可変遅延回路８２の遅延時間が制御される。したがって、図５（ｃ）に示すように斜線で示す時間幅だけパルス幅が調整される。
このため、上述したように、１ビットの「１」レベルの時間と電圧との積において、ＡＭＰ７４の出力とＡＭＰ８１の出力が等しくなる。
この結果、タイミングクロックの位相をどのように設定したとても、変化点密度に応じてパルス幅が調整されるから、設定されたタイミングクロックの位相は、変化点密度の変動にかかわらずほぼ一定に維持される。
この結果、タイミングクロックの位相をどのように設定したとても、変化点密度に応じてパルス幅が調整されるから、設定されたタイミングクロックの位相は、変化点密度の変動にかかわらずほぼ一定に維持される。
次に、遅延時間を調整する回路の一例として、可変遅延回路８２のより具体的な回路構成について説明する。
図９において、ＡＮＤ８４（図８）の出力に基づく制御信号（Ｖｃｏｎｔ）は、トランジスタ１５２のベース端子に入力され、制御信号Ｖｃｏｎｔを反転した反転出力は、トランジスタ１５７のベース端子に入力される。なお、図９において、この制御信号Ｖｃｏｎｔの反転出力をＶｃｏｎｔにオーバーラインを付して示す。
図９において、ＡＮＤ８４（図８）の出力に基づく制御信号（Ｖｃｏｎｔ）は、トランジスタ１５２のベース端子に入力され、制御信号Ｖｃｏｎｔを反転した反転出力は、トランジスタ１５７のベース端子に入力される。なお、図９において、この制御信号Ｖｃｏｎｔの反転出力をＶｃｏｎｔにオーバーラインを付して示す。
また、Ｄ−ＦＦ７１（図８）の出力（Ｖｄａｔａ）は、トランジスタ１５３のベース端子に入力され、Ｄ−ＦＦ７１の出力Ｖｄａｔａを反転した反転出力は、トランジスタ１５８のベース端子に入力される。なお、図９において、この出力Ｖｄａｔａの反転出力をＶｄａｔａにオーバーラインを付して示す。
トランジスタ１５２のコレクタ端子は、抵抗器１５１を介して接地され、そのエミッタ端子は、トランジスタ１５３のコレクタ端子に接続される。トランジスタ１５７のコレクタ端子は、抵抗器１５６を介して接地され、そのエミッタ端子は、トランジスタ１５８のコレクタ端子に接続される。
トランジスタ１５２のコレクタ端子は、抵抗器１５１を介して接地され、そのエミッタ端子は、トランジスタ１５３のコレクタ端子に接続される。トランジスタ１５７のコレクタ端子は、抵抗器１５６を介して接地され、そのエミッタ端子は、トランジスタ１５８のコレクタ端子に接続される。
トランジスタ１５３とトランジスタ１５８のコレクタ端子間は、コンデンサ１５４を介して相互に接続される。そして、トランジスタ１５３とトランジスタ１５８のエミッタ端子間は、相互に接続され、その接点は、電流源１５５を介して電源Ｖｅｅに接続される。
このような回路では、遅延時間は、コンデンサ１５４の充電量に依存する。そして、この充電量は、Ｖｄａｔａのマークのタイミングに合わせて入力されるＶｃｏｎｔの振幅に依存する。Ｖｃｏｎｔの振幅をＡＮＤ８４の出力に基づいて変化させると、変化点密度に応じて遅延時間が制御される。
このような回路では、遅延時間は、コンデンサ１５４の充電量に依存する。そして、この充電量は、Ｖｄａｔａのマークのタイミングに合わせて入力されるＶｃｏｎｔの振幅に依存する。Ｖｃｏｎｔの振幅をＡＮＤ８４の出力に基づいて変化させると、変化点密度に応じて遅延時間が制御される。
なお、図６および図８では、レファレンス回路６２に可変増幅器７７および可変遅延回路８２を備えることで、レファレンス回路６２のパルス振幅およびパルス幅を調整したが、同様な可変増幅器および可変遅延回路を位相信号検出回路６１に備えることで、位相信号検出回路６１のパルス振幅およびパルス幅を調整することができる。このような構成で、本発明の目的を達成してもよい。
一方、上述の回路構成のＥＱＬ３３では、入力信号は、ベッセルトムソンフィルタによって高周波成分がカットされ、高域利得跳ね上げ回路で増幅されて等化増幅される。
高域利得跳ね上げ回路では、入力信号の周波数が低域の場合には、コンデンサ１３４のインピーダンスが大きいので、トランジスタ１２５のコレクタ端子とトランジスタ１２９のベース端子間には、抵抗器１３３とコンデンサ１３４との並列回路の合成インピーダンスが生じる。また、入力信号の周波数が高域の場合には、コンデンサ１３４のインピーダンスが小さいので、トランジスタ１２５のコレクタ端子とトランジスタ１２９のベース端子間は、短絡状態となる。
高域利得跳ね上げ回路では、入力信号の周波数が低域の場合には、コンデンサ１３４のインピーダンスが大きいので、トランジスタ１２５のコレクタ端子とトランジスタ１２９のベース端子間には、抵抗器１３３とコンデンサ１３４との並列回路の合成インピーダンスが生じる。また、入力信号の周波数が高域の場合には、コンデンサ１３４のインピーダンスが小さいので、トランジスタ１２５のコレクタ端子とトランジスタ１２９のベース端子間は、短絡状態となる。
したがって、高域利得跳ね上げ回路は、抵抗器１３３とコンデンサ１３４で決まる遮断周波数によって、この遮断周波数に対し低域の部分と高域の部分とでは、利得を変更することができ、高域の利得を大きくすることができる。
また、ＥＱＬ３３は、トランジスタ１０９および電流源１１０の回路により、ベッセルトムソンフィルタの反射の影響を除去することができ、トランジスタ１２９および電流源１３０の回路により、高域利得跳ね上げ回路の反射の影響を除去することができる。
また、ＥＱＬ３３は、トランジスタ１０９および電流源１１０の回路により、ベッセルトムソンフィルタの反射の影響を除去することができ、トランジスタ１２９および電流源１３０の回路により、高域利得跳ね上げ回路の反射の影響を除去することができる。
そして、上述のような回路構成のＥＱＬ３３では、半導体チップ上に形成することができる。このため、ＡＭＰ３２と同一の半導体チップ上に形成することができる。さらに、ＦＢ５４、ＤＵＴＹ３７、ＤＥＣ３５などの図２に示す他の回路も同一の半導体チップ上に形成してもよい。このようにＥＱＬ３３は、他の回路とともに同一の半導体チップ上に形成できるから、回路間インタフェースの不整合点を減少することができる。このため、光受信部は、インピーダンス不整合による波形劣化が改善される。
次に、第２の実施形態について説明する。
（第２の実施形態の構成）
第２の実施形態は、本発明を適用した光通信システムの実施形態である。
第２の実施形態の光通信システムは、光信号を送信する光送信装置２１と、送信された光信号を伝送する光伝送路２２と、伝送された光信号を受信する光受信装置２４と、光伝送路２２の間に光中継装置２３とを備えて構成される。
（第２の実施形態の構成）
第２の実施形態は、本発明を適用した光通信システムの実施形態である。
第２の実施形態の光通信システムは、光信号を送信する光送信装置２１と、送信された光信号を伝送する光伝送路２２と、伝送された光信号を受信する光受信装置２４と、光伝送路２２の間に光中継装置２３とを備えて構成される。
ここで、これらは、第１の実施形態の光通信システムと同様であるので、その説明を省略し、以下、光中継装置２３および光受信装置２４に備えられる光受信部の構成について説明する。
図１０において、受信された光信号は、Ｏ／Ｅ３１に受光され、光信号から電気信号に変換される。
図１０において、受信された光信号は、Ｏ／Ｅ３１に受光され、光信号から電気信号に変換される。
変換された電気信号は、プリアンプであるＡＭＰ３２を介してＥＱＬ３３に入力される。入力された信号は、ＥＱＬ３３で等化増幅され、ＦＢ３４、ＤＥＣ３５およびＤＵＴＹ３７に入力される。
ＦＢ３４は、ＥＱＬ３３の出力をＡＭＰ３２に帰還し、ＤＥＣ３５は、ＥＱＬ３３からの信号を再生する。ＤＵＴＹ３７は、マークとスペースとのパルス幅をほぼ等しくなるようにＥＱＬ３３からの信号を整形する。ＤＵＴＹ３７の出力は、位相比較部５１および周波数検出部３９に入力される。
ＦＢ３４は、ＥＱＬ３３の出力をＡＭＰ３２に帰還し、ＤＥＣ３５は、ＥＱＬ３３からの信号を再生する。ＤＵＴＹ３７は、マークとスペースとのパルス幅をほぼ等しくなるようにＥＱＬ３３からの信号を整形する。ＤＵＴＹ３７の出力は、位相比較部５１および周波数検出部３９に入力される。
一方、位相比較部５１および周波数検出部３９には、ＶＣＯ４２の出力も入力される。
周波数検出部３９は、ＤＵＴＹ３７の出力とＶＣＯの出力との周波数差を検出して、その周波数差に基づく出力をＳＷ５２に出力する。
位相比較部５１は、位相信号検出回路６４、レファレンス回路６５および変化点密度検出回路６６を備えて構成される。位相比較部５１に入力されたＤＵＴＹ３７の出力は、位相信号検出回路６４、レファレンス回路６５および変化点密度検出回路６６に入力される。そして、位相比較部５１に入力されたＶＣＯ４２からの出力は、位相信号検出回路６４およびレファレンス回路６５に入力される。
周波数検出部３９は、ＤＵＴＹ３７の出力とＶＣＯの出力との周波数差を検出して、その周波数差に基づく出力をＳＷ５２に出力する。
位相比較部５１は、位相信号検出回路６４、レファレンス回路６５および変化点密度検出回路６６を備えて構成される。位相比較部５１に入力されたＤＵＴＹ３７の出力は、位相信号検出回路６４、レファレンス回路６５および変化点密度検出回路６６に入力される。そして、位相比較部５１に入力されたＶＣＯ４２からの出力は、位相信号検出回路６４およびレファレンス回路６５に入力される。
変化点密度検出回路６６は、ＤＵＴＹ３７からの出力に基づいて電気信号（Ｏ／Ｅ３１で受光された光信号）の変化点密度を検出し、その検出結果に応じた出力をレファレンス回路６５に出力する。
位相信号検出回路６４は、ＤＵＴＹ３７とＶＣＯ４２との出力間の位相差に応じた電圧をさらに変化点密度検出回路６６からの出力に応じて調整してＡＭＰ４０に出力する。
位相信号検出回路６４は、ＤＵＴＹ３７とＶＣＯ４２との出力間の位相差に応じた電圧をさらに変化点密度検出回路６６からの出力に応じて調整してＡＭＰ４０に出力する。
レファレンス回路６５は、ＤＵＴＹ３７とＶＣＯ４２との出力間の位相差には無関係な一定電圧をＡＭＰ４０に出力する。 ＡＭＰ４０は、位相信号検出回路６４とレファレンス回路６５との出力電圧間の差に基づく電圧をミキサ５３に出力する。
したがって、位相比較部５１は、ＤＵＴＹ３７の出力とＶＣＯ４２の出力との位相差を検出して、その位相差に基づく出力をミキサ５３に出力する。
したがって、位相比較部５１は、ＤＵＴＹ３７の出力とＶＣＯ４２の出力との位相差を検出して、その位相差に基づく出力をミキサ５３に出力する。
ＳＷ５２は、周波数検出部３９の出力によって接続状態が制御される２端子のスイッチである。ＳＷ５２の端子ｅは、ＳＣ３６の出力端子と接続され、ＳＷ５２の端子ｆは、ミキサ５３に接続される。
ミキサ５３は、ＳＷ５２で端子ｅと端子ｆとが接続されている場合では、位相比較部５１の出力にＳＣ３６の低周波電圧を重畳して、その出力をＶＣＯ４２の制御電圧端子に供給する。一方、ミキサ５３は、ＳＷ５２で端子ｅと端子ｆとが接続されていない場合では、位相比較部５１の出力をＶＣＯ４２の制御電圧端子に供給する。
（第２の実施形態の作用効果）
次に、このような光受信部の作用効果について説明する。
ミキサ５３は、ＳＷ５２で端子ｅと端子ｆとが接続されている場合では、位相比較部５１の出力にＳＣ３６の低周波電圧を重畳して、その出力をＶＣＯ４２の制御電圧端子に供給する。一方、ミキサ５３は、ＳＷ５２で端子ｅと端子ｆとが接続されていない場合では、位相比較部５１の出力をＶＣＯ４２の制御電圧端子に供給する。
（第２の実施形態の作用効果）
次に、このような光受信部の作用効果について説明する。
光受信部を備える光中継装置２３および光受信装置２４を光通信システムに設置さする際に、受信される光信号のアイパターンを参照して、タイミングクロックの位相が設定される。さらに、変化点密度検出回路６６の出力値が、設定された位相に基づいて設定される。
光受信部が光信号を受信すると、周波数検出部３９は、この受光した光信号に基づく電気信号の周波数とＶＣＯ４２の発振周波数との差を検出する。そして、検出結果の差が所定の範囲を超えている場合には、周波数検出部３９は、ＳＷ５２にこの場合に応じた制御信号を出力して、端子ｅと端子ｆとを接続するようにＳＷ５２制御する。一方、検出結果の差が所定の範囲を超えていない場合には、周波数検出部３９は、ＳＷ５２にこの場合に応じた制御信号を出力して、端子ｅと端子ｆとの接続を切り離すようにＳＷ５２を制御する。
光受信部が光信号を受信すると、周波数検出部３９は、この受光した光信号に基づく電気信号の周波数とＶＣＯ４２の発振周波数との差を検出する。そして、検出結果の差が所定の範囲を超えている場合には、周波数検出部３９は、ＳＷ５２にこの場合に応じた制御信号を出力して、端子ｅと端子ｆとを接続するようにＳＷ５２制御する。一方、検出結果の差が所定の範囲を超えていない場合には、周波数検出部３９は、ＳＷ５２にこの場合に応じた制御信号を出力して、端子ｅと端子ｆとの接続を切り離すようにＳＷ５２を制御する。
周波数検出部３９が所定の範囲を超えていると判断して、ＳＷ５２の端子ｅと端子ｆとが接続されると、ＳＣ３６から出力される低周波電圧が位相比較部５１の出力に重畳されてＶＣＯ４２の制御電圧端子に供給される。ＶＣＯ４２は、この低周波電圧によって発振周波数が上述のＰＬＬ回路に固有の周波数引込み範囲を超えた範囲で変化し、いずれかの時点で、ＶＣＯ４２の発振周波数は、所定の範囲内の周波数になる。
所定の範囲内の周波数になると、ＳＷ５２は、周波数検出部３９の制御信号によって端子ｅと端子ｆとを非接続状態に制御する。ＶＣＯ４２は、ＰＬＬ回路に固有な周波数引込み範囲内で発振しているので、ＶＣＯ４２の出力は、初期設定されたタイミングクロックの位相で発振するようにロックされる。
このように周波数検出部３９とＳＣ３６とＳＷ５２とによって、ＶＣＯ４２の周波数引込み範囲をＰＬＬ回路に固有な周波数引込み範囲を超えて拡大することができる。そして、拡大された周波数引込み範囲は、ＳＣ３６の電圧振幅によって決定され、この電圧振幅は、光受信部の想定される使用環境によって設計される。このため、使用温度などの環境変化にかかわらず確実にＶＣＯをロックすることができる。
このように周波数検出部３９とＳＣ３６とＳＷ５２とによって、ＶＣＯ４２の周波数引込み範囲をＰＬＬ回路に固有な周波数引込み範囲を超えて拡大することができる。そして、拡大された周波数引込み範囲は、ＳＣ３６の電圧振幅によって決定され、この電圧振幅は、光受信部の想定される使用環境によって設計される。このため、使用温度などの環境変化にかかわらず確実にＶＣＯをロックすることができる。
一方、位相比較部５１は、変化点密度検出回路６６によって検出された変化点密度に従って（式１）を満たすように、位相信号検出回路６４の出力を調整する。このため、第１の実施形態で説明したように、タイミングクロックの位相を０からずらした位相に設定した場合でも、レファレンス回路６５の出力と位相信号検出回路６４の出力との位相に対する交点は、変化点密度の変動にかかわらず設定された位相差のところになる。この結果、識別点は、変化点密度の変動にかかわらず一定であり、誤り率を向上させることができる。
次に、第３の実施形態について説明する。
（第３の実施形態の構成）
第３の実施形態は、本発明を適用した光通信システムの実施形態である。
第３の実施形態の光通信システムは、光信号を送信する光送信装置２１と、送信された光信号を伝送する光伝送路２２と、伝送された光信号を受信する光受信装置２４と、光伝送路２２の間に光中継装置２３とを備えて構成される。
（第３の実施形態の構成）
第３の実施形態は、本発明を適用した光通信システムの実施形態である。
第３の実施形態の光通信システムは、光信号を送信する光送信装置２１と、送信された光信号を伝送する光伝送路２２と、伝送された光信号を受信する光受信装置２４と、光伝送路２２の間に光中継装置２３とを備えて構成される。
ここで、これらは、第１の実施形態の光通信システムと同様であるので、その説明を省略する。そして、光中継装置２３および光受信装置２４に備えられる光受信部の構成は、位相比較部３８の代わりに位相比較部５６を用いるほかは、同一なのでその説明を省略する。
次に、位相比較部５６について説明する。
次に、位相比較部５６について説明する。
図１１において、ＤＵＴＹ３７（図２）の出力は、Ｄ−ＦＦ７１、ＥＸＯＲ７３、遅延回路８６および論理和回路（以下、「ＯＲ」と略記する。）８７にそれぞれ入力される。そして、ＶＣＯ４２（図２）の出力は、Ｄ−ＦＦ７１のクロック入力に入力される。
遅延回路８６は、入力を１／２周期だけ遅らせてＯＲ８７に出力する。ＯＲ８７は、ＤＵＴＹ３７の出力と遅延回路８６の出力との論理和をとって、その結果を可変電圧源８８の出力電圧を制御する制御端子に出力する。
遅延回路８６は、入力を１／２周期だけ遅らせてＯＲ８７に出力する。ＯＲ８７は、ＤＵＴＹ３７の出力と遅延回路８６の出力との論理和をとって、その結果を可変電圧源８８の出力電圧を制御する制御端子に出力する。
Ｄ−ＦＦ７１の出力は、遅延回路７２、ＥＸＯＲ７３およびＥＸＯＲ７６にそれぞれ入力される。遅延回路７２は、１／２周期だけ入力を遅らせてＥＸＯＲ７６に出力する。ＥＸＯＲ７６の出力は、ＡＭＰ８１で増幅されて、ＬＰＦ７８に出力される。ＬＰＦ７８の出力は、可変電圧源８８の出力電圧が加算されて、位相比較部の出力としてＡＭＰ４０に入力される。そして、ＥＸＯＲ７３の出力は、ＡＭＰ７４で増幅されて、ＬＰＦ７５に出力される。ＬＰＦ７５の出力は、位相比較部の出力としてＡＭＰ４０に入力される。
位相信号検出回路は、ＥＸＯＲ７３、ＡＭＰ７４およびＬＰＦ７５から構成され、レファレンス回路は、遅延回路７２、ＥＸＯＲ７６、ＡＭＰ８１およびＬＰＦ７８から構成される。
さらに、変化点密度検出回路は、遅延回路８６およびＯＲ８７から構成される。よって、ＯＲ８７の出力は、変化点密度に従う信号であり、変化点密度に従い可変電圧源８８の出力電圧値が制御される。
（第３の実施形態の作用効果）
第１および第２の実施形態においては、位相信号検出回路内およびレファレンス回路内のパルス波形を調整したが、第３の実施形態では、レファレンス回路出力を可変電圧源８８で調整して、タイミングクロックの位相を制御するものである。
さらに、変化点密度検出回路は、遅延回路８６およびＯＲ８７から構成される。よって、ＯＲ８７の出力は、変化点密度に従う信号であり、変化点密度に従い可変電圧源８８の出力電圧値が制御される。
（第３の実施形態の作用効果）
第１および第２の実施形態においては、位相信号検出回路内およびレファレンス回路内のパルス波形を調整したが、第３の実施形態では、レファレンス回路出力を可変電圧源８８で調整して、タイミングクロックの位相を制御するものである。
上述の位相比較部５６では、レファレンス回路内において、パルスは、ＬＰＦ７８で直流電圧に平均されて出力される。よって、ＬＰＦ７８の出力は、パルスの振幅および時間幅ならびに変化点密度に依存している。
仮に、この状態のままでレファレンス回路の出力をＡＭＰ４０に供給したのでは、第１の実施形態で図４（ｃ）を用いて説明したように、タイミングクロックの位相を０を外して設定した場合では、変化点密度に応じてタイミングクロックの位相は、変動してしまう。
仮に、この状態のままでレファレンス回路の出力をＡＭＰ４０に供給したのでは、第１の実施形態で図４（ｃ）を用いて説明したように、タイミングクロックの位相を０を外して設定した場合では、変化点密度に応じてタイミングクロックの位相は、変動してしまう。
ところで、第３の実施形態の位相比較部５６では、レファレンス回路の出力（ＬＰＦ７８の出力）は、可変電圧源８８によって変化点密度に応じた電圧が加算される。このため、位相比較部５６は、レファレンス回路の出力を（式１）を満たようにＡＭＰ４０に入力させることができる。
この結果、タイミングクロックの位相をどのように設定したとても、設定されたタイミングクロックの位相は、変化点密度の変動にかかわらずほぼ一定に維持される。よって、識別点は、変化点密度の変動にかかわらず一定であり、誤り率を向上させることができる。
この結果、タイミングクロックの位相をどのように設定したとても、設定されたタイミングクロックの位相は、変化点密度の変動にかかわらずほぼ一定に維持される。よって、識別点は、変化点密度の変動にかかわらず一定であり、誤り率を向上させることができる。
なお、第３の実施形態においてレファレンス回路の出力を可変電圧源８８で調整したが、位相信号検出回路の出力（ＬＰＦ７５の出力）を調整するようにしてもよい。
次に、第４の実施形態について説明する。
（第４の実施形態の構成）
第４の実施形態は、本発明を適用した光通信システムの実施形態である。
次に、第４の実施形態について説明する。
（第４の実施形態の構成）
第４の実施形態は、本発明を適用した光通信システムの実施形態である。
第４の実施形態の光通信システムは、光信号を送信する光送信装置２１と、送信された光信号を伝送する光伝送路２２と、伝送された光信号を受信する光受信装置２４と、光伝送路２２の間に光中継装置２３とを備えて構成される。
ここで、これらは、第１の実施形態の光通信システムと同様であるので、その説明を省略し、以下、光中継装置２３および光受信装置２４に備えられる光受信部の構成について説明する。
ここで、これらは、第１の実施形態の光通信システムと同様であるので、その説明を省略し、以下、光中継装置２３および光受信装置２４に備えられる光受信部の構成について説明する。
図１２において、受信された光信号は、Ｏ／Ｅ３１に受光され、光信号から電気信号に変換される。変換された信号は、プリアンプであるＡＭＰ３２を介してＥＱＬ３３に入力される。入力された信号は、ＥＱＬ３３で等化増幅され、ＦＢ３４、ＤＥＣ３５およびＤＵＴＹ３７に入力される。
ＦＢ３４は、ＥＱＬ３３の出力をＡＭＰ３２に帰還し、ＤＥＣ３５は、ＥＱＬ３３からの信号を再生する。ＤＵＴＹ３７は、マークとスペースとのパルス幅をほぼ等しくなるようにＥＱＬ３３からの電気信号を整形する。ＤＵＴＹ３７の出力は、位相比較部３８および周波数検出部３９に入力される。
ＦＢ３４は、ＥＱＬ３３の出力をＡＭＰ３２に帰還し、ＤＥＣ３５は、ＥＱＬ３３からの信号を再生する。ＤＵＴＹ３７は、マークとスペースとのパルス幅をほぼ等しくなるようにＥＱＬ３３からの電気信号を整形する。ＤＵＴＹ３７の出力は、位相比較部３８および周波数検出部３９に入力される。
一方、位相比較部３８および周波数検出部３９には、ＶＣＯ４２の出力も入力される。周波数検出部３９は、ＤＵＴＹ３７の出力とＶＣＯの出力との周波数差を検出して、その周波数差に基づく出力をＳＷ５５の制御端子に出力する。位相比較部３８は、ＤＵＴＹ３７の出力とＶＣＯ４２の出力との位相差を検出して、その位相差に基づく出力を出力端子に出力する。
位相比較部３８の出力端子は、抵抗器１６１の一端に接続される。抵抗器１６１の他端は、オペアンプ１６２の入力端子に接続される。オペアンプ１６２の出力端子は、ＶＣＯ４２の制御電圧端子に接続されるとともに、直列接続されたコンデンサ１６４および抵抗器１６３を介してオペアンプ１６２の入力端子に接続され、出力が帰還される。ここで、抵抗器１６１、１６３、コンデンサ１６４およびオペアンプ１６２は、積分回路を構成する。
ＳＷ５５は、周波数検出部３９の出力によって接続状態が制御される２端子のスイッチである。ＳＷ５５の端子ｇは、ＳＣ３６の出力端子と接続され、ＳＷ５５の端子ｈは、コンデンサ１６４と抵抗器１６３との間の接点ｋと接続される。
（第４の実施形態の作用効果）
次に、このような光受信部の作用効果について説明する。
（第４の実施形態の作用効果）
次に、このような光受信部の作用効果について説明する。
なお、タイミングクロックの位相を０から外した位相に設定した場合においても、識別点が変化点密度の変動にかかわらず一定に維持されることについては、第１の実施形態と同様であるので、その説明を省略する。
光受信部が光信号を受信すると、周波数検出部３９は、この受光した光信号に基づく電気信号の周波数とＶＣＯ４２の発振周波数との差を検出する。そして、検出結果の差が所定の範囲を超えている場合には、周波数検出部３９は、ＳＷ５５にこの場合に応じた制御信号を出力して、端子ｇと端子ｈとを接続するようにＳＷ５５制御する。一方、検出結果の差が所定の範囲を超えていない場合には、周波数検出部３９は、ＳＷ５５にこの場合に応じた制御信号を出力して、端子ｇと端子ｈとの接続を切り離すようにＳＷ５２を制御する。
光受信部が光信号を受信すると、周波数検出部３９は、この受光した光信号に基づく電気信号の周波数とＶＣＯ４２の発振周波数との差を検出する。そして、検出結果の差が所定の範囲を超えている場合には、周波数検出部３９は、ＳＷ５５にこの場合に応じた制御信号を出力して、端子ｇと端子ｈとを接続するようにＳＷ５５制御する。一方、検出結果の差が所定の範囲を超えていない場合には、周波数検出部３９は、ＳＷ５５にこの場合に応じた制御信号を出力して、端子ｇと端子ｈとの接続を切り離すようにＳＷ５２を制御する。
周波数検出部３９が所定の範囲を超えていると判断して、ＳＷ５５の端子ｇと端子ｈとが接続されると、ＳＣ３６から出力される低周波電圧が積分回路で位相比較部３８の出力に重畳され、ＶＣＯ４２の制御電圧端子に供給される。ＶＣＯ４２は、この低周波電圧によって発振周波数が上述のＰＬＬ回路に固有の周波数引込み範囲を超えた範囲で変化し、いずれかの時点で、ＶＣＯ４２の発振周波数は、所定の範囲内の周波数になる。
所定の範囲内の周波数になると、ＳＷ５５は、周波数検出部３９の制御信号によって端子ｇと端子ｈとを非接続状態に制御する。ＶＣＯ４２は、ＰＬＬ回路に固有な周波数引込み範囲内で発振しているので、ＶＣＯ４２の出力は、初期設定されたタイミングクロックの位相で発振するようにロックされる。
このように周波数検出部３９とＳＣ３６とＳＷ５５とによって、ＶＣＯ４２の周波数引込み範囲をＰＬＬ回路に固有な周波数引込み範囲を超えて拡大することができる。このため、使用温度などの環境変化にかかわらず確実にＶＣＯをロックすることができる。
このように周波数検出部３９とＳＣ３６とＳＷ５５とによって、ＶＣＯ４２の周波数引込み範囲をＰＬＬ回路に固有な周波数引込み範囲を超えて拡大することができる。このため、使用温度などの環境変化にかかわらず確実にＶＣＯをロックすることができる。
なお、第４の実施形態においては、ＳＷ５５の端子ｈは、接点ｋと接続されたが、抵抗器１６３がオペアンプ１６２の入力端子と接続される接点ｊと接続されるようにしてもよい。このように接続しても上述と同様に作用する。
また、第４の実施形態において、ＳＷ５５の端子ｈと接点ｋとの間に、抵抗器を挿入してもよい。このように構成することにより、ＳＷ５５の寄生容量と配線で生じるインダクタンスとの共振を防止することが可能である。
また、第４の実施形態において、ＳＷ５５の端子ｈと接点ｋとの間に、抵抗器を挿入してもよい。このように構成することにより、ＳＷ５５の寄生容量と配線で生じるインダクタンスとの共振を防止することが可能である。
なお、第１の実施形態において、可変増幅器７７の回路は、図６に示す回路に限定されるものではない。可変増幅器として、外部からの制御信号によって利得を可変にすることができる増幅器を利用することができる。例えば、可変増幅器の他の回路例を図１３、図１４および図１５に３例示す。
図１３において、可変増幅器は、抵抗器１７１、トランジスタ１７２、電圧源１７３および可変電圧源１７４から構成される。入力信号は、トランジスタ１７２のベース端子に入力され、制御信号は、可変電圧源１７３の制御端子に入力される。トランジスタ１７２のコレクタ端子は、抵抗器１７１を介して接地される。トランジスタ１７２のエミッタ端子は、直列接続の電圧源１７３および可変電圧源１７４を介して電源Ｖｅｅに接続される。出力信号は、抵抗器１７１の端子間電圧として取り出される。
図１３において、可変増幅器は、抵抗器１７１、トランジスタ１７２、電圧源１７３および可変電圧源１７４から構成される。入力信号は、トランジスタ１７２のベース端子に入力され、制御信号は、可変電圧源１７３の制御端子に入力される。トランジスタ１７２のコレクタ端子は、抵抗器１７１を介して接地される。トランジスタ１７２のエミッタ端子は、直列接続の電圧源１７３および可変電圧源１７４を介して電源Ｖｅｅに接続される。出力信号は、抵抗器１７１の端子間電圧として取り出される。
このような可変増幅器では、制御信号によって可変電圧源１７４の電圧を制御することができるので、これに応じてバイアスを変更することができる。そして、可変増幅器は、固定の電圧源１７３を備えているので、一定のバイアスを確保した上でさらにバイアスを変更することができる。
このため、入力信号および制御信号としてＥＸＯＲ７６の出力を供給するとともに出力信号をＬＰＦ６８に出力することにより、この可変増幅器を図６に示す可変増幅器７７に利用することができる。
このため、入力信号および制御信号としてＥＸＯＲ７６の出力を供給するとともに出力信号をＬＰＦ６８に出力することにより、この可変増幅器を図６に示す可変増幅器７７に利用することができる。
また、図１４において、可変増幅器は、抵抗器１８１、１８６、トランジスタ１８２、１８７、電圧源１８３および可変電圧源１８８から構成される。入力信号は、トランジスタ１８２のベース端子に入力され、制御信号は、可変電圧源１８８の制御端子に入力される。トランジスタ１８２のコレクタ端子は、抵抗器１８１を介して接地されるとともにトランジスタ１８７のベース端子に接続される。トランジスタ１８２のエミッタ端子は、電圧源１８３を介して電源Ｖｅｅに接続される。そして、トランジスタ１８７のコレクタ端子は、抵抗器１８６を介して接地される。トランジスタ１８７のエミッタ端子は、可変電圧源１８８を介して電源Ｖｅｅに接続される。出力信号は、抵抗器１８６の端子間電圧として取り出される。
このような可変増幅器では、制御信号によって可変電圧源１８８の電圧を制御することができるので、これに応じてバイアスを変更することができる。そして、２個のトランジスタ１８２、１８７をカスケードに接続するので、大きな利得を得ることができる。
このため、入力信号および制御信号としてＥＸＯＲ７６の出力を供給するとともに出力信号をＬＰＦ６８に出力することにより、この可変増幅器を図６に示す可変増幅器７７に利用することができる。
このため、入力信号および制御信号としてＥＸＯＲ７６の出力を供給するとともに出力信号をＬＰＦ６８に出力することにより、この可変増幅器を図６に示す可変増幅器７７に利用することができる。
さらに、図１５において、可変増幅器は、抵抗器１９１、１９３、トランジスタ１９２、１９４および可変電流源１９５から構成される。入力信号は、トランジスタ１９２のベース端子に入力され、入力信号の反転入力は、トランジスタ１９４のベース端子に入力され、制御信号は、可変電流源１９５の制御端子に入力される。
トランジスタ１９２のコレクタ端子は、抵抗器１９１を介して接地され、トランジスタ１９３のコレクタ端子は、抵抗器１９３を介して接地される。そして、トランジスタ１９２とトランジスタ１９４のエミッタ端子間は、相互に接続され、その接点は、可変電流源１９５を介して電源Ｖｅｅに接続される。
トランジスタ１９２のコレクタ端子は、抵抗器１９１を介して接地され、トランジスタ１９３のコレクタ端子は、抵抗器１９３を介して接地される。そして、トランジスタ１９２とトランジスタ１９４のエミッタ端子間は、相互に接続され、その接点は、可変電流源１９５を介して電源Ｖｅｅに接続される。
このような可変増幅器では、制御信号によって可変電流源１９５の電流を制御することができるので、これに応じてバイアスを変更することができる。
このため、入力信号および制御信号としてＥＸＯＲ７６の出力を供給するとともに出力信号をＬＰＦ６８に出力することにより、この可変増幅器を図６に示す可変増幅器７７に利用することができる。
このため、入力信号および制御信号としてＥＸＯＲ７６の出力を供給するとともに出力信号をＬＰＦ６８に出力することにより、この可変増幅器を図６に示す可変増幅器７７に利用することができる。
なお、入力信号の反転入力の代わりにレファレンス信号を用いることも可能である。
また、第１および第２の実施形態において、ＶＣＯの発振周波数を掃引する低周波信号をＳＣ３６でＶＣＯ４２の制御端子に直接供給したが、ＡＭＰ４０の入力側に供給して、ＡＭＰ４０を介してＶＣＯ４２の制御端子に供給するようにしてもよい。ＡＭＰ４０を介することによって、低周波信号の振幅がＡＭＰ４０の飽和利得によって制限されるから、ＶＣＯ４２の破損を防止することができる。このように低周波信号の供給は、ＳＣ３６の低周波信号によってＶＣＯの発振周波数を掃引することができれば、ＳＣ３６の出力端子とＶＣＯ４２の制御端子間に、増幅器や低域通過フィルタなどの回路を介してもよい。
また、第１および第２の実施形態において、ＶＣＯの発振周波数を掃引する低周波信号をＳＣ３６でＶＣＯ４２の制御端子に直接供給したが、ＡＭＰ４０の入力側に供給して、ＡＭＰ４０を介してＶＣＯ４２の制御端子に供給するようにしてもよい。ＡＭＰ４０を介することによって、低周波信号の振幅がＡＭＰ４０の飽和利得によって制限されるから、ＶＣＯ４２の破損を防止することができる。このように低周波信号の供給は、ＳＣ３６の低周波信号によってＶＣＯの発振周波数を掃引することができれば、ＳＣ３６の出力端子とＶＣＯ４２の制御端子間に、増幅器や低域通過フィルタなどの回路を介してもよい。
さらに、変化点密度検出回路は、図６において遅延回路７２およびＥＸＯＲ７６で構成し、図８において遅延回路８３およびＡＮＤ８４で構成し、そして、図１１において遅延回路８６およびＯＲ８７で構成したが、これらは、各図間で相互に代替可能である。
また、第１ないし第４の実施形態の光通信システムにおいて、光中継装置２３は、光伝送路を伝送する波長分割多重光信号から光信号を分岐・挿入するＡＤＭ（add/drop multiplexing）機能をさらに備えてもよい。
また、第１ないし第４の実施形態の光通信システムにおいて、光中継装置２３は、光伝送路を伝送する波長分割多重光信号から光信号を分岐・挿入するＡＤＭ（add/drop multiplexing）機能をさらに備えてもよい。
以上、説明したように、本発明は、タイミングクロックの位相を０から外れて設定されたとしても、変化点密度にかかわらず識別点をほぼ一定に維持することができる。そして、本発明は、環境の変化にかかわらず確実にＶＣＯをロックすることができる。さらに、本発明は、誤り率の向上、入力信号のギガビット化、小型化、省電力化または低廉化を達成することができる。
２１ 光送信装置
２２ 光伝送路
２３ 光中継装置
２４ 光受信装置
３１，２０１ Ｏ／Ｅ
３２，４０，７４，８１，２１９ ＡＭＰ
３３，２０２ ＥＱＬ
３４ ＦＢ
３５，２０３，２３７ ＤＥＣ
３６ ＳＣ
３７ ＤＵＴＹ
３８，５１ 位相比較部
３９ 周波数検出部
４１，５２，５５ SW
４２，２０５，２２０ ＶＣＯ
５３ ミキサ
６１，６４ 位相信号検出回路
６２，６５ レファレンス回路
６３，６６ 変化点密度検出回路
７１，２１１ Ｄ−ＦＦ
７２，８３，８６，２１５ 遅延回路
７３，２１２，２１６ ＥＸＯＲ
７４，７７ 増幅器
７５，７８，２１４，２１８ ＬＰＦ
８２，９０ 可変遅延回路
８４ ＡＮＤ
８７ ＯＲ
８８ 可変電圧源
１０１，１０３，１０７，１０８，１２１，１２７，１３１，１３２，１３３，１４１，１４６，１５１，１５６，１６１，１６３，１７１，１８１，１８６，１９１，１９３ 抵抗器
１０２，１１４，１１５，１２２，１５４，１６４ コンデンサ
１０４，１１０，１２４，１３０，１５５ 電流源
１０５，１０６，１０９，１２５，１２６，１２９，１５２，１５３，１５７，１５８，１７２，１８２，１８７，１９２，１９４ トランジスタ
１１１，１１２，１１３ インダクタ
１４３，１７３，１７４，１８８ 可変電圧源
１４８ 電圧源
１６２ オペアンプ
１９５ 可変電流源
２０４ 位相比較器
２１３，２１７ 出力部
２３１ 電源
２３２ ホトダイオード
２３３ プリアンプ
２３６ ＡＭＰ
２３４ ベッセルトムソンフィルタ
２３５ 高利得跳ね上げ回路
２３８ タイミング回路
２４１ ワイヤボンディング
２４２ マイクロストリップライン
２２ 光伝送路
２３ 光中継装置
２４ 光受信装置
３１，２０１ Ｏ／Ｅ
３２，４０，７４，８１，２１９ ＡＭＰ
３３，２０２ ＥＱＬ
３４ ＦＢ
３５，２０３，２３７ ＤＥＣ
３６ ＳＣ
３７ ＤＵＴＹ
３８，５１ 位相比較部
３９ 周波数検出部
４１，５２，５５ SW
４２，２０５，２２０ ＶＣＯ
５３ ミキサ
６１，６４ 位相信号検出回路
６２，６５ レファレンス回路
６３，６６ 変化点密度検出回路
７１，２１１ Ｄ−ＦＦ
７２，８３，８６，２１５ 遅延回路
７３，２１２，２１６ ＥＸＯＲ
７４，７７ 増幅器
７５，７８，２１４，２１８ ＬＰＦ
８２，９０ 可変遅延回路
８４ ＡＮＤ
８７ ＯＲ
８８ 可変電圧源
１０１，１０３，１０７，１０８，１２１，１２７，１３１，１３２，１３３，１４１，１４６，１５１，１５６，１６１，１６３，１７１，１８１，１８６，１９１，１９３ 抵抗器
１０２，１１４，１１５，１２２，１５４，１６４ コンデンサ
１０４，１１０，１２４，１３０，１５５ 電流源
１０５，１０６，１０９，１２５，１２６，１２９，１５２，１５３，１５７，１５８，１７２，１８２，１８７，１９２，１９４ トランジスタ
１１１，１１２，１１３ インダクタ
１４３，１７３，１７４，１８８ 可変電圧源
１４８ 電圧源
１６２ オペアンプ
１９５ 可変電流源
２０４ 位相比較器
２１３，２１７ 出力部
２３１ 電源
２３２ ホトダイオード
２３３ プリアンプ
２３６ ＡＭＰ
２３４ ベッセルトムソンフィルタ
２３５ 高利得跳ね上げ回路
２３８ タイミング回路
２４１ ワイヤボンディング
２４２ マイクロストリップライン
Claims (18)
- 入力信号がマークからスペースに変化する確率である変化点密度を検出する変化点密度検出手段と、
電圧制御発振器の出力が所定の周波数および位相となるように、該変化点密度検出手段で検出された変化点密度に応じて位相比較器の出力パルスの振幅または時間幅を調整する調整手段と
を備えることを特徴とする位相同期ループ回路。 - 該入力信号は、パルスであって、
該調整手段は、該パルスの振幅を調整する
ことを特徴とする請求項１に記載の位相同期ループ回路。 - 該入力信号は、パルスであって、
該調整手段は、該パルスの時間幅を調整する
ことを特徴とする請求項１に記載の位相同期ループ回路。 - 該入力信号は、パルスであって、
該位相比較器は、
該入力信号と電圧制御発振手段の出力との位相差に応じた出力を出力する位相信号検出手段と、
該入力信号に応じた一定値の基準信号を出力するレファレンス手段とを備え、
該調整手段は、該位相信号検出手段の出力パルスの振幅と時間との積と該レファレンス手段の出力パルスの振幅と時間との積とが等しくなるように、該変化点密度検出手段で検出された変化点密度に応じて、該位相信号検出手段の出力パルスおよび該レファレンス手段の出力パルスの振幅と時間幅との組み合わせを調整する
ことを特徴とする請求項１に記載の位相同期ループ回路。 - 該位相比較器は、該位相信号検出回路と該レファレンス回路とにおける回路の対称性を維持するように該調整手段と対称な回路をさらに備える
ことを特徴とする請求項４に記載の位相同期ループ回路。 - 該電圧制御発振器の発振周波数を制御する制御端子に低周波信号を供給する低周波供給手段をさらに備える
ことを特徴とする請求項１に記載の位相同期ループ回路。 - 該入力信号と該電圧制御発振器の出力との周波数差を検出する周波数検出手段と、
該周波数検出手段の出力に応じて該低周波信号を供給するか否かを選択する選択手段とをさらに備える
ことを特徴とする請求項６に記載の位相同期ループ回路。 - 請求項１または請求項６に記載の位相同期ループ回路を備える
ことを特徴とする光中継装置。 - 請求項１または請求項６に記載の位相同期ループ回路を備える
ことを特徴とする光端局装置。 - 入力信号が入力される等化増幅器と、
該等化増幅器の出力が入力され、該入力信号からタイミングクロックを抽出するタイミング回路と、
該等化増幅器の出力から該タイミングクロックで入力信号を識別再生する識別回路とを備える光中継装置において、
該等化増幅器は、同一半導体基板上に形成された低域通過フィルタまたは所定の周波数を境界に利得を変更する高域利得跳上げ回路またはその両方を備え、
該タイミング回路は、請求項１または請求項６に記載の位相同期ループ回路を備える
ことを特徴とする光中継装置。 - 該高域利得跳上げ回路は、並列接続された抵抗器とコンデンサとをエミッタ接地トランジスタの負荷抵抗として接続する回路である
ことを特徴とする請求項１０に記載の光中継装置。 - 入力信号が入力される等化増幅器と、
該等化増幅器の出力が入力され、該入力信号からタイミングクロックを抽出するタイミング回路と、
該等化増幅器の出力から該タイミングクロックで入力信号を識別再生する識別回路とを備える光端局装置において、
該等化増幅器は、同一半導体基板上に形成された低域通過フィルタまたは所定の周波数を境界に利得を変更する高域利得跳上げ回路またはその両方を備え、
該タイミング回路は、請求項１または請求項６に記載の位相同期ループ回路を備える
ことを特徴とする光端局装置。 - 該高域利得跳上げ回路は、並列接続された抵抗器とコンデンサとをエミッタ接地トランジスタの負荷抵抗として接続する回路である
ことを特徴とする請求項１２に記載の光端局装置。 - 請求項１または請求項６に記載の位相同期ループ回路を備える光中継装置を備える
ことを特徴とする光通信システム。 - 請求項１０に記載の光中継装置を備える
ことを特徴とする光通信システム。 - 請求項１または請求項６に記載の位相同期ループ回路を備える光端局装置を備える
ことを特徴とする光通信システム。 - 請求項１１に記載の光端局装置を備える
ことを特徴とする光通信システム。 - 入力信号がマークからスペースに変化する確率である変化点密度を検出する変化点密度検出手段と、位相比較器の出力パルスの振幅または時間幅を調整する調整手段とを備えるＰＬＬ回路の位相調整方法であって、
電圧制御発振器の出力が所定の周波数および位相となるように、入力信号がマークからスペースに変化する確率である変化点密度を検出させ、この検出させた変化点密度に応じて位相比較器の出力パルスの振幅または時間幅を調整させる
ことを特徴とするＰＬＬ回路の位相調整方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP1999/006803 WO2001041351A1 (fr) | 1999-12-03 | 1999-12-03 | Boucle de remise en phase et repeteur optique pourvu de cette boucle, dispositif de station terminale optique et systeme de communications optiques |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3881891B2 true JP3881891B2 (ja) | 2007-02-14 |
Family
ID=14237480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001542500A Expired - Fee Related JP3881891B2 (ja) | 1999-12-03 | 1999-12-03 | 位相同期ループ回路ならびに該回路を備える光中継装置、光端局装置および光通信システム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7027741B2 (ja) |
| JP (1) | JP3881891B2 (ja) |
| WO (1) | WO2001041351A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6507294B1 (en) * | 2002-01-10 | 2003-01-14 | Applied Micro Circuits Corporation | System and method for measuring pseudorandom NRZ data stream rates |
| US7181142B1 (en) | 2002-04-09 | 2007-02-20 | Time Warner Cable Inc. | Broadband optical network apparatus and method |
| WO2006100745A1 (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Limited | ジッタ抑圧回路 |
| JP4754388B2 (ja) * | 2006-03-31 | 2011-08-24 | 富士通株式会社 | 光伝送システム |
| JP5482210B2 (ja) * | 2010-01-08 | 2014-05-07 | 富士通株式会社 | 光受信器および光受信方法 |
| US8369713B2 (en) * | 2010-03-18 | 2013-02-05 | Nippon Telegraph And Telephone Corporation | Bit-rate discrimination method and its apparatus |
| US8675714B2 (en) * | 2010-10-12 | 2014-03-18 | Pericom Semiconductor Corporation | Trace canceller with equalizer adjusted for trace length driving variable-gain amplifier with automatic gain control loop |
| US9948399B2 (en) * | 2015-01-09 | 2018-04-17 | Time Warner Cable Enterprises Llc | Methods and apparatus for removing beat interference from splitters/combiners |
| US9674591B2 (en) | 2015-06-08 | 2017-06-06 | Time Warner Cable Enterprises Llc | Methods and apparatus for asymmetric distribution of mixed content via a network |
| WO2020012550A1 (ja) * | 2018-07-10 | 2020-01-16 | 株式会社ソシオネクスト | 位相同期回路、送受信回路及び集積回路 |
| TWI831283B (zh) * | 2022-07-07 | 2024-02-01 | 瑞昱半導體股份有限公司 | 具有頻率追鎖機制的訊號中繼裝置及方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS523364A (en) * | 1975-06-25 | 1977-01-11 | Mitsubishi Electric Corp | Sweeping circuit for automatic phase synchronism |
| JPS6411418A (en) * | 1987-07-03 | 1989-01-17 | Sony Corp | Pll circuit |
| JPH01215122A (ja) * | 1988-02-24 | 1989-08-29 | Hitachi Ltd | 位相同期信号発生回路 |
| JPH06188727A (ja) * | 1992-08-28 | 1994-07-08 | American Teleph & Telegr Co <Att> | 入力データ信号とクロック信号との同期方法とデータシステム |
| JPH08154090A (ja) * | 1994-11-25 | 1996-06-11 | Hewlett Packard Japan Ltd | 同期信号発生装置 |
| JPH11122066A (ja) * | 1997-10-16 | 1999-04-30 | Fujitsu Ltd | 等化フィルタ、波形等化制御方法及びインダクタ作成方法 |
| JPH11122232A (ja) * | 1997-10-17 | 1999-04-30 | Fujitsu Ltd | 位相検出回路及び位相検出回路を用いたタイミング抽出回路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4069462A (en) * | 1976-12-13 | 1978-01-17 | Data General Corporation | Phase-locked loops |
| JPS5843632A (ja) * | 1981-09-01 | 1983-03-14 | テクトロニツクス・インコ−ポレイテツド | 位相固定回路 |
| US4464771A (en) * | 1982-04-02 | 1984-08-07 | Motorola, Inc. | Phase-locked loop circuit arrangement |
| DE4121570A1 (de) * | 1991-06-29 | 1993-01-07 | Standard Elektrik Lorenz Ag | Entzerrer fuer optische nachrichtenuebertragungssysteme |
| JPH0677767A (ja) | 1992-08-26 | 1994-03-18 | Sony Corp | ノンリニアキャンセラー |
| US5987085A (en) * | 1997-03-26 | 1999-11-16 | Lsi Logic Coporation | Clock recovery circuit |
| JP3147038B2 (ja) * | 1997-05-12 | 2001-03-19 | 日本電気株式会社 | ビットレート選択型タイミング抽出器、ビットレート選択型識別再生器およびビットレート選択型光再生中継器 |
| JP3033520B2 (ja) * | 1997-05-13 | 2000-04-17 | 日本電気株式会社 | クロック抽出回路 |
| JPH11275030A (ja) * | 1998-03-19 | 1999-10-08 | Fujitsu Ltd | 光受信装置 |
-
1999
- 1999-12-03 WO PCT/JP1999/006803 patent/WO2001041351A1/ja active Application Filing
- 1999-12-03 JP JP2001542500A patent/JP3881891B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-23 US US10/128,672 patent/US7027741B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS523364A (en) * | 1975-06-25 | 1977-01-11 | Mitsubishi Electric Corp | Sweeping circuit for automatic phase synchronism |
| JPS6411418A (en) * | 1987-07-03 | 1989-01-17 | Sony Corp | Pll circuit |
| JPH01215122A (ja) * | 1988-02-24 | 1989-08-29 | Hitachi Ltd | 位相同期信号発生回路 |
| JPH06188727A (ja) * | 1992-08-28 | 1994-07-08 | American Teleph & Telegr Co <Att> | 入力データ信号とクロック信号との同期方法とデータシステム |
| JPH08154090A (ja) * | 1994-11-25 | 1996-06-11 | Hewlett Packard Japan Ltd | 同期信号発生装置 |
| JPH11122066A (ja) * | 1997-10-16 | 1999-04-30 | Fujitsu Ltd | 等化フィルタ、波形等化制御方法及びインダクタ作成方法 |
| JPH11122232A (ja) * | 1997-10-17 | 1999-04-30 | Fujitsu Ltd | 位相検出回路及び位相検出回路を用いたタイミング抽出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2001041351A1 (fr) | 2001-06-07 |
| US7027741B2 (en) | 2006-04-11 |
| US20020121937A1 (en) | 2002-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3881891B2 (ja) | 位相同期ループ回路ならびに該回路を備える光中継装置、光端局装置および光通信システム | |
| EP1566904B1 (en) | Method and apparatus for processing optical duobinary signals | |
| US9667407B1 (en) | Integrated multi-channel receiver having independent clock recovery modules with enhanced inductors | |
| JPS6111014B2 (ja) | ||
| JP6772477B2 (ja) | 信号再生回路、電子装置および信号再生方法 | |
| JPH11127142A (ja) | タイミング回路 | |
| US10797658B1 (en) | Low power optical link | |
| US7274756B2 (en) | Digital signal receiver operating beyond the -3dB frequency | |
| JP4754159B2 (ja) | データ伝送速度の１／２周波数クロックを用いる光受信機のタイミング抽出回路及び光送受信機のデューティずれ対応回路 | |
| JP3436631B2 (ja) | 光送受信回路 | |
| WO2005121820A1 (en) | Method and apparatus to reduce jitter by adjusting vertical offset | |
| US7035303B2 (en) | Jitter suppression techniques for laser driver circuits | |
| JP3526852B2 (ja) | 識別閾値設定回路及び直流レベルシフト回路 | |
| US20100194478A1 (en) | Equalizer filter with mismatch tolerant detection mechanism for lower and higher frequency gain loops | |
| JP2006081141A (ja) | 光受信器 | |
| US7206337B2 (en) | Bit stream conditioning circuit having output pre-emphasis | |
| JP6476659B2 (ja) | 信号再生回路および信号再生方法 | |
| US8085839B2 (en) | Adaptive equalization system and method having a lock-up-free quantized feedback DC restoration circuit | |
| JP2000040960A (ja) | ビットレート可変光受信器及び可変光送受信システム | |
| US7151814B1 (en) | Hogge phase detector with adjustable phase output | |
| JP2005252783A (ja) | 光送信機 | |
| JP4416351B2 (ja) | 位相比較回路及び光受信装置 | |
| Suttorp et al. | A 10-Gb/s CMOS serial-link receiver using eye-opening monitoring for adaptive equalization and for clock and data recovery | |
| US6917233B1 (en) | Limiting amplifier and method for amplifying an input signal | |
| CN113595548B (zh) | 自适应调节带宽的锁相装置及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061113 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |