TWI831283B - 具有頻率追鎖機制的訊號中繼裝置及方法 - Google Patents

具有頻率追鎖機制的訊號中繼裝置及方法 Download PDF

Info

Publication number
TWI831283B
TWI831283B TW111125617A TW111125617A TWI831283B TW I831283 B TWI831283 B TW I831283B TW 111125617 A TW111125617 A TW 111125617A TW 111125617 A TW111125617 A TW 111125617A TW I831283 B TWI831283 B TW I831283B
Authority
TW
Taiwan
Prior art keywords
signal
frequency
circuit
receiving
data
Prior art date
Application number
TW111125617A
Other languages
English (en)
Other versions
TW202404265A (zh
Inventor
詹鈞傑
吳岱融
張家豪
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW111125617A priority Critical patent/TWI831283B/zh
Priority to US18/206,096 priority patent/US20240015000A1/en
Publication of TW202404265A publication Critical patent/TW202404265A/zh
Application granted granted Critical
Publication of TWI831283B publication Critical patent/TWI831283B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Radio Relay Systems (AREA)

Abstract

一種具有頻率追鎖機制的訊號中繼裝置，包含：接收電路、頻率產生電路、頻率追蹤電路以及傳送電路。接收電路配置以接收接收訊號，以根據接收訊號對應的接收頻率訊號擷取接收訊號包含的資料。頻率產生電路配置以接收源頭時脈訊號，並根據轉換參數產生目標頻率訊號。頻率追蹤電路配置以計算接收頻率訊號以及目標頻率訊號間的頻率差，並據以調整轉換參數。傳送電路配置以根據目標頻率訊號產生包含資料的傳送訊號。

Description

具有頻率追鎖機制的訊號中繼裝置及方法
本發明是關於訊號中繼技術，尤其是關於一種具有頻率追鎖機制的訊號中繼裝置及方法。
在電子裝置中，訊號的傳輸技術對於速度有愈來愈高的需求。以HDMI 2.1 規格為例，此技術為提升傳輸頻寬定義了全新的固定速率連結（Fixed Rate Link； FRL）傳輸模式，在訊號開始傳送前，會先進行交握，檢測訊號在高速傳送下的品質是否能符合HDMI 2.1的要求。若固定速率連結的連線成立，最高頻寬可支援到12Gbps。
在這樣的情形下，當訊號中繼裝置被應用以進行高速傳輸技術的資料傳輸時，往往需要設置石英振盪技術的時脈來維持傳送的精確度。然而，這樣的配置方式將造成成本上升。如何兼顧精準度以及成本，在訊號中繼裝置的設計上成為一大挑戰。
鑑於先前技術的問題，本發明之一目的在於提供一種具有頻率追鎖機制的訊號中繼裝置及方法，以改善先前技術。
本發明包含一種具有頻率追鎖機制的訊號中繼裝置，包含：接收電路、頻率產生電路、頻率追蹤電路以及傳送電路。接收電路配置以接收接收訊號，以根據接收訊號對應的接收頻率訊號擷取接收訊號包含的資料。頻率產生電路配置以接收源頭時脈訊號，並根據轉換參數產生目標頻率訊號。頻率追蹤電路配置以計算接收頻率訊號以及目標頻率訊號間的頻率差，並據以調整轉換參數。傳送電路配置以根據目標頻率訊號產生包含資料的傳送訊號。
本發明更包含一種具有頻率追鎖機制的訊號中繼方法，應用於訊號中繼裝置中，包含：使接收電路接收接收訊號，以根據接收訊號對應的接收頻率訊號擷取接收訊號包含的資料；使頻率產生電路接收源頭時脈訊號，並根據轉換參數產生目標頻率訊號；使頻率追蹤電路計算接收頻率訊號以及目標頻率訊號間的頻率差，並據以調整轉換參數；以及使傳送電路根據目標頻率訊號產生包含資料的傳送訊號。
有關本案的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
本發明之一目的在於提供一種具有頻率追鎖機制的訊號中繼裝置及方法，根據源頭時脈訊號產生目標頻率訊號，以接收頻率訊號進行追鎖並根據追鎖結果進行訊號傳送，在不需設置石英振盪技術的時脈的低成本情形下維持時脈訊號的精準度。
請同時參照圖1A以及圖1B。圖1A以及圖1B分別顯示本發明之一實施例中，一種電子裝置100的方塊圖。
在圖1A的實施例中，電子裝置100包含：電路板110、訊號接收晶片120以及具有頻率追鎖機制的訊號中繼裝置130。其中，訊號接收晶片120以及訊號中繼裝置130設置於電路板110上。
電子裝置100可與包含訊號傳送晶片140的另一電子裝置（未繪示）根據例如，但不限於高畫質多媒體介面（High Definition Multimedia Interface；HDMI）、顯示埠（DisplayPort；DP）以及通用序列匯流排（Universal Serial Bus；USB）Type-C其中之一的傳輸介面規格進行通訊。
在圖1A中，訊號中繼裝置130設置於訊號接收晶片120以及訊號傳送晶片140之間，並配置以在訊號接收晶片120以及訊號傳送晶片140之間進行訊號中繼傳送。舉例而言，包含訊號接收晶片120的電子裝置100是運作為訊號接收端（sink），並可為例如但不限於電視或是顯示器等裝置。包含訊號傳送晶片140的另一電子裝置是運作為訊號傳送端（source），並可為筆記型電腦或DVD播放器等裝置。因此，訊號接收晶片120透過訊號中繼裝置130接收來自訊號傳送晶片140的訊號接收並進行處理，例如但不限於進行影像訊號的處理與顯示。
訊號中繼裝置130包含傳送電路TX以及接收電路RX。如圖1A所示，訊號中繼裝置130可透過虛線路徑由接收電路RX自訊號傳送晶片140接收訊號，並透過傳送電路TX傳送至訊號接收晶片120。
相對的，在圖1B的實施例中，電子裝置100包含：電路板110、訊號傳送晶片140以及具有頻率追鎖機制的訊號中繼裝置130。其中，訊號傳送晶片140以及訊號中繼裝置130設置於電路板110上。
電子裝置100可與包含訊號接收晶片120的另一電子裝置（未繪示）根據例如，但不限於高畫質多媒體介面、顯示埠以及通用序列匯流排Type-C其中之一的傳輸介面規格進行通訊。
在圖1B中，訊號中繼裝置130同樣設置於訊號接收晶片120以及訊號傳送晶片140之間，並配置以在訊號接收晶片120以及訊號傳送晶片140之間進行訊號中繼傳送。舉例而言，包含訊號傳送晶片140的電子裝置100是運作為訊號傳送端，並可為例如但不限於筆記型電腦或DVD播放器等裝置。包含訊號接收晶片120的另一電子裝置是運作為訊號接收端，並可為例如但不限於電視或是顯示器等裝置。因此，訊號傳送晶片140透過訊號中繼裝置130傳送訊號以由訊號接收晶片120接收並進行處理，例如但不限於進行影像訊號的處理與顯示。
類似地，訊號中繼裝置130包含傳送電路TX以及接收電路RX。如圖1B所示，訊號中繼裝置130可透過虛線路徑由接收電路RX自訊號傳送晶片140接收訊號，並透過傳送電路TX傳送至訊號接收晶片120。
訊號中繼裝置130可根據訊號接收晶片120以及訊號傳送晶片140的傳輸介面規格進行訊號中繼傳送，避免訊號接收晶片120以及訊號傳送晶片140之間的連接線（例如：HDMI線）或電路板走線過長造成訊號衰減。
舉例而言，訊號中繼裝置130可根據高畫質多媒體介面、顯示埠以及通用序列匯流排Type-C其中之一的傳輸介面規格進行訊號中繼傳送。在不同實施例中，訊號中繼裝置130可以例如，但不限於重定時器（retimer）或重驅動器（redriver）的形式實現。
須注意的是，上述將訊號中繼裝置130設置於訊號接收晶片120以及訊號傳送晶片140之間的結構僅為一範例。於其他實施例中，訊號中繼裝置130亦可視需求設置於電子裝置100所包含的任二電路之間，甚至可設置在不同於訊號接收晶片120以及訊號傳送晶片140所屬電路板的另一電路板上。進一步地，於其他實施例中，訊號中繼裝置130可視需求設置於訊號接收晶片120以及訊號傳送晶片140之間的另一電子裝置。
以下將對於訊號中繼裝置130的結構以及運作方式進行更詳細的說明。
請參照圖2。圖2顯示本發明一實施例中，訊號中繼裝置130更詳細的電路圖。
如圖2所示，除傳送電路TX以及接收電路RX外，訊號中繼裝置130更包含：頻率產生電路200、頻率追蹤電路210以及資料暫存電路220。
接收電路RX配置以接收符合誤差要求的接收訊號RS，以根據接收訊號RS對應的接收頻率訊號RFS擷取接收訊號RS包含的資料DA。其中，誤差要求可為每預設赫茲的範圍不超過特定赫茲的誤差。在一個數值範例中，誤差要求可為每百萬赫茲不超過300赫茲的誤差。
於一實施例中，接收電路RX包含例如，但不限於時脈與資料恢復（clock and data recovery；CDR）電路以及取樣電路（未繪示於圖中），以對接收訊號RS進行時脈與資料恢復，以產生接收頻率訊號RFS並據以對接收訊號RS進行取樣產生資料DA。在實作上，接收電路RX可包含更多用以對訊號進行濾波或是其他數位處理的電路，本發明並不為特定電路架構所限。
頻率產生電路200配置以接收源頭時脈訊號CKS，並根據轉換參數CP產生目標頻率訊號FQS。
源頭時脈訊號CKS是根據非石英振盪技術產生。於本實施例中，源頭時脈訊號CKS是由例如，但不限於訊號中繼裝置130更包含的容感振盪電路（LC tank）230根據非石英振盪技術產生。
於一實施例中，頻率追蹤電路210可在系統初始運作時，設定轉換參數CP的初始值，進而使目標頻率訊號FQS具有初始頻率值。接著，頻率追蹤電路210配置以計算接收頻率訊號RFS以及目標頻率訊號FQS間的頻率差，並據以調整轉換參數CP。
於一實施例中，頻率追蹤電路210可先將接收頻率訊號RFS以及目標頻率訊號FQS分別進行除頻，再根據除頻後的訊號分別計數產生計數值後，對計數值相減來計算頻率差，進而根據頻率差調整轉換參數CP。詳細的頻率追蹤電路210的運作方式以及相應的除頻機制將於下面的段落進行說明。
如圖2所示，在本實施例中，頻率追蹤電路210包含第一計數電路240、第二計數電路250以及調整電路260。
第一計數電路240配置以根據接收頻率訊號RFS進行計數產生第一頻率計數值FC1。於一實施例中，訊號中繼裝置130更包含除頻電路270A，配置以對接收頻率訊號RFS進行除頻，產生除頻後的接收頻率訊號RFD。第一計數電路240實際上是對接收頻率訊號RFS的除頻結果，亦即除頻後的接收頻率訊號RFD進行計數。
在一數值範例中，接收頻率訊號RFS可為例如，但不限於吉赫（GHz）的量級，而除頻後的接收頻率訊號RFD則為例如，但不限於數百百萬赫茲（MHz）的量級。
第二計數電路250配置以根據目標頻率訊號FQS進行計數產生第二頻率計數值FC2。於一實施例中，訊號中繼裝置130更包含除頻電路270B，配置以對目標頻率訊號FQS進行除頻，產生除頻後的目標頻率訊號FQD。第二計數電路250實際上是對目標頻率訊號FQD的除頻結果，亦即除頻後的目標頻率訊號FQD進行計數。
在一數值範例中，目標頻率訊號FQS可為例如，但不限於吉赫（GHz）的量級。除頻後的目標頻率訊號FQD則與除頻後的接收頻率訊號RFD具有相同的量級，可為例如但不限於數百百萬赫茲（MHz）的量級。
調整電路260配置以根據第一頻率計數值FC1以及第二頻率計數值FC2計算頻率差，並據以調整轉換參數CP。
於一實施例中，調整電路260是設定在第一頻率計數值FC1以及第二頻率計數值FC2中的任一者先達到一個預設值的時刻計算頻率差。舉例而言，當第一頻率計數值FC1以及第二頻率計數值FC2中的任一者先達到1000個週期數（cycle count）時，計算頻率差。
如第一頻率計數值FC1達到1000個週期數，而同時第二頻率計數值FC2達到950個週期數時，則表示接收頻率訊號RFS領先目標頻率訊號FQS。此時，調整電路260將產生轉換參數CP，使頻率產生電路200控制目標頻率訊號FQS向前追鎖，亦即增加目標頻率訊號FQS的頻率。
而如第二頻率計數值FC2達到1000個週期數，而同時第一頻率計數值FC1達到930個週期數時，則表示接收頻率訊號RFS落後目標頻率訊號FQS。此時，調整電路260將產生轉換參數CP，使頻率產生電路200頻率產生電路200控制目標頻率訊號FQS向後追鎖，亦即降低目標頻率訊號FQS的頻率。
目標頻率訊號FQS所具有的目標頻率不必須等於接收頻率訊號RFS的接收頻率，而可視傳送電路TX的需求產生不同的目標頻率。然而，藉由上述除頻電路270A以及除頻電路270B的設置，調整電路260仍可根據目標頻率訊號FQS以及接收頻率訊號RFS具有相同量級的除頻結果進行比較，來計算頻率差而產生轉換參數CP。
須注意的是，上述的頻率差計算方式僅為一範例。在其他實施例中，調整電路260亦可採用其他方式來計算目標頻率訊號FQS以及接收頻率訊號RFS間的頻率差。
於一實施例中，調整電路260可根據頻率差的大小，動態地改變轉換參數CP對應目標頻率訊號FQS的調整量。
請同時參照圖3。圖3顯示本發明一實施例中，接收頻率訊號RFS以及目標頻率訊號FQS的波形圖。
圖3的橫軸為時間，縱軸為頻率。如圖3所示，接收頻率訊號RFS是以實線繪示，目標頻率訊號FQS是以虛線繪示。其中，接收頻率訊號RFS因為訊號展頻（spread spectrum）緣故，因此由中心頻率上下飄移，目標頻率訊號FQS則對接收頻率訊號RFS進行追鎖。在對應兩個波形間，斜線區間是表示接收頻率訊號RFS領先目標頻率訊號FQS的情形，點狀區間則是表示接收頻率訊號RFS落後目標頻率訊號FQS的情形。
於一實施例中，圖2中的頻率追蹤電路210的調整電路260在頻率差小於預設頻率差值時，使所產生的轉換參數CP對目標頻率訊號FQS的調整量小於預設調整量。
更詳細的說，在對應目標頻率訊號FQS以及接收頻率訊號RFS的交會處附近（大約在波形轉折處），目標頻率訊號FQS以及接收頻率訊號RFS的頻率差較小。此時，如果轉換參數CP對應目標頻率訊號FQS的調整量過大，將容易使目標頻率訊號FQS產生過衝（overshoot）或欠衝（undershoot）的狀況。因此，藉由在頻率差小於預設頻率差值時降低調整量，調整電路260將可使目標頻率訊號FQS在波形轉折處將具有平順的波形。
請再參照圖2。資料暫存電路220配置以暫存接收電路RX自接收訊號RS擷取的資料DA。傳送電路TX則配置以自資料暫存電路220擷取資料DA，以根據目標頻率訊號FQS產生包含資料DA的傳送訊號TS。因此，傳送電路TX可根據目標頻率訊號FQS，透過前述的傳輸介面規格（例如：HDMI、DP或USB Type-C）進行訊號中繼傳送。
於一實施例中，傳送電路TX可根據目標頻率訊號FQS決定擷取資料DA產生傳送訊號TS的速度。
更詳細的說，在頻率追蹤電路210對於接收頻率訊號RFS的追蹤過程中，必然會出現目標頻率訊號FQS領先或落後接收頻率訊號RFS的情形。
在頻率差顯示目標頻率訊號FQS領先接收頻率訊號RFS時，資料暫存電路220消耗預儲存的資料DA，且頻率追蹤電路210向後追鎖，以降低傳送電路TX擷取資料DA的速度，避免傳送電路TX擷取資料DA的速度過高而造成資料暫存電路220清空，無法再提供資料進行傳輸的狀況。
於一實施例中，在系統初始運作時，資料暫存電路220會在頻率追蹤電路210的頻率追蹤機制穩定後開啟，並在接收資料DA且確認資料DA的儲存量到達一個目標值（例如，但不限於資料暫存電路220的容量的一半），才使傳送電路TX開始擷取資料DA輸出。
另一方面，在頻率差顯示目標頻率訊號FQS落後接收頻率訊號RFS時，資料暫存電路220暫存尚未傳送的資料DA，且頻率追蹤電路210向前追鎖，以提高傳送電路TX擷取資料DA的速度，避免傳送電路TX擷取資料DA的速度過低而造成資料暫存電路220滿載，無法再儲存新的資料，進而使資料流失的狀況。
在HDMI 2.1 標準化協議中，對於傳送端的時序有每百萬赫茲不超過300赫茲（300 ppm（parts per million））的誤差的要求。因此，當接收電路RX所接收的接收訊號RS已符合誤差要求的情形下，訊號中繼裝置130可藉由頻率產生電路200根據非石英振盪技術產生的源頭時脈訊號CKS來產生初始的目標頻率訊號FQS，再由頻率追蹤電路210進行追鎖。
即便源頭時脈訊號CKS並非根據石英振盪技術產生，頻率追蹤電路210亦可根據對於接收訊號RS的追鎖來產生符合誤差要求的目標頻率訊號FQS，而使傳送電路TX所進行的訊號傳送也符合每百萬赫茲不超過300赫茲的誤差要求。
須注意的是，上述數值範例是以HDMI 2.1 標準化協議為範例進行說明。然而其他的HDMI、DP或USB Type-C的傳輸介面規格亦具有相應的容許範圍，本發明並不限於特定數值的誤差要求。
請參照圖4。圖4顯示本發明另一實施例中，訊號中繼裝置130更詳細的電路圖。
圖4所示的訊號中繼裝置130與圖2所示的訊號中繼裝置130大同小異，因此不再就相同的元件說明。在本實施例中，訊號中繼裝置130不包含容感振盪電路230。頻率產生電路200所接收的源頭時脈訊號CKS是根據接收頻率訊號RFS除頻產生。更詳細的說，除頻電路270A對接收頻率訊號RFS進行除頻，除了產生除頻後的接收頻率訊號RFD外，亦產生源頭時脈訊號CKS。
於一實施例中，除頻電路270A可依應用的需求而對接收頻率訊號RFS進行不同大小的除頻。在一數值範例中，除頻電路270A所產生除頻後的接收頻率訊號RFD為例如但不限於數百百萬赫茲的量級，而所產生的源頭時脈訊號CKS則為例如但不限於數十百萬赫茲的量級。
須注意的是，圖4是以單一個除頻電路270A進行不同的除頻為例進行繪示。然而在其他實施例中，訊號中繼裝置130亦可設置兩個除頻電路，而使其中一者先根據接收頻率訊號RFS除頻產生除頻後的接收頻率訊號RFD，再使另一者根據除頻後的接收頻率訊號RFD進一步除頻產生源頭時脈訊號CKS。本發明並不限於此。
在本實施例中，由於頻率產生電路200所接收的是直接由接收訊號RS產生的源頭時脈訊號CKS，再由頻率追蹤電路210根據頻率產生電路200根據源頭時脈訊號CKS產生的目標頻率訊號FQS對接收訊號RS追鎖，傳送電路TX所進行的訊號傳送將更精確地符合誤差要求。
因此，本發明具有頻率追鎖機制的訊號中繼裝置可根據源頭時脈訊號產生目標頻率訊號，以對接收頻率訊號進行追鎖並根據追鎖結果進行訊號傳送，在不需設置石英振盪技術的時脈的低成本情形下維持時脈訊號的精準度。
請參照圖5。圖5顯示本發明一實施例中，一種具有頻率追鎖機制的訊號中繼方法500的流程圖。
除前述裝置外，本發明另揭露一種訊號中繼方法500，應用於例如，但不限於圖2的訊號中繼裝置130中。訊號中繼方法500之一實施例如圖5所示，包含下列步驟。
於步驟S510，使接收電路RX接收接收訊號RS，以根據接收訊號RS對應的接收頻率訊號RFS擷取接收訊號RS包含的資料DA。
於步驟S520，使頻率產生電路200接收源頭時脈訊號CKS，並根據轉換參數CP產生目標頻率訊號FQS。
於步驟S530，使頻率追蹤電路210計算接收頻率訊號RFS以及目標頻率訊號FQS間的頻率差，並據以調整轉換參數CP。
於步驟S540，使傳送電路TX根據目標頻率訊號FQS產生包含資料DA的傳送訊號TS。
需注意的是，上述的實施方式僅為一範例。於其他實施例中，本領域的通常知識者當可在不違背本發明的精神下進行更動。
綜合上述，本發明中訊號中繼裝置及方法可根據源頭時脈訊號產生目標頻率訊號，以對接收頻率訊號進行追鎖並根據追鎖結果進行訊號傳送，在不需設置石英振盪技術的時脈的低成本情形下維持時脈訊號的精準度。
雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化，凡此種種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100:電子裝置 110:電路板 120:訊號接收晶片 130:訊號中繼裝置 140:訊號傳送晶片 200:頻率產生電路 210:頻率追蹤電路 220:資料暫存電路 230:容感振盪電路 240:第一計數電路 250:第二計數電路 260:調整電路 270A、270B:除頻電路 500:訊號中繼方法 S510~S540:步驟 CKS:源頭時脈訊號 CP:轉換參數 DA:資料 FC1:第一頻率計數值 FC2:第二頻率計數值 FQD:除頻後的目標頻率訊號 FQS:目標頻率訊號 RFD:除頻後的接收頻率訊號 RFS:接收頻率訊號 RS:接收訊號 RX:接收電路 TS:傳送訊號 TX:傳送電路
［圖1A］以及［圖1B］分別顯示本發明之一實施例中，一種電子裝置的方塊圖； ［圖2］顯示本發明一實施例中，訊號中繼裝置更詳細的電路圖； ［圖3］顯示本發明一實施例中，接收頻率訊號以及目標頻率訊號的波形圖； ［圖4］顯示本發明另一實施例中，訊號中繼裝置更詳細的電路圖；以及 ［圖5］顯示本發明一實施例中，一種具有頻率追鎖機制的訊號中繼方法的流程圖。
130:訊號中繼裝置 200:頻率產生電路 210:頻率追蹤電路 220:資料暫存電路 230:容感振盪電路 240:第一計數電路 250:第二計數電路 260:調整電路 270A、270B:除頻電路 CKS:源頭時脈訊號 CP:轉換參數 DA:資料 FC1:第一頻率計數值 FC2:第二頻率計數值 FQD:除頻後的目標頻率訊號 FQS:目標頻率訊號 RFD:除頻後的接收頻率訊號 RFS:接收頻率訊號 RS:接收訊號 RX:接收電路 TS:傳送訊號 TX:傳送電路

Claims (9)

  1. 一種具有頻率追鎖機制的訊號中繼裝置，包含：一接收電路，配置以接收一接收訊號，以根據該接收訊號對應的一接收頻率訊號擷取該接收訊號包含的一資料；一頻率產生電路，配置以接收一源頭時脈訊號，並根據一轉換參數產生一目標頻率訊號；一頻率追蹤電路，配置以計算該接收頻率訊號以及該目標頻率訊號間的一頻率差，並據以調整該轉換參數，其中該頻率追蹤電路在該頻率差小於一預設頻率差值時，該轉換參數對該目標頻率訊號的一調整量小於一預設調整量；以及一傳送電路，配置以根據該目標頻率訊號產生包含該資料的一傳送訊號。
  2. 如請求項1所述之訊號中繼裝置，其中該源頭時脈訊號是根據一非石英振盪技術產生。
  3. 如請求項2所述之訊號中繼裝置，其中該源頭時脈訊號由一容感振盪電路產生，或根據該接收頻率訊號除頻產生。
  4. 如請求項1所述之訊號中繼裝置，其中該接收電路更配置以對該接收訊號進行時脈與資料恢復，以產生該接收頻率訊號並據以對該接收訊號進行取樣產生該資料。
  5. 如請求項1所述之訊號中繼裝置，其中該頻率追蹤電路包含： 一第一計數電路，配置以根據該接收頻率訊號進行計數產生一第一頻率計數值；一第二計數電路，配置以根據該目標頻率訊號進行計數產生一第二頻率計數值；以及一調整電路，配置以根據該第一頻率計數值以及該第二頻率計數值計算該頻率差，並據以調整該轉換參數。
  6. 如請求項5所述之訊號中繼裝置，其中該第一計數電路以及該第二計數電路分別對該接收頻率訊號以及該目標頻率訊號的一除頻結果進行計數。
  7. 如請求項1所述之訊號中繼裝置，更包含一資料暫存電路，配置以暫存該接收電路自該接收訊號擷取的該資料，該傳送電路自該資料暫存電路擷取該資料產生該傳送訊號。
  8. 如請求項7所述之訊號中繼裝置，其中在該頻率差顯示該目標頻率訊號領先該接收頻率訊號時，該資料暫存電路消耗預儲存的該資料，且該頻率追蹤電路向後追鎖，以降低該傳送電路擷取該資料的速度；以及在該頻率差顯示該目標頻率訊號落後該接收頻率訊號時，該頻率追蹤電路向前追鎖，以提高該傳送電路擷取該資料的速度。
  9. 一種具有頻率追鎖機制的訊號中繼方法，應用於一訊號中繼裝置中，包含： 使一接收電路接收一接收訊號，以根據該接收訊號對應的一接收頻率訊號擷取該接收訊號包含的一資料；使一頻率產生電路接收一源頭時脈訊號，並根據一轉換參數產生一目標頻率訊號；使一頻率追蹤電路計算該接收頻率訊號以及該目標頻率訊號間的一頻率差，並據以調整該轉換參數，其中該頻率追蹤電路在該頻率差小於一預設頻率差值時，該轉換參數對該目標頻率訊號的一調整量小於一預設調整量；以及使一傳送電路根據該目標頻率訊號產生包含該資料的一傳送訊號。
TW111125617A 2022-07-07 2022-07-07 具有頻率追鎖機制的訊號中繼裝置及方法 TWI831283B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111125617A TWI831283B (zh) 2022-07-07 2022-07-07 具有頻率追鎖機制的訊號中繼裝置及方法
US18/206,096 US20240015000A1 (en) 2022-07-07 2023-06-06 Signal relay apparatus and method having frequency locking mechanism

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111125617A TWI831283B (zh) 2022-07-07 2022-07-07 具有頻率追鎖機制的訊號中繼裝置及方法

Publications (2)

Publication Number Publication Date
TW202404265A TW202404265A (zh) 2024-01-16
TWI831283B true TWI831283B (zh) 2024-02-01

Family

ID=89430924

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111125617A TWI831283B (zh) 2022-07-07 2022-07-07 具有頻率追鎖機制的訊號中繼裝置及方法

Country Status (2)

Country Link
US (1) US20240015000A1 (zh)
TW (1) TWI831283B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020121937A1 (en) * 1999-12-03 2002-09-05 Fujitsu Limited Phase lock loop circuit and optical repeating apparatus, optical terminal apparatus, and optical communication system having the same
US8665928B1 (en) * 2011-02-18 2014-03-04 Xilinx, Inc. Circuit for generating an output clock signal synchronized to an input clock signal

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112840593B (zh) * 2018-12-21 2022-05-13 华为技术有限公司 一种跨时钟域处理电路
TWI748532B (zh) * 2020-06-24 2021-12-01 瑞昱半導體股份有限公司 訊號強化中繼裝置及方法
TWI769046B (zh) * 2021-08-10 2022-06-21 瑞昱半導體股份有限公司 具有頻率校正機制的訊號中繼裝置及方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020121937A1 (en) * 1999-12-03 2002-09-05 Fujitsu Limited Phase lock loop circuit and optical repeating apparatus, optical terminal apparatus, and optical communication system having the same
US8665928B1 (en) * 2011-02-18 2014-03-04 Xilinx, Inc. Circuit for generating an output clock signal synchronized to an input clock signal

Also Published As

Publication number Publication date
US20240015000A1 (en) 2024-01-11
TW202404265A (zh) 2024-01-16

Similar Documents

Publication Publication Date Title
US10958413B2 (en) Signal transmission method and system and retimer
US9544069B2 (en) Methods and apparatus for link training, initialization and management via a high speed bus interface
US8571158B2 (en) Method and data transceiving system for generating reference clock signal
JP5297017B2 (ja) 信号オーバーサンプリングのためのパラメータスキャン方法及び装置、並びにネットワークシステム
EP3223431B1 (en) Adjustment of clock signals regenerated from a data stream
TWI392319B (zh) 通信系統，接收裝置及接收方法
US20100014620A1 (en) Method and apparatus for high speed lvds communication
CN110781121B (zh) 一种参考时钟源配置方法与端设备
JP5025234B2 (ja) 測定方法
CN106341127A (zh) 一种视频时钟恢复的方法和装置
TWI831283B (zh) 具有頻率追鎖機制的訊號中繼裝置及方法
US9246497B1 (en) Integrated circuit (IC) clocking techniques
TWI769046B (zh) 具有頻率校正機制的訊號中繼裝置及方法
US9891653B2 (en) Techniques for clock rate changes during data rate changes in an integrated circuit (IC)
US20090284298A1 (en) Method for automatically adjusting clock frequency and clock frequency adjusting circuit
US20020110212A1 (en) Dynamic phase aligning interface
CN1722654B (zh) 以太网设备时钟调整装置
WO2014109831A1 (en) Mechanism for dynamic timestamp-less clock generation for transmitting media streams over shared channels
CN113612518B (zh) 卫星调制解调器同步接口数据处理系统及数据处理方法
CN117440121A (zh) 具有频率追锁机制的信号中继装置及方法
TWI589157B (zh) 高畫質多媒體介面之接收電路及決定傳輸模式之方法
US11609877B1 (en) Systems and methods for chip operation using serial peripheral interface (SPI) without a chip select pin
CN115706584A (zh) 具有频率校正机制的信号中继装置及方法
EP3041162A1 (en) Monitoring and control of reference clocks to reduce bit error ratio
US10116435B2 (en) Control circuit and control method of communication device