JPH11122066A - 等化フィルタ、波形等化制御方法及びインダクタ作成方法 - Google Patents
等化フィルタ、波形等化制御方法及びインダクタ作成方法Info
- Publication number
- JPH11122066A JPH11122066A JP9283814A JP28381497A JPH11122066A JP H11122066 A JPH11122066 A JP H11122066A JP 9283814 A JP9283814 A JP 9283814A JP 28381497 A JP28381497 A JP 28381497A JP H11122066 A JPH11122066 A JP H11122066A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- frequency gain
- filter
- inductor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 50
- 238000004519 manufacturing process Methods 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 32
- 230000005540 biological transmission Effects 0.000 abstract description 26
- 238000010586 diagram Methods 0.000 description 75
- 230000003287 optical effect Effects 0.000 description 50
- 239000003990 capacitor Substances 0.000 description 32
- 239000000919 ceramic Substances 0.000 description 14
- 238000004891 communication Methods 0.000 description 10
- 239000013307 optical fiber Substances 0.000 description 10
- 238000004088 simulation Methods 0.000 description 10
- 230000035945 sensitivity Effects 0.000 description 8
- 238000012937 correction Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 238000007493 shaping process Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】
【課題】 最適な周波数特性をもち、信頼性及び品質を
高めた等化フィルタを提供することを目的とする。 【解決手段】 波形等化を行う等化フィルタ１は、受動
素子で構成された低域通過フィルタ１０と、受動素子で
構成された周波数特性の高域利得がステップ上に増加す
る高域利得はね上げ回路２０と、から構成される。この
ような構成によれば周波数特性を最適に設定でき、受信
感度を向上させることが可能になる。また受動素子で構
成されているため、信頼性及び品質を高めることが可能
になる。
高めた等化フィルタを提供することを目的とする。 【解決手段】 波形等化を行う等化フィルタ１は、受動
素子で構成された低域通過フィルタ１０と、受動素子で
構成された周波数特性の高域利得がステップ上に増加す
る高域利得はね上げ回路２０と、から構成される。この
ような構成によれば周波数特性を最適に設定でき、受信
感度を向上させることが可能になる。また受動素子で構
成されているため、信頼性及び品質を高めることが可能
になる。
Description
【０００１】
【発明の属する技術分野】本発明は等化フィルタ、波形
等化制御方法及びインダクタ作成方法に関し、特に波形
等化を行う等化フィルタ、アイ開口率の高い周波数応答
を得る波形等化制御方法及び基板上でインダクタを作成
するインダクタ作成方法に関する。
等化制御方法及びインダクタ作成方法に関し、特に波形
等化を行う等化フィルタ、アイ開口率の高い周波数応答
を得る波形等化制御方法及び基板上でインダクタを作成
するインダクタ作成方法に関する。
【０００２】
【従来の技術】近年、情報化社会への進展に伴い、多様
で多量の情報を効率よく送受信処理できる情報通信ネッ
トワークが望まれており、その中心技術である広帯域Ｉ
ＳＤＮは現在積極的な導入と検討が進められている。ま
た、多量の通信サービスを低料金で提供するためには経
済的で信頼度の高い光通信ネットワークの構築が不可欠
である。このため光通信技術はこれら広帯域ＩＳＤＮの
実現を支えるための基本技術となる。
で多量の情報を効率よく送受信処理できる情報通信ネッ
トワークが望まれており、その中心技術である広帯域Ｉ
ＳＤＮは現在積極的な導入と検討が進められている。ま
た、多量の通信サービスを低料金で提供するためには経
済的で信頼度の高い光通信ネットワークの構築が不可欠
である。このため光通信技術はこれら広帯域ＩＳＤＮの
実現を支えるための基本技術となる。
【０００３】光通信システムでは光受信器の設計は最も
重要な項目の一つであり、受信感度のすぐれた光受信器
はそれだけ伝送距離を拡大することができる。図２１は
一般的な光受信器２００の構成図である。受光素子ＰＤ
は、光受信器２００に入力された光信号を電気信号に変
換する。プリアンプ２０１は電気信号を増幅する。等化
フィルタ２０２は電気信号の波形等化を行う。識別回路
２０３は“１”、“０”のパターン識別判定を行う。
重要な項目の一つであり、受信感度のすぐれた光受信器
はそれだけ伝送距離を拡大することができる。図２１は
一般的な光受信器２００の構成図である。受光素子ＰＤ
は、光受信器２００に入力された光信号を電気信号に変
換する。プリアンプ２０１は電気信号を増幅する。等化
フィルタ２０２は電気信号の波形等化を行う。識別回路
２０３は“１”、“０”のパターン識別判定を行う。
【０００４】次に動作について説明する。光受信器２０
０に入力された光信号は受光素子ＰＤにより電気信号に
変換される。この電気信号は光ファイバの伝送路特性に
より歪んでおり、さらに雑音も含んでいる。このような
歪みと雑音を持つ電気信号はプリアンプ２０１で増幅さ
れたのち、最大の信号対雑音比（Ｓ／Ｎ）が得られるよ
うに考慮された等化フィルタ２０２により波形整形およ
び雑音の帯域制限が施される。その後、識別回路２０３
により“１”、“０”の識別判定が行われ、データとし
て出力される。
０に入力された光信号は受光素子ＰＤにより電気信号に
変換される。この電気信号は光ファイバの伝送路特性に
より歪んでおり、さらに雑音も含んでいる。このような
歪みと雑音を持つ電気信号はプリアンプ２０１で増幅さ
れたのち、最大の信号対雑音比（Ｓ／Ｎ）が得られるよ
うに考慮された等化フィルタ２０２により波形整形およ
び雑音の帯域制限が施される。その後、識別回路２０３
により“１”、“０”の識別判定が行われ、データとし
て出力される。
【０００５】このような構成をもつ光受信器２００で最
高の受信感度を得るためには、等化フィルタ２０２の周
波数特性の形状を最適に設定して、高いアイ開口率を得
る必要がある。
高の受信感度を得るためには、等化フィルタ２０２の周
波数特性の形状を最適に設定して、高いアイ開口率を得
る必要がある。
【０００６】
【発明が解決しようとする課題】しかし、上記で説明し
たような等化フィルタで高いアイ開口率を得るために
は、周波数特性が適切なピーキング特性を持つこと、遮
断特性を適切な次数に設定すること、などの条件があ
る。
たような等化フィルタで高いアイ開口率を得るために
は、周波数特性が適切なピーキング特性を持つこと、遮
断特性を適切な次数に設定すること、などの条件があ
る。
【０００７】ところが、従来の等化フィルタはトランジ
スタ等の能動素子で構成されているために伝送速度が数
Ｇｂ／ｓ以上になると能動素子の能力限界近くまで使用
することになり、安定な実現が困難であるといった問題
があった。
スタ等の能動素子で構成されているために伝送速度が数
Ｇｂ／ｓ以上になると能動素子の能力限界近くまで使用
することになり、安定な実現が困難であるといった問題
があった。
【０００８】さらに、能動素子の製造ばらつきや温度、
電源電圧変動により、等化フィルタの周波数特性も変化
してしまい信頼性や品質の確保ができないといった問題
があった。
電源電圧変動により、等化フィルタの周波数特性も変化
してしまい信頼性や品質の確保ができないといった問題
があった。
【０００９】本発明はこのような点に鑑みてなされたも
のであり、最適な周波数特性を持ち信頼性及び品質を高
めた等化フィルタを提供することを目的とする。また、
本発明の他の目的は、高いアイ開口率を得る波形等化制
御方法を提供することである。
のであり、最適な周波数特性を持ち信頼性及び品質を高
めた等化フィルタを提供することを目的とする。また、
本発明の他の目的は、高いアイ開口率を得る波形等化制
御方法を提供することである。
【００１０】さらに、本発明の他の目的は、高周波特性
に優れたインダクタを作成するインダクタ作成方法を提
供することである。
に優れたインダクタを作成するインダクタ作成方法を提
供することである。
【００１１】
【課題を解決するための手段】図１は上記目的を達成す
るための等化フィルタ１の原理図である。波形等化を行
う本発明の等化フィルタ１は、受動素子で構成された低
域通過フィルタ１０と、低域通過フィルタ１０に接続し
受動素子で構成された周波数特性の高域利得がステップ
状に増加する高域利得はね上げ回路２０と、から構成さ
れる。
るための等化フィルタ１の原理図である。波形等化を行
う本発明の等化フィルタ１は、受動素子で構成された低
域通過フィルタ１０と、低域通過フィルタ１０に接続し
受動素子で構成された周波数特性の高域利得がステップ
状に増加する高域利得はね上げ回路２０と、から構成さ
れる。
【００１２】ここで、低域通過フィルタ１０と高域利得
はね上げ回路２０とは縦続接続し、等化フィルタ１全体
の周波数特性に適切なピーキングを持たせる。また、図
２０は、上記目的を達成するための波形等化制御方法の
フローチャートを示す図である。アイ開口率の高い周波
数応答を得る波形等化制御方法は、低域通過フィルタと
高域利得がステップ状に増加する高域利得はね上げ回路
とを縦続接続する。そして、伝送ビットレートの中間値
となる周波数にピーキングを持たせた合成周波数応答を
生成させる。
はね上げ回路２０とは縦続接続し、等化フィルタ１全体
の周波数特性に適切なピーキングを持たせる。また、図
２０は、上記目的を達成するための波形等化制御方法の
フローチャートを示す図である。アイ開口率の高い周波
数応答を得る波形等化制御方法は、低域通過フィルタと
高域利得がステップ状に増加する高域利得はね上げ回路
とを縦続接続する。そして、伝送ビットレートの中間値
となる周波数にピーキングを持たせた合成周波数応答を
生成させる。
【００１３】ここで、高域利得はね上げ回路の周波数特
性は、ステップ状に増加する段差部分以外は平坦であ
る。したがって、低域通過フィルタで決まる遮断特性に
影響を与えることがないように段差部の位置を適切に設
定して、伝送ビットレートの中間値と等しい周波数にピ
ーキングを持たせた合成周波数応答を生成させる。
性は、ステップ状に増加する段差部分以外は平坦であ
る。したがって、低域通過フィルタで決まる遮断特性に
影響を与えることがないように段差部の位置を適切に設
定して、伝送ビットレートの中間値と等しい周波数にピ
ーキングを持たせた合成周波数応答を生成させる。
【００１４】さらに図１３は、上記目的を達成するため
のインダクタ作成方法を示す図である。基板上でインダ
クタを作成するインダクタ作成方法において、ボンディ
ングワイヤを複数に分割し、分割したボンディングワイ
ヤをデージチェ−ン状に基板上のランドに接続してイン
ダクタを作成する。
のインダクタ作成方法を示す図である。基板上でインダ
クタを作成するインダクタ作成方法において、ボンディ
ングワイヤを複数に分割し、分割したボンディングワイ
ヤをデージチェ−ン状に基板上のランドに接続してイン
ダクタを作成する。
【００１５】ここで、特に比較的大きなインダクタンス
の場合はボンディングワイヤのワイヤ長が長くなる。こ
のためボンディングワイヤを複数に分割し、分割したボ
ンディングワイヤをデージチェ−ン状に基板上のランド
に接続させる。
の場合はボンディングワイヤのワイヤ長が長くなる。こ
のためボンディングワイヤを複数に分割し、分割したボ
ンディングワイヤをデージチェ−ン状に基板上のランド
に接続させる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明の等化フィルタ１の
原理図である。等化フィルタ１は低域通過フィルタ１０
と周波数特性の高域利得がステップ状に増加する高域利
得はね上げ回路２０とを含む。そして、等化フィルタ１
は低域通過フィルタ１０と高域利得はね上げ回路２０と
の縦続接続で構成される。
を参照して説明する。図１は本発明の等化フィルタ１の
原理図である。等化フィルタ１は低域通過フィルタ１０
と周波数特性の高域利得がステップ状に増加する高域利
得はね上げ回路２０とを含む。そして、等化フィルタ１
は低域通過フィルタ１０と高域利得はね上げ回路２０と
の縦続接続で構成される。
【００１７】このような構成を持つ等化フィルタ１の周
波数特性は適切なピーキングを持つようになり、歪みや
雑音を含む電気信号に対して、最適な波形整形および雑
音の帯域制限を施す。
波数特性は適切なピーキングを持つようになり、歪みや
雑音を含む電気信号に対して、最適な波形整形および雑
音の帯域制限を施す。
【００１８】次に光受信器で電気信号が波形等化される
過程について説明する。図２は光受信器内部で行われる
電気信号の処理の流れを示す概念図である。光受信器１
００は光ファイバ１１０に接続し、光ファイバ１１０か
ら光信号を受信する。受光素子ＰＤは受信した光信号を
電気信号に変換する。また、光信号は光ファイバ１１０
中を伝搬するに際して光強度が弱まっている。このため
微弱な光信号から変換された電気信号は、プリアンプ１
０１で一旦増幅される。
過程について説明する。図２は光受信器内部で行われる
電気信号の処理の流れを示す概念図である。光受信器１
００は光ファイバ１１０に接続し、光ファイバ１１０か
ら光信号を受信する。受光素子ＰＤは受信した光信号を
電気信号に変換する。また、光信号は光ファイバ１１０
中を伝搬するに際して光強度が弱まっている。このため
微弱な光信号から変換された電気信号は、プリアンプ１
０１で一旦増幅される。
【００１９】等化フィルタ１０２は増幅された電気信号
の波形等化を行う。タイミング回路１０３は入力電気信
号のパルス列から得たサンプリングパルスを識別器１０
４に送信する。識別器１０４はサンプリングパルスにも
とづいて等化波形の“１”、“０”の識別判定を行い、
もとのパルス列のパターンを再生する。
の波形等化を行う。タイミング回路１０３は入力電気信
号のパルス列から得たサンプリングパルスを識別器１０
４に送信する。識別器１０４はサンプリングパルスにも
とづいて等化波形の“１”、“０”の識別判定を行い、
もとのパルス列のパターンを再生する。
【００２０】このように光受信器１００に入力する光信
号は光ファイバ１１０上を伝送されていくうちに振幅が
小さくなったり歪んだりする。また、光信号から変換さ
れた電気信号は、受光素子ＰＤならびにプリアンプ１０
１などに電圧を供給するバイアス回路（図に示さず。）
などから発生する雑音とともに増幅される。さらに、こ
れらの雑音の他に光信号自身に付随するショット雑音が
電気信号への変換の際にそのまま変換され加わることに
なる。
号は光ファイバ１１０上を伝送されていくうちに振幅が
小さくなったり歪んだりする。また、光信号から変換さ
れた電気信号は、受光素子ＰＤならびにプリアンプ１０
１などに電圧を供給するバイアス回路（図に示さず。）
などから発生する雑音とともに増幅される。さらに、こ
れらの雑音の他に光信号自身に付随するショット雑音が
電気信号への変換の際にそのまま変換され加わることに
なる。
【００２１】このため光受信器１００ではこのような歪
みや雑音を含む電気信号から歪みを補償し雑音を除去す
る必要がある。このためには等化フィルタ１０２の周波
数特性が非常に重要な要素になる。
みや雑音を含む電気信号から歪みを補償し雑音を除去す
る必要がある。このためには等化フィルタ１０２の周波
数特性が非常に重要な要素になる。
【００２２】次に本発明である等化フィルタ１を構成す
る低域通過フィルタ１０の周波数特性について説明す
る。図３は低域通過フィルタ１０の周波数特性を示す図
である。縦軸にゲインＧ、横軸に周波数ｆをとる。低域
通過フィルタ１０はベッセルトムソンの５次フィルタで
構成し、図はベッセルトムソンの５次フィルタの周波数
特性である。
る低域通過フィルタ１０の周波数特性について説明す
る。図３は低域通過フィルタ１０の周波数特性を示す図
である。縦軸にゲインＧ、横軸に周波数ｆをとる。低域
通過フィルタ１０はベッセルトムソンの５次フィルタで
構成し、図はベッセルトムソンの５次フィルタの周波数
特性である。
【００２３】一般に周波数帯域が狭くなるとアイ開口が
狭まり、逆に周波数帯域を広くすると雑音の影響が大き
くなる。したがって３ｄＢ遮断周波数の最適点は伝送速
度の６０％といわれている。ここでは伝送速度が１０Ｇ
ｂ／ｓとすると、３ｄＢ遮断周波数は６ＧＨｚとなる。
狭まり、逆に周波数帯域を広くすると雑音の影響が大き
くなる。したがって３ｄＢ遮断周波数の最適点は伝送速
度の６０％といわれている。ここでは伝送速度が１０Ｇ
ｂ／ｓとすると、３ｄＢ遮断周波数は６ＧＨｚとなる。
【００２４】次に本発明である等化フィルタ１を構成す
る高域利得はね上げ回路２０の周波数特性について説明
する。図４は高域利得はね上げ回路２０の周波数特性を
示す図である。縦軸にゲインＧ、横軸に周波数ｆをと
る。周波数特性の高域利得がステップ状に増加してい
る。すなわち、ある周波数Ａを境にして高周波の減衰量
が０になるような回路にすれば、その回路の周波数特性
はステップ状の周波数特性になる。なお、高域利得はね
上げ回路２０の構成については後述する。
る高域利得はね上げ回路２０の周波数特性について説明
する。図４は高域利得はね上げ回路２０の周波数特性を
示す図である。縦軸にゲインＧ、横軸に周波数ｆをと
る。周波数特性の高域利得がステップ状に増加してい
る。すなわち、ある周波数Ａを境にして高周波の減衰量
が０になるような回路にすれば、その回路の周波数特性
はステップ状の周波数特性になる。なお、高域利得はね
上げ回路２０の構成については後述する。
【００２５】次に本発明である等化フィルタ１の周波数
特性について説明する。図５は等化フィルタ１の周波数
特性を示す図である。縦軸にゲインＧ、横軸に周波数ｆ
をとる。等化フィルタ１は低域通過フィルタ１０と高域
利得はね上げ回路２０とが縦続接続されたものであり、
この周波数特性は図のようになる。伝送速度１／２の周
波数で１ｄＢ程度のピーキングをもち、５次ベッセルト
ムソンの遮断特性を持つ周波数特性である。ここでは伝
送速度１０Ｇｂ／ｓであるから５ＧＨｚでピーキングを
もたせることになる。
特性について説明する。図５は等化フィルタ１の周波数
特性を示す図である。縦軸にゲインＧ、横軸に周波数ｆ
をとる。等化フィルタ１は低域通過フィルタ１０と高域
利得はね上げ回路２０とが縦続接続されたものであり、
この周波数特性は図のようになる。伝送速度１／２の周
波数で１ｄＢ程度のピーキングをもち、５次ベッセルト
ムソンの遮断特性を持つ周波数特性である。ここでは伝
送速度１０Ｇｂ／ｓであるから５ＧＨｚでピーキングを
もたせることになる。
【００２６】このような周波数特性をもつ等化フィルタ
１では、アイ開口率がほぼ１００％近くになり非常に良
好な波形等化を行うことが可能になる。次に、高域利得
はね上げ回路２０の構成について詳しく説明する。高域
利得はね上げ回路２０は、π型減衰器あるいはＴ型減衰
器に受動素子を付加して構成する。π型減衰器あるいは
Ｔ型減衰器は減衰量をつくるだけでなく、インピーダン
スマッチングも行っている。したがって、整合インピー
ダンスを５０Ωにしつつ、上記で説明したような高域利
得がステップ状に増加する周波数特性をつくればよい。
１では、アイ開口率がほぼ１００％近くになり非常に良
好な波形等化を行うことが可能になる。次に、高域利得
はね上げ回路２０の構成について詳しく説明する。高域
利得はね上げ回路２０は、π型減衰器あるいはＴ型減衰
器に受動素子を付加して構成する。π型減衰器あるいは
Ｔ型減衰器は減衰量をつくるだけでなく、インピーダン
スマッチングも行っている。したがって、整合インピー
ダンスを５０Ωにしつつ、上記で説明したような高域利
得がステップ状に増加する周波数特性をつくればよい。
【００２７】図６と図７はπ型減衰器を基本とした高域
利得はね上げ回路の構成を示す図である。図６の高域利
得はね上げ回路２１では抵抗Ｒ１の両端に抵抗Ｒ２と抵
抗Ｒ３の一方が接続してπ型減衰器を構成する。また、
抵抗Ｒ１の両端にはコンデンサＣ１が並列に接続する。
抵抗Ｒ２と抵抗Ｒ３の他方にはインダクタＬ１、Ｌ２の
一方が接続し、インダクタＬ１、Ｌ２の他方はＧＮＤに
接続する。
利得はね上げ回路の構成を示す図である。図６の高域利
得はね上げ回路２１では抵抗Ｒ１の両端に抵抗Ｒ２と抵
抗Ｒ３の一方が接続してπ型減衰器を構成する。また、
抵抗Ｒ１の両端にはコンデンサＣ１が並列に接続する。
抵抗Ｒ２と抵抗Ｒ３の他方にはインダクタＬ１、Ｌ２の
一方が接続し、インダクタＬ１、Ｌ２の他方はＧＮＤに
接続する。
【００２８】高周波に対してコンデンサは短絡状態、イ
ンダクタは開放状態になる。したがってπ型減衰器の抵
抗Ｒ１は高周波で短絡状態となり、抵抗Ｒ２と抵抗Ｒ３
は高周波で開放状態になる。すなわち、これら受動素子
の値を適切な値に設定すれば、ある高周波で減衰量を０
にすることができるので、高域利得がステップ状に増加
する周波数特性をもたせることが可能になる。
ンダクタは開放状態になる。したがってπ型減衰器の抵
抗Ｒ１は高周波で短絡状態となり、抵抗Ｒ２と抵抗Ｒ３
は高周波で開放状態になる。すなわち、これら受動素子
の値を適切な値に設定すれば、ある高周波で減衰量を０
にすることができるので、高域利得がステップ状に増加
する周波数特性をもたせることが可能になる。
【００２９】図７の高域利得はね上げ回路２２では抵抗
Ｒ４の両端に抵抗Ｒ５と抵抗Ｒ６の一方が接続してπ型
減衰器を構成する。また、抵抗Ｒ４の両端にはコンデン
サＣ２が並列に接続する。抵抗Ｒ５と抵抗Ｒ６の他方は
インダクタＬ３の一方と接続し、インダクタＬ３の他方
はＧＮＤに接続する。
Ｒ４の両端に抵抗Ｒ５と抵抗Ｒ６の一方が接続してπ型
減衰器を構成する。また、抵抗Ｒ４の両端にはコンデン
サＣ２が並列に接続する。抵抗Ｒ５と抵抗Ｒ６の他方は
インダクタＬ３の一方と接続し、インダクタＬ３の他方
はＧＮＤに接続する。
【００３０】この高域利得はね上げ回路２２の場合も同
様に抵抗Ｒ４は高周波で短絡状態となり、抵抗Ｒ５と抵
抗Ｒ６は高周波で開放状態になる。すなわち、ある高周
波で減衰量を０にすることができる。また、図６の高域
利得はね上げ回路２１と比べてインダクタを一つ減らす
ことができるので回路構成の縮小が可能になる。
様に抵抗Ｒ４は高周波で短絡状態となり、抵抗Ｒ５と抵
抗Ｒ６は高周波で開放状態になる。すなわち、ある高周
波で減衰量を０にすることができる。また、図６の高域
利得はね上げ回路２１と比べてインダクタを一つ減らす
ことができるので回路構成の縮小が可能になる。
【００３１】図８と図９はＴ型減衰器を基本とした高域
利得はね上げ回路の構成を示す図である。図８の高域利
得はね上げ回路２３では抵抗Ｒ７と抵抗Ｒ８と抵抗９と
の各々一方を接続してＴ型減衰器を構成する。また、抵
抗Ｒ７と抵抗Ｒ８の両端には、直列接続しているコンデ
ンサＣ３、Ｃ４が並列に接続する。抵抗Ｒ９の他方には
インダクタＬ４の一方が接続し、インダクタＬ４の他方
はＧＮＤに接続する。
利得はね上げ回路の構成を示す図である。図８の高域利
得はね上げ回路２３では抵抗Ｒ７と抵抗Ｒ８と抵抗９と
の各々一方を接続してＴ型減衰器を構成する。また、抵
抗Ｒ７と抵抗Ｒ８の両端には、直列接続しているコンデ
ンサＣ３、Ｃ４が並列に接続する。抵抗Ｒ９の他方には
インダクタＬ４の一方が接続し、インダクタＬ４の他方
はＧＮＤに接続する。
【００３２】この高域利得はね上げ回路２３では、直列
に接続された抵抗Ｒ７、Ｒ８は高周波で短絡状態とな
り、抵抗Ｒ９で開放状態になる。すなわち、ある高周波
で減衰量を０にすることができるので、高域利得がステ
ップ状に増加する周波数特性を得ることが可能になる。
に接続された抵抗Ｒ７、Ｒ８は高周波で短絡状態とな
り、抵抗Ｒ９で開放状態になる。すなわち、ある高周波
で減衰量を０にすることができるので、高域利得がステ
ップ状に増加する周波数特性を得ることが可能になる。
【００３３】図９の高域利得はね上げ回路２４では抵抗
Ｒ１０と抵抗Ｒ１１と抵抗１２との一方を接続してＴ型
減衰器を構成する。また、抵抗Ｒ１０と抵抗Ｒ１１の両
端にはコンデンサＣ５が並列に接続する。抵抗Ｒ１２の
他方にはインダクタＬ５の一方が接続し、インダクタＬ
５の他方はＧＮＤに接続する。
Ｒ１０と抵抗Ｒ１１と抵抗１２との一方を接続してＴ型
減衰器を構成する。また、抵抗Ｒ１０と抵抗Ｒ１１の両
端にはコンデンサＣ５が並列に接続する。抵抗Ｒ１２の
他方にはインダクタＬ５の一方が接続し、インダクタＬ
５の他方はＧＮＤに接続する。
【００３４】この高域利得はね上げ回路２４も直列に接
続された抵抗Ｒ１０、Ｒ１１は高周波で短絡状態とな
り、抵抗Ｒ１２で開放状態になる。すなわち、ある高周
波で減衰量を０にすることができる。また、図８の高域
利得はね上げ回路２３と比べてコンデンサを一つ減らす
ことができるので回路構成の縮小が可能になる。
続された抵抗Ｒ１０、Ｒ１１は高周波で短絡状態とな
り、抵抗Ｒ１２で開放状態になる。すなわち、ある高周
波で減衰量を０にすることができる。また、図８の高域
利得はね上げ回路２３と比べてコンデンサを一つ減らす
ことができるので回路構成の縮小が可能になる。
【００３５】図１０と図１１は減衰器回路を基本としな
い高域利得はね上げ回路の構成示す図である。図１０の
高域利得はね上げ回路２５では、抵抗Ｒ１３の一方にイ
ンダクタＬ６の一方が接続し、インダクタＬ６の他方は
ＧＮＤに接続する。この高域利得はね上げ回路２５の抵
抗Ｒ１３は高周波で開放状態になる。すなわち、ある高
周波で減衰量を０にすることができるので、高域利得が
ステップ状に増加する周波数特性を得ることが可能にな
る。
い高域利得はね上げ回路の構成示す図である。図１０の
高域利得はね上げ回路２５では、抵抗Ｒ１３の一方にイ
ンダクタＬ６の一方が接続し、インダクタＬ６の他方は
ＧＮＤに接続する。この高域利得はね上げ回路２５の抵
抗Ｒ１３は高周波で開放状態になる。すなわち、ある高
周波で減衰量を０にすることができるので、高域利得が
ステップ状に増加する周波数特性を得ることが可能にな
る。
【００３６】図１１の高域利得はね上げ回路２６では、
抵抗Ｒ１４とコンデンサＣ６とが並列に接続する。この
高域利得はね上げ回路２６の抵抗Ｒ１４は高周波で短絡
状態になる。すなわち、ある高周波で減衰量を０にする
ことができる。
抵抗Ｒ１４とコンデンサＣ６とが並列に接続する。この
高域利得はね上げ回路２６の抵抗Ｒ１４は高周波で短絡
状態になる。すなわち、ある高周波で減衰量を０にする
ことができる。
【００３７】なお、図１０と図１１の高域利得はね上げ
回路２５、２６はπ型あるいはＴ型減衰器のようにマッ
チングするためのインピーダンス特性を持ってはいな
い。このため周波数が低く、インピーダンスマッチング
が重要でない場合には、回路構成が簡単である高域利得
はね上げ回路２５、２６が適している。
回路２５、２６はπ型あるいはＴ型減衰器のようにマッ
チングするためのインピーダンス特性を持ってはいな
い。このため周波数が低く、インピーダンスマッチング
が重要でない場合には、回路構成が簡単である高域利得
はね上げ回路２５、２６が適している。
【００３８】次に本発明であるインダクタ作成方法につ
いて説明する。基板上でインダクタを作成するインダク
タ作成方法は、所定のインダクタンスになるようにボン
ディングワイヤを複数に分割する。そして、分割したボ
ンディングワイヤをデージチェ−ン状に基板上の複数の
ランドに接続する。
いて説明する。基板上でインダクタを作成するインダク
タ作成方法は、所定のインダクタンスになるようにボン
ディングワイヤを複数に分割する。そして、分割したボ
ンディングワイヤをデージチェ−ン状に基板上の複数の
ランドに接続する。
【００３９】図１２はボンディングワイヤ１本でインダ
クタを作成している場合の図である。セラミック基板上
のランドｄ1 、ｄ2 にインダクタンスＬA の１本のボン
ディングワイヤが取り付けられている。比較的大きなイ
ンダクタンスＬA の場合はボンディングワイヤのワイヤ
長が長くなる。そして、図に示すようにこのままセラミ
ック基板に取り付けると取り付け作業者の手元操作など
によりワイヤ長のばらつきが大きくなり、インダクタン
スが所定の値より変わってしまう可能性が高くなる。
クタを作成している場合の図である。セラミック基板上
のランドｄ1 、ｄ2 にインダクタンスＬA の１本のボン
ディングワイヤが取り付けられている。比較的大きなイ
ンダクタンスＬA の場合はボンディングワイヤのワイヤ
長が長くなる。そして、図に示すようにこのままセラミ
ック基板に取り付けると取り付け作業者の手元操作など
によりワイヤ長のばらつきが大きくなり、インダクタン
スが所定の値より変わってしまう可能性が高くなる。
【００４０】図１３は本発明であるインダクタ作成方法
を示す図である。ＬA ＝Ｌa ＋Ｌb＋Ｌc ＋Ｌd となる
ようにセラミック基板上に小さいランドｄ3 〜ｄ7 を設
ける。そして、複数個に分割されたそれぞれのインダク
タンスがＬa 〜Ｌd のボンディングワイヤをデージチェ
ーン状に取り付けていく。このような方法にすれば取り
付け作業者の手元操作に依存することがなく、正確な作
業が行える。
を示す図である。ＬA ＝Ｌa ＋Ｌb＋Ｌc ＋Ｌd となる
ようにセラミック基板上に小さいランドｄ3 〜ｄ7 を設
ける。そして、複数個に分割されたそれぞれのインダク
タンスがＬa 〜Ｌd のボンディングワイヤをデージチェ
ーン状に取り付けていく。このような方法にすれば取り
付け作業者の手元操作に依存することがなく、正確な作
業が行える。
【００４１】また、一般にボンディングワイヤは高周波
特性に優れたインダクタと等価であるが、大きなインダ
クタンスがとれないといった欠点があった。ところが本
発明のインダクタ作成方法によればワイヤ長のばらつき
を抑制して、インダクタンスを大きくすることができ
る。
特性に優れたインダクタと等価であるが、大きなインダ
クタンスがとれないといった欠点があった。ところが本
発明のインダクタ作成方法によればワイヤ長のばらつき
を抑制して、インダクタンスを大きくすることができ
る。
【００４２】以上説明したように、本発明のインダクタ
作成方法はボンディングワイヤを複数に分割して、デー
ジチェ−ン状に基板上の複数のランドに接続するものと
した。これにより、ワイヤ長のばらつきが抑制されたイ
ンダクタンスの大きい値のインダクタを容易に作成する
ことが可能になる。
作成方法はボンディングワイヤを複数に分割して、デー
ジチェ−ン状に基板上の複数のランドに接続するものと
した。これにより、ワイヤ長のばらつきが抑制されたイ
ンダクタンスの大きい値のインダクタを容易に作成する
ことが可能になる。
【００４３】次に高域利得はね上げ回路２０の実施例に
ついて説明する。図１４は高域利得はね上げ回路２０の
実施例１を示す図である。実施例１は図７で説明したπ
型の高域利得はね上げ回路２２にもとづいている。また
インダクタ部分はセラミック基板上のパターンで作成し
たスパイラルインダクタである。
ついて説明する。図１４は高域利得はね上げ回路２０の
実施例１を示す図である。実施例１は図７で説明したπ
型の高域利得はね上げ回路２２にもとづいている。また
インダクタ部分はセラミック基板上のパターンで作成し
たスパイラルインダクタである。
【００４４】入力パターンＰ１と出力パターンＰ２との
間にコンデンサＣ２T と抵抗Ｒ４が接続する。ここで入
出力パターンＰ１、Ｐ２は特性インンピーダンス５０Ω
のマイクロストリップラインである。抵抗Ｒ５、Ｒ６の
一方は入出力パターンＰ１、Ｐ２と接続し、抵抗Ｒ５、
Ｒ６の他方はスパイラルインダクタＬ３S の一方と接続
する。またスパイラルインダクタＬ３S の他方はセラミ
ック基板上のスルーホールに接続して裏面のＧＮＤに接
続する。なお、抵抗Ｒ４、Ｒ５、Ｒ６は薄膜抵抗であ
り、コンデンサＣ２T は１〜２ｍｍ角程度の半田付けタ
イプのチップコンデンサである。
間にコンデンサＣ２T と抵抗Ｒ４が接続する。ここで入
出力パターンＰ１、Ｐ２は特性インンピーダンス５０Ω
のマイクロストリップラインである。抵抗Ｒ５、Ｒ６の
一方は入出力パターンＰ１、Ｐ２と接続し、抵抗Ｒ５、
Ｒ６の他方はスパイラルインダクタＬ３S の一方と接続
する。またスパイラルインダクタＬ３S の他方はセラミ
ック基板上のスルーホールに接続して裏面のＧＮＤに接
続する。なお、抵抗Ｒ４、Ｒ５、Ｒ６は薄膜抵抗であ
り、コンデンサＣ２T は１〜２ｍｍ角程度の半田付けタ
イプのチップコンデンサである。
【００４５】図１５は高域利得はね上げ回路２０の実施
例２を示す図である。実施例２も図７で説明したπ型の
高域利得はね上げ回路２２にもとづいている。ただし、
インダクタ部分は本発明であるインダクタ作成方法にも
とづいたボンディングワイヤによるインダクタである。
例２を示す図である。実施例２も図７で説明したπ型の
高域利得はね上げ回路２２にもとづいている。ただし、
インダクタ部分は本発明であるインダクタ作成方法にも
とづいたボンディングワイヤによるインダクタである。
【００４６】入力パターンＰ３と出力パターンＰ４との
間にコンデンサＣ２M が接続する。ここで入出力パター
ンＰ３、Ｐ４は特性インンピーダンス５０Ωのマイクロ
ストリップラインである。また、コンデンサＣ２M は
０．３〜０．５ｍｍ角程度のマイクロチップコンデンサ
を用いる。したがってコンデンサＣ２M の接続の仕方
は、出力パターンＰ４上にマイクロチップコンデンサＣ
２M の一方を導電性の接着剤で接着し、他方を２本のワ
イヤＷで入力パターンＰ３に接続する。
間にコンデンサＣ２M が接続する。ここで入出力パター
ンＰ３、Ｐ４は特性インンピーダンス５０Ωのマイクロ
ストリップラインである。また、コンデンサＣ２M は
０．３〜０．５ｍｍ角程度のマイクロチップコンデンサ
を用いる。したがってコンデンサＣ２M の接続の仕方
は、出力パターンＰ４上にマイクロチップコンデンサＣ
２M の一方を導電性の接着剤で接着し、他方を２本のワ
イヤＷで入力パターンＰ３に接続する。
【００４７】抵抗Ｒ４の両端は入出力パターンＰ３、Ｐ
４と接続する。抵抗Ｒ５、Ｒ６の一方は入出力パターン
Ｐ３、Ｐ４と接続し、抵抗Ｒ５、Ｒ６の他方はインダク
タＬ３B の一方と接続する。またインダクタＬ３B の他
方はセラミック基板上のスルーホールに接続して裏面の
ＧＮＤに接続する。
４と接続する。抵抗Ｒ５、Ｒ６の一方は入出力パターン
Ｐ３、Ｐ４と接続し、抵抗Ｒ５、Ｒ６の他方はインダク
タＬ３B の一方と接続する。またインダクタＬ３B の他
方はセラミック基板上のスルーホールに接続して裏面の
ＧＮＤに接続する。
【００４８】次に上記で説明した実施例１と２のシミュ
レーション結果について説明する。図１６は実施例１の
シミュレーション結果を示すボード線図である。縦軸に
ゲイン（１ｄＢ／ｄｉｖ）、横軸に周波数（ＧＨｚ）を
とってある。実施例１はインダクタ部分をセラミック基
板上のパターンで作成したスパイラルインダクタを用い
たものであるが、図から遷移域から減衰域にかけて波状
変動が生じているのがわかる。
レーション結果について説明する。図１６は実施例１の
シミュレーション結果を示すボード線図である。縦軸に
ゲイン（１ｄＢ／ｄｉｖ）、横軸に周波数（ＧＨｚ）を
とってある。実施例１はインダクタ部分をセラミック基
板上のパターンで作成したスパイラルインダクタを用い
たものであるが、図から遷移域から減衰域にかけて波状
変動が生じているのがわかる。
【００４９】図１７は実施例２のシミュレーション結果
を示すボード線図である。縦軸にゲイン（１ｄＢ／ｄｉ
ｖ）、横軸に周波数（ＧＨｚ）をとってある。実施例２
はインダクタ部分を本発明であるインダクタ作成方法に
もとづいたボンディングワイヤによるインダクタを用い
たものである。図から遷移域から減衰域にかけて波状変
動が生じておらず、良好な波形で減衰しているのがわか
る。
を示すボード線図である。縦軸にゲイン（１ｄＢ／ｄｉ
ｖ）、横軸に周波数（ＧＨｚ）をとってある。実施例２
はインダクタ部分を本発明であるインダクタ作成方法に
もとづいたボンディングワイヤによるインダクタを用い
たものである。図から遷移域から減衰域にかけて波状変
動が生じておらず、良好な波形で減衰しているのがわか
る。
【００５０】次に本発明である等化フィルタ１の全体構
成について説明する。図１８は本発明である等化フィル
タ１の全体構成例を示す図である。一般にフィルタ回路
は通過域外ではインピーダンス不整合を生じるので、こ
れを補償するために必要に応じて抵抗減衰器を挿入する
ことになる。図では等化フィルタ１の両端に抵抗減衰器
３０、３１を接続している。また、高域利得はね上げ回
路２０としては、受動素子数が少なく、かつ減衰器回路
に対してコンデンサの接続距離が短い図７で説明したπ
型の高域利得はね上げ回路２２を用いる。なお、低域通
過フィルタ１０及び高域利得はね上げ回路２２の各受動
素子の構成、動作については上述したので説明は省略す
る。
成について説明する。図１８は本発明である等化フィル
タ１の全体構成例を示す図である。一般にフィルタ回路
は通過域外ではインピーダンス不整合を生じるので、こ
れを補償するために必要に応じて抵抗減衰器を挿入する
ことになる。図では等化フィルタ１の両端に抵抗減衰器
３０、３１を接続している。また、高域利得はね上げ回
路２０としては、受動素子数が少なく、かつ減衰器回路
に対してコンデンサの接続距離が短い図７で説明したπ
型の高域利得はね上げ回路２２を用いる。なお、低域通
過フィルタ１０及び高域利得はね上げ回路２２の各受動
素子の構成、動作については上述したので説明は省略す
る。
【００５１】次に図１８で説明した等化フィルタ１を構
成する受動素子の具体的な数値を示す。図１９は受動素
子の数値を示す図である。（Ａ）は抵抗減衰器３０、３
１を構成する受動素子の数値である。（Ｂ）は低域通過
フィルタ１０を構成する受動素子の数値である。（Ｃ）
は高域利得はね上げ回路２２を構成する受動素子の数値
である。
成する受動素子の具体的な数値を示す。図１９は受動素
子の数値を示す図である。（Ａ）は抵抗減衰器３０、３
１を構成する受動素子の数値である。（Ｂ）は低域通過
フィルタ１０を構成する受動素子の数値である。（Ｃ）
は高域利得はね上げ回路２２を構成する受動素子の数値
である。
【００５２】以上説明したように本発明の等化フィルタ
１は、受動素子で構成された低域通過フィルタ１０と受
動素子で構成された周波数特性の高域利得がステップ状
に増加する高域利得はね上げ回路２０とを接続して構成
した。これにより等化フィルタ１の周波数特性を最適に
設定でき、受信感度を向上させることが可能になる。
１は、受動素子で構成された低域通過フィルタ１０と受
動素子で構成された周波数特性の高域利得がステップ状
に増加する高域利得はね上げ回路２０とを接続して構成
した。これにより等化フィルタ１の周波数特性を最適に
設定でき、受信感度を向上させることが可能になる。
【００５３】また、受動素子で構成されているため、製
造ばらつきや温度、電源電圧変動による影響が少なく、
信頼性及び品質を高めることが可能になる。次に本発明
である波形等化制御方法について説明する。図２０は本
発明である波形等化制御方法の動作手順を示すフローチ
ャートである。 〔Ｓ１〕低域通過フィルタとしてベッセルトムソンの５
次フィルタを構成する。 〔Ｓ２〕π形あるいはＴ形減衰器に受動素子を付加し
て、高域利得がステップ状に増加する高域利得はね上げ
回路を構成する。 〔Ｓ３〕低域通過フィルタと高域利得はね上げ回路とを
縦続接続する。 〔Ｓ４〕伝送ビットレートの中間値となる周波数にピー
キングを持たせた合成周波数応答を生成させる。
造ばらつきや温度、電源電圧変動による影響が少なく、
信頼性及び品質を高めることが可能になる。次に本発明
である波形等化制御方法について説明する。図２０は本
発明である波形等化制御方法の動作手順を示すフローチ
ャートである。 〔Ｓ１〕低域通過フィルタとしてベッセルトムソンの５
次フィルタを構成する。 〔Ｓ２〕π形あるいはＴ形減衰器に受動素子を付加し
て、高域利得がステップ状に増加する高域利得はね上げ
回路を構成する。 〔Ｓ３〕低域通過フィルタと高域利得はね上げ回路とを
縦続接続する。 〔Ｓ４〕伝送ビットレートの中間値となる周波数にピー
キングを持たせた合成周波数応答を生成させる。
【００５４】以上説明したように、本発明の波形等化制
御方法は低域通過フィルタと、高域利得がステップ状に
増加する高域利得はね上げ回路とを縦続接続し、伝送ビ
ットレートの中間値と等しい値の周波数にピーキングを
持たせた合成周波数応答を生成させるものとした。これ
によりアイ開口率の高い周波数応答を得ることが可能に
なる。
御方法は低域通過フィルタと、高域利得がステップ状に
増加する高域利得はね上げ回路とを縦続接続し、伝送ビ
ットレートの中間値と等しい値の周波数にピーキングを
持たせた合成周波数応答を生成させるものとした。これ
によりアイ開口率の高い周波数応答を得ることが可能に
なる。
【００５５】
【発明の効果】以上説明したように本発明の等化フィル
タは、受動素子で構成された低域通過フィルタと受動素
子で構成された周波数特性の高域利得がステップ状に増
加する高域利得はね上げ回路とを接続して構成した。こ
れにより等化フィルタの周波数特性を最適に設定でき、
受信感度を向上させることが可能になる。また、受動素
子で構成されているため、製造ばらつきや温度、電源電
圧変動による影響が少なく、信頼性及び品質を高めるこ
とが可能になる。
タは、受動素子で構成された低域通過フィルタと受動素
子で構成された周波数特性の高域利得がステップ状に増
加する高域利得はね上げ回路とを接続して構成した。こ
れにより等化フィルタの周波数特性を最適に設定でき、
受信感度を向上させることが可能になる。また、受動素
子で構成されているため、製造ばらつきや温度、電源電
圧変動による影響が少なく、信頼性及び品質を高めるこ
とが可能になる。
【００５６】さらに、本発明の波形等化制御方法は低域
通過フィルタと、高域利得がステップ状に増加する高域
利得はね上げ回路とを縦続接続し、伝送ビットレートの
中間値と等しい値の周波数にピーキングを持たせた合成
周波数応答を生成させるものとした。これによりアイ開
口率の高い周波数応答を得ることが可能になる。
通過フィルタと、高域利得がステップ状に増加する高域
利得はね上げ回路とを縦続接続し、伝送ビットレートの
中間値と等しい値の周波数にピーキングを持たせた合成
周波数応答を生成させるものとした。これによりアイ開
口率の高い周波数応答を得ることが可能になる。
【００５７】さらにまた、本発明のインダクタ作成方法
はボンディングワイヤを複数に分割して、デージチェ−
ン状に基板上の複数のランドに接続するものとした。こ
れにより、ワイヤ長のばらつきが抑制されたインダクタ
ンスの大きい値のインダクタを容易に作成することが可
能になる。
はボンディングワイヤを複数に分割して、デージチェ−
ン状に基板上の複数のランドに接続するものとした。こ
れにより、ワイヤ長のばらつきが抑制されたインダクタ
ンスの大きい値のインダクタを容易に作成することが可
能になる。
【図１】本発明の等化フィルタの原理図である。
【図２】光受信器内部で行われる電気信号の処理の流れ
を示す概念図である。
を示す概念図である。
【図３】低域通過フィルタの周波数特性を示す図であ
る。
る。
【図４】高域利得はね上げ回路の周波数特性を示す図で
ある。
ある。
【図５】等化フィルタの周波数特性を示す図である。
【図６】π型減衰器を基本とした高域利得はね上げ回路
の構成を示す図である。
の構成を示す図である。
【図７】π型減衰器を基本とした高域利得はね上げ回路
の構成を示す図である。
の構成を示す図である。
【図８】Ｔ型減衰器を基本とした高域利得はね上げ回路
の構成を示す図である。
の構成を示す図である。
【図９】Ｔ型減衰器を基本とした高域利得はね上げ回路
の構成を示す図である。
の構成を示す図である。
【図１０】減衰器回路を基本としない高域利得はね上げ
回路の構成示す図である。
回路の構成示す図である。
【図１１】減衰器回路を基本としない高域利得はね上げ
回路の構成示す図である。
回路の構成示す図である。
【図１２】ボンディングワイヤ１本でインダクタを作成
している場合の図である。
している場合の図である。
【図１３】本発明であるインダクタ作成方法を示す図で
ある。
ある。
【図１４】高域利得はね上げ回路の実施例１を示す図で
ある。
ある。
【図１５】高域利得はね上げ回路の実施例２を示す図で
ある。
ある。
【図１６】実施例１のシミュレーション結果を示すボー
ド線図である。
ド線図である。
【図１７】実施例２のシミュレーション結果を示すボー
ド線図である。
ド線図である。
【図１８】本発明である等化フィルタの全体構成例を示
す図である。
す図である。
【図１９】受動素子の数値を示す図である（Ａ）は抵抗
減衰器を構成する受動素子の数値である。（Ｂ）は低域
通過フィルタを構成する受動素子の数値である。（Ｃ）
は高域利得はね上げ回路を構成する受動素子の数値であ
る。
減衰器を構成する受動素子の数値である。（Ｂ）は低域
通過フィルタを構成する受動素子の数値である。（Ｃ）
は高域利得はね上げ回路を構成する受動素子の数値であ
る。
【図２０】本発明である波形等化制御方法の動作手順を
示すフローチャートである。
示すフローチャートである。
【図２１】一般的な光受信器の構成図である。
１ 等化フィルタ １０ 低域通過フィルタ ２０ 高域利得はね上げ回路
【手続補正書】
【提出日】平成１０年６月３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 等化フィルタ、波形等化制御方法及び
インダクタ作成方法
インダクタ作成方法
【特許請求の範囲】
【請求項５】 前記高域利得はね上げ回路は、π型減衰
器に前記受動素子を付加して構成したことを特徴とする
請求項１記載の等化フィルタ。
器に前記受動素子を付加して構成したことを特徴とする
請求項１記載の等化フィルタ。
【請求項６】 前記高域利得はね上げ回路は、Ｔ型減衰
器に前記受動素子を付加して構成したことを特徴とする
請求項１記載の等化フィルタ。
器に前記受動素子を付加して構成したことを特徴とする
請求項１記載の等化フィルタ。
【請求項７】 前記高域利得はね上げ回路は、ボンディ
ングワイヤを用いてインダクタを構成した前記受動素子
を含むことを特徴とする請求項１記載の等化フィルタ。
ングワイヤを用いてインダクタを構成した前記受動素子
を含むことを特徴とする請求項１記載の等化フィルタ。
【請求項８】 前記ボンディングワイヤは、一定のイン
ダクタンスになるように複数に分割されて一つのインダ
クタを構成することを特徴とする請求項６記載の等化フ
ィルタ。
ダクタンスになるように複数に分割されて一つのインダ
クタを構成することを特徴とする請求項６記載の等化フ
ィルタ。
【請求項９】 アイ開口率の高い周波数応答を得る波形
等化制御方法において、 低域通過フィルタと、高域利得がステップ状に増加する
高域利得はね上げ回路とを縦続接続し、 周波数に適切なピーキングを持たせた合成周波数応答を
生成させることを特徴とする波形等化制御方法。
等化制御方法において、 低域通過フィルタと、高域利得がステップ状に増加する
高域利得はね上げ回路とを縦続接続し、 周波数に適切なピーキングを持たせた合成周波数応答を
生成させることを特徴とする波形等化制御方法。
【請求項１０】 基板上でインダクタを作成するインダ
クタ作成方法において、 ボンディングワイヤを複数に分割し、 分割した前記ボンディングワイヤをデージチェーン状に
前記基板上の複数のランドに接続し、前記インダクタを
作成することを特徴とするインダクタ作成方法。
クタ作成方法において、 ボンディングワイヤを複数に分割し、 分割した前記ボンディングワイヤをデージチェーン状に
前記基板上の複数のランドに接続し、前記インダクタを
作成することを特徴とするインダクタ作成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は等化フィルタ、波形
等化制御方法及びインダクタ作成方法に関し、特に波形
等化を行う等化フィルタ、アイ開口率の高い周波数応答
を得る波形等化制御方法及び基板上でインダクタを作成
するインダクタ作成方法に関する。
等化制御方法及びインダクタ作成方法に関し、特に波形
等化を行う等化フィルタ、アイ開口率の高い周波数応答
を得る波形等化制御方法及び基板上でインダクタを作成
するインダクタ作成方法に関する。
【０００２】
【従来の技術】近年、情報化社会への進展に伴い、多様
で多量の情報を効率よく送受信処理できる情報通信ネッ
トワークが望まれており、その中心技術である広帯域Ｉ
ＳＤＮは現在積極的な導入と検討が進められている。ま
た、多量の通信サービスを低料金で提供するためには経
済的で信頼度の高い光通信ネットワークの構築が不可欠
である。このため光通信技術はこれら広帯域ＩＳＤＮの
実現を支えるための基本技術となる。
で多量の情報を効率よく送受信処理できる情報通信ネッ
トワークが望まれており、その中心技術である広帯域Ｉ
ＳＤＮは現在積極的な導入と検討が進められている。ま
た、多量の通信サービスを低料金で提供するためには経
済的で信頼度の高い光通信ネットワークの構築が不可欠
である。このため光通信技術はこれら広帯域ＩＳＤＮの
実現を支えるための基本技術となる。
【０００３】光通信システムでは光受信器の設計は最も
重要な項目の一つであり、受信感度のすぐれた光受信器
はそれだけ伝送距離を拡大することができる。図２１は
一般的な光受信器２００の構成図である。受光素子ＰＤ
は、光受信器２００に入力された光信号を電気信号に変
換する。プリアンプ２０１は電気信号を増幅する。等化
フィルタ２０２は電気信号の波形等化を行う。識別回路
２０３は“１”、“０”のパターン識別判定を行う。
重要な項目の一つであり、受信感度のすぐれた光受信器
はそれだけ伝送距離を拡大することができる。図２１は
一般的な光受信器２００の構成図である。受光素子ＰＤ
は、光受信器２００に入力された光信号を電気信号に変
換する。プリアンプ２０１は電気信号を増幅する。等化
フィルタ２０２は電気信号の波形等化を行う。識別回路
２０３は“１”、“０”のパターン識別判定を行う。
【０００４】次に動作について説明する。光受信器２０
０に入力された光信号は受光素子ＰＤにより電気信号に
変換される。この電気信号は光ファイバの伝送路特性に
より歪んでおり、さらに雑音も含んでいる。このような
歪みと雑音を持つ電気信号はプリアンプ２０１で増幅さ
れたのち、最大の信号対雑音比（Ｓ／Ｎ）が得られるよ
うに考慮された等化フィルタ２０２により波形整形およ
び雑音の帯域制限が施される。その後、識別回路２０３
により“１”、“０”の識別判定が行われ、データとし
て出力される。
０に入力された光信号は受光素子ＰＤにより電気信号に
変換される。この電気信号は光ファイバの伝送路特性に
より歪んでおり、さらに雑音も含んでいる。このような
歪みと雑音を持つ電気信号はプリアンプ２０１で増幅さ
れたのち、最大の信号対雑音比（Ｓ／Ｎ）が得られるよ
うに考慮された等化フィルタ２０２により波形整形およ
び雑音の帯域制限が施される。その後、識別回路２０３
により“１”、“０”の識別判定が行われ、データとし
て出力される。
【０００５】このような構成をもつ光受信器２００で最
高の受信感度を得るためには、等化フィルタ２０２の周
波数特性の形状を最適に設定して、高いアイ開口率を得
る必要がある。
高の受信感度を得るためには、等化フィルタ２０２の周
波数特性の形状を最適に設定して、高いアイ開口率を得
る必要がある。
【０００６】
【発明が解決しようとする課題】しかし、上記で説明し
たような等化フィルタで高いアイ開口率を得るために
は、周波数特性が適切なピーキング特性を持つこと、遮
断特性を適切な次数に設定すること、などの条件があ
る。
たような等化フィルタで高いアイ開口率を得るために
は、周波数特性が適切なピーキング特性を持つこと、遮
断特性を適切な次数に設定すること、などの条件があ
る。
【０００７】ところが、従来の等化フィルタはトランジ
スタ等の能動素子で構成されているために伝送速度が数
Ｇｂ／ｓ以上になると能動素子の能力限界近くまで使用
することになり、安定な実現が困難であるといった問題
があった。
スタ等の能動素子で構成されているために伝送速度が数
Ｇｂ／ｓ以上になると能動素子の能力限界近くまで使用
することになり、安定な実現が困難であるといった問題
があった。
【０００８】さらに、能動素子の製造ばらつきや温度、
電源電圧変動により、等化フィルタの周波数特性も変化
してしまい信頼性や品質の確保ができないといった問題
があった。
電源電圧変動により、等化フィルタの周波数特性も変化
してしまい信頼性や品質の確保ができないといった問題
があった。
【０００９】本発明はこのような点に鑑みてなされたも
のであり、最適な周波数特性を持ち信頼性及び品質を高
めた等化フィルタを提供することを目的とする。また、
本発明の他の目的は、高いアイ開口率を得る波形等化制
御方法を提供することである。
のであり、最適な周波数特性を持ち信頼性及び品質を高
めた等化フィルタを提供することを目的とする。また、
本発明の他の目的は、高いアイ開口率を得る波形等化制
御方法を提供することである。
【００１０】さらに、本発明の他の目的は、高周波特性
に優れたインダクタを作成するインダクタ作成方法を提
供することである。
に優れたインダクタを作成するインダクタ作成方法を提
供することである。
【００１１】
【課題を解決するための手段】図１は上記目的を達成す
るための等化フィルタ１の原理図である。波形等化を行
う本発明の等化フィルタ１は、受動素子で構成された低
域通過フィルタ１０と、低域通過フィルタ１０に接続し
受動素子で構成された周波数特性の高域利得がステップ
状に増加する高域利得はね上げ回路２０と、から構成さ
れる。
るための等化フィルタ１の原理図である。波形等化を行
う本発明の等化フィルタ１は、受動素子で構成された低
域通過フィルタ１０と、低域通過フィルタ１０に接続し
受動素子で構成された周波数特性の高域利得がステップ
状に増加する高域利得はね上げ回路２０と、から構成さ
れる。
【００１２】ここで、低域通過フィルタ１０と高域利得
はね上げ回路２０とは縦続接続し、等化フィルタ１全体
の周波数特性に適切なピーキングを持たせる。また、図
２０は、上記目的を達成するための波形等化制御方法の
フローチャートを示す図である。アイ開口率の高い周波
数応答を得る波形等化制御方法は、低域通過フィルタと
高域利得がステップ状に増加する高域利得はね上げ回路
とを縦続接続する。そして、伝送ビットレートの中間値
となる周波数にピーキングを持たせた合成周波数応答を
生成させる。
はね上げ回路２０とは縦続接続し、等化フィルタ１全体
の周波数特性に適切なピーキングを持たせる。また、図
２０は、上記目的を達成するための波形等化制御方法の
フローチャートを示す図である。アイ開口率の高い周波
数応答を得る波形等化制御方法は、低域通過フィルタと
高域利得がステップ状に増加する高域利得はね上げ回路
とを縦続接続する。そして、伝送ビットレートの中間値
となる周波数にピーキングを持たせた合成周波数応答を
生成させる。
【００１３】ここで、高域利得はね上げ回路の周波数特
性は、ステップ状に増加する段差部分以外は平坦であ
る。したがって、低域通過フィルタで決まる遮断特性に
影響を与えることがないように段差部の位置を適切に設
定して、伝送ビットレートの中間値と等しい周波数にピ
ーキングを持たせた合成周波数応答を生成させる。
性は、ステップ状に増加する段差部分以外は平坦であ
る。したがって、低域通過フィルタで決まる遮断特性に
影響を与えることがないように段差部の位置を適切に設
定して、伝送ビットレートの中間値と等しい周波数にピ
ーキングを持たせた合成周波数応答を生成させる。
【００１４】さらに図１３は、上記目的を達成するため
のインダクタ作成方法を示す図である。基板上でインダ
クタを作成するインダクタ作成方法において、ボンディ
ングワイヤを複数に分割し、分割したボンディングワイ
ヤをデージチェーン状に基板上のランドに接続してイン
ダクタを作成する。
のインダクタ作成方法を示す図である。基板上でインダ
クタを作成するインダクタ作成方法において、ボンディ
ングワイヤを複数に分割し、分割したボンディングワイ
ヤをデージチェーン状に基板上のランドに接続してイン
ダクタを作成する。
【００１５】ここで、特に比較的大きなインダクタンス
の場合はボンディングワイヤのワイヤ長が長くなる。こ
のためボンディングワイヤを複数に分割し、分割したボ
ンディングワイヤをデージチェーン状に基板上のランド
に接続させる。
の場合はボンディングワイヤのワイヤ長が長くなる。こ
のためボンディングワイヤを複数に分割し、分割したボ
ンディングワイヤをデージチェーン状に基板上のランド
に接続させる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明の等化フィルタ１の
原理図である。等化フィルタ１は低域通過フィルタ１０
と周波数特性の高域利得がステップ状に増加する高域利
得はね上げ回路２０とを含む。そして、等化フィルタ１
は低域通過フィルタ１０と高域利得はね上げ回路２０と
の縦続接続で構成される。
を参照して説明する。図１は本発明の等化フィルタ１の
原理図である。等化フィルタ１は低域通過フィルタ１０
と周波数特性の高域利得がステップ状に増加する高域利
得はね上げ回路２０とを含む。そして、等化フィルタ１
は低域通過フィルタ１０と高域利得はね上げ回路２０と
の縦続接続で構成される。
【００１７】このような構成を持つ等化フィルタ１の周
波数特性は適切なピーキングを持つようになり、歪みや
雑音を含む電気信号に対して、最適な波形整形および雑
音の帯域制限を施す。
波数特性は適切なピーキングを持つようになり、歪みや
雑音を含む電気信号に対して、最適な波形整形および雑
音の帯域制限を施す。
【００１８】次に光受信器で電気信号が波形等化される
過程について説明する。図２は光受信器内部で行われる
電気信号の処理の流れを示す概念図である。光受信器１
００は光ファイバ１１０に接続し、光ファイバ１１０か
ら光信号を受信する。受光素子ＰＤは受信した光信号を
電気信号に変換する。また、光信号は光ファイバ１１０
中を伝搬するに際して光強度が弱まっている。このため
微弱な光信号から変換された電気信号は、プリアンプ１
０１で一旦増幅される。
過程について説明する。図２は光受信器内部で行われる
電気信号の処理の流れを示す概念図である。光受信器１
００は光ファイバ１１０に接続し、光ファイバ１１０か
ら光信号を受信する。受光素子ＰＤは受信した光信号を
電気信号に変換する。また、光信号は光ファイバ１１０
中を伝搬するに際して光強度が弱まっている。このため
微弱な光信号から変換された電気信号は、プリアンプ１
０１で一旦増幅される。
【００１９】等化フィルタ１０２は増幅された電気信号
の波形等化を行う。タイミング回路１０３は入力電気信
号のパルス列から得たサンプリングパルスを識別器１０
４に送信する。識別器１０４はサンプリングパルスにも
とづいて等化波形の“１”、“０”の識別判定を行い、
もとのパルス列のパターンを再生する。
の波形等化を行う。タイミング回路１０３は入力電気信
号のパルス列から得たサンプリングパルスを識別器１０
４に送信する。識別器１０４はサンプリングパルスにも
とづいて等化波形の“１”、“０”の識別判定を行い、
もとのパルス列のパターンを再生する。
【００２０】このように光受信器１００に入力する光信
号は光ファイバ１１０上を伝送されていくうちに振幅が
小さくなったり歪んだりする。また、光信号から変換さ
れた電気信号は、受光素子ＰＤならびにプリアンプ１０
１などに電圧を供給するバイアス回路（図に示さず。）
などから発生する雑音とともに増幅される。さらに、こ
れらの雑音の他に光信号自身に付随するショット雑音が
電気信号への変換の際にそのまま変換され加わることに
なる。
号は光ファイバ１１０上を伝送されていくうちに振幅が
小さくなったり歪んだりする。また、光信号から変換さ
れた電気信号は、受光素子ＰＤならびにプリアンプ１０
１などに電圧を供給するバイアス回路（図に示さず。）
などから発生する雑音とともに増幅される。さらに、こ
れらの雑音の他に光信号自身に付随するショット雑音が
電気信号への変換の際にそのまま変換され加わることに
なる。
【００２１】このため光受信器１００ではこのような歪
みや雑音を含む電気信号から歪みを補償し雑音を除去す
る必要がある。このためには等化フィルタ１０２の周波
数特性が非常に重要な要素になる。
みや雑音を含む電気信号から歪みを補償し雑音を除去す
る必要がある。このためには等化フィルタ１０２の周波
数特性が非常に重要な要素になる。
【００２２】次に本発明である等化フィルタ１を構成す
る低域通過フィルタ１０の周波数特性について説明す
る。図３は低域通過フィルタ１０の周波数特性を示す図
である。縦軸にゲインＧ、横軸に周波数ｆをとる。低域
通過フィルタ１０はベッセルトムソンの５次フィルタで
構成し、図はベッセルトムソンの５次フィルタの周波数
特性である。
る低域通過フィルタ１０の周波数特性について説明す
る。図３は低域通過フィルタ１０の周波数特性を示す図
である。縦軸にゲインＧ、横軸に周波数ｆをとる。低域
通過フィルタ１０はベッセルトムソンの５次フィルタで
構成し、図はベッセルトムソンの５次フィルタの周波数
特性である。
【００２３】一般に周波数帯域が狭くなるとアイ開口が
狭まり、逆に周波数帯域を広くすると雑音の影響が大き
くなる。したがって３ｄＢ遮断周波数の最適点は伝送速
度の６０％といわれている。ここでは伝送速度が１０Ｇ
ｂ／ｓとすると、３ｄＢ遮断周波数は６ＧＨｚとなる。
狭まり、逆に周波数帯域を広くすると雑音の影響が大き
くなる。したがって３ｄＢ遮断周波数の最適点は伝送速
度の６０％といわれている。ここでは伝送速度が１０Ｇ
ｂ／ｓとすると、３ｄＢ遮断周波数は６ＧＨｚとなる。
【００２４】次に本発明である等化フィルタ１を構成す
る高域利得はね上げ回路２０の周波数特性について説明
する。図４は高域利得はね上げ回路２０の周波数特性を
示す図である。縦軸にゲインＧ、横軸に周波数ｆをと
る。周波数特性の高域利得がステップ状に増加してい
る。すなわち、ある周波数Ａを境にして高周波の減衰量
が０になるような回路にすれば、その回路の周波数特性
はステップ状の周波数特性になる。なお、高域利得はね
上げ回路２０の構成については後述する。
る高域利得はね上げ回路２０の周波数特性について説明
する。図４は高域利得はね上げ回路２０の周波数特性を
示す図である。縦軸にゲインＧ、横軸に周波数ｆをと
る。周波数特性の高域利得がステップ状に増加してい
る。すなわち、ある周波数Ａを境にして高周波の減衰量
が０になるような回路にすれば、その回路の周波数特性
はステップ状の周波数特性になる。なお、高域利得はね
上げ回路２０の構成については後述する。
【００２５】次に本発明である等化フィルタ１の周波数
特性について説明する。図５は等化フィルタ１の周波数
特性を示す図である。縦軸にゲインＧ、横軸に周波数ｆ
をとる。等化フィルタ１は低域通過フィルタ１０と高域
利得はね上げ回路２０とが縦続接続されたものであり、
この周波数特性は図のようになる。伝送速度１／２の周
波数で１ｄＢ程度のピーキングをもち、５次ベッセルト
ムソンの遮断特性を持つ周波数特性である。ここでは伝
送速度１０Ｇｂ／ｓであるから５ＧＨｚでピーキングを
もたせることになる。
特性について説明する。図５は等化フィルタ１の周波数
特性を示す図である。縦軸にゲインＧ、横軸に周波数ｆ
をとる。等化フィルタ１は低域通過フィルタ１０と高域
利得はね上げ回路２０とが縦続接続されたものであり、
この周波数特性は図のようになる。伝送速度１／２の周
波数で１ｄＢ程度のピーキングをもち、５次ベッセルト
ムソンの遮断特性を持つ周波数特性である。ここでは伝
送速度１０Ｇｂ／ｓであるから５ＧＨｚでピーキングを
もたせることになる。
【００２６】このような周波数特性をもつ等化フィルタ
１では、アイ開口率がほぼ１００％近くになり非常に良
好な波形等化を行うことが可能になる。次に、高域利得
はね上げ回路２０の構成について詳しく説明する。高域
利得はね上げ回路２０は、π型減衰器あるいはＴ型減衰
器に受動素子を付加して構成する。π型減衰器あるいは
Ｔ型減衰器は減衰量をつくるだけでなく、インピーダン
スマッチングも行っている。したがって、整合インピー
ダンスを５０Ωにしつつ、上記で説明したような高域利
得がステップ状に増加する周波数特性をつくればよい。
１では、アイ開口率がほぼ１００％近くになり非常に良
好な波形等化を行うことが可能になる。次に、高域利得
はね上げ回路２０の構成について詳しく説明する。高域
利得はね上げ回路２０は、π型減衰器あるいはＴ型減衰
器に受動素子を付加して構成する。π型減衰器あるいは
Ｔ型減衰器は減衰量をつくるだけでなく、インピーダン
スマッチングも行っている。したがって、整合インピー
ダンスを５０Ωにしつつ、上記で説明したような高域利
得がステップ状に増加する周波数特性をつくればよい。
【００２７】図６と図７はπ型減衰器を基本とした高域
利得はね上げ回路の構成を示す図である。図６の高域利
得はね上げ回路２１では抵抗Ｒ１の両端に抵抗Ｒ２と抵
抗Ｒ３の一方が接続してπ型減衰器を構成する。また、
抵抗Ｒ１の両端にはコンデンサＣ１が並列に接続する。
抵抗Ｒ２と抵抗Ｒ３の他方にはインダクタＬ１、Ｌ２の
一方が接続し、インダクタＬ１、Ｌ２の他方はＧＮＤに
接続する。
利得はね上げ回路の構成を示す図である。図６の高域利
得はね上げ回路２１では抵抗Ｒ１の両端に抵抗Ｒ２と抵
抗Ｒ３の一方が接続してπ型減衰器を構成する。また、
抵抗Ｒ１の両端にはコンデンサＣ１が並列に接続する。
抵抗Ｒ２と抵抗Ｒ３の他方にはインダクタＬ１、Ｌ２の
一方が接続し、インダクタＬ１、Ｌ２の他方はＧＮＤに
接続する。
【００２８】高周波に対してコンデンサは短絡状態、イ
ンダクタは開放状態になる。したがってπ型減衰器の抵
抗Ｒ１は高周波で短絡状態となり、抵抗Ｒ２と抵抗Ｒ３
は高周波で開放状態になる。すなわち、これら受動素子
の値を適切な値に設定すれば、ある高周波で減衰量を０
にすることができるので、高域利得がステップ状に増加
する周波数特性をもたせることが可能になる。
ンダクタは開放状態になる。したがってπ型減衰器の抵
抗Ｒ１は高周波で短絡状態となり、抵抗Ｒ２と抵抗Ｒ３
は高周波で開放状態になる。すなわち、これら受動素子
の値を適切な値に設定すれば、ある高周波で減衰量を０
にすることができるので、高域利得がステップ状に増加
する周波数特性をもたせることが可能になる。
【００２９】図７の高域利得はね上げ回路２２では抵抗
Ｒ４の両端に抵抗Ｒ５と抵抗Ｒ６の一方が接続してπ型
減衰器を構成する。また、抵抗Ｒ４の両端にはコンデン
サＣ２が並列に接続する。抵抗Ｒ５と抵抗Ｒ６の他方は
インダクタＬ３の一方と接続し、インダクタＬ３の他方
はＧＮＤに接続する。
Ｒ４の両端に抵抗Ｒ５と抵抗Ｒ６の一方が接続してπ型
減衰器を構成する。また、抵抗Ｒ４の両端にはコンデン
サＣ２が並列に接続する。抵抗Ｒ５と抵抗Ｒ６の他方は
インダクタＬ３の一方と接続し、インダクタＬ３の他方
はＧＮＤに接続する。
【００３０】この高域利得はね上げ回路２２の場合も同
様に抵抗Ｒ４は高周波で短絡状態となり、抵抗Ｒ５と抵
抗Ｒ６は高周波で開放状態になる。すなわち、ある高周
波で減衰量を０にすることができる。また、図６の高域
利得はね上げ回路２１と比べてインダクタを一つ減らす
ことができるので回路構成の縮小が可能になる。
様に抵抗Ｒ４は高周波で短絡状態となり、抵抗Ｒ５と抵
抗Ｒ６は高周波で開放状態になる。すなわち、ある高周
波で減衰量を０にすることができる。また、図６の高域
利得はね上げ回路２１と比べてインダクタを一つ減らす
ことができるので回路構成の縮小が可能になる。
【００３１】図８と図９はＴ型減衰器を基本とした高域
利得はね上げ回路の構成を示す図である。図８の高域利
得はね上げ回路２３では抵抗Ｒ７と抵抗Ｒ８と抵抗９と
の各々一方を接続してＴ型減衰器を構成する。また、抵
抗Ｒ７と抵抗Ｒ８の両端には、直列接続しているコンデ
ンサＣ３、Ｃ４が並列に接続する。抵抗Ｒ９の他方には
インダクタＬ４の一方が接続し、インダクタＬ４の他方
はＧＮＤに接続する。
利得はね上げ回路の構成を示す図である。図８の高域利
得はね上げ回路２３では抵抗Ｒ７と抵抗Ｒ８と抵抗９と
の各々一方を接続してＴ型減衰器を構成する。また、抵
抗Ｒ７と抵抗Ｒ８の両端には、直列接続しているコンデ
ンサＣ３、Ｃ４が並列に接続する。抵抗Ｒ９の他方には
インダクタＬ４の一方が接続し、インダクタＬ４の他方
はＧＮＤに接続する。
【００３２】この高域利得はね上げ回路２３では、直列
に接続された抵抗Ｒ７、Ｒ８は高周波で短絡状態とな
り、抵抗Ｒ９は開放状態になる。すなわち、ある高周波
で減衰量を０にすることができるので、高域利得がステ
ップ状に増加する周波数特性を得ることが可能になる。
に接続された抵抗Ｒ７、Ｒ８は高周波で短絡状態とな
り、抵抗Ｒ９は開放状態になる。すなわち、ある高周波
で減衰量を０にすることができるので、高域利得がステ
ップ状に増加する周波数特性を得ることが可能になる。
【００３３】図９の高域利得はね上げ回路２４では抵抗
Ｒ１０と抵抗Ｒ１１と抵抗１２との一方を接続してＴ型
減衰器を構成する。また、抵抗Ｒ１０と抵抗Ｒ１１の両
端にはコンデンサＣ５が並列に接続する。抵抗Ｒ１２の
他方にはインダクタＬ５の一方が接続し、インダクタＬ
５の他方はＧＮＤに接続する。
Ｒ１０と抵抗Ｒ１１と抵抗１２との一方を接続してＴ型
減衰器を構成する。また、抵抗Ｒ１０と抵抗Ｒ１１の両
端にはコンデンサＣ５が並列に接続する。抵抗Ｒ１２の
他方にはインダクタＬ５の一方が接続し、インダクタＬ
５の他方はＧＮＤに接続する。
【００３４】この高域利得はね上げ回路２４も直列に接
続された抵抗Ｒ１０、Ｒ１１は高周波で短絡状態とな
り、抵抗Ｒ１２は開放状態になる。すなわち、ある高周
波で減衰量を０にすることができる。また、図８の高域
利得はね上げ回路２３と比べてコンデンサを一つ減らす
ことができるので回路構成の縮小が可能になる。
続された抵抗Ｒ１０、Ｒ１１は高周波で短絡状態とな
り、抵抗Ｒ１２は開放状態になる。すなわち、ある高周
波で減衰量を０にすることができる。また、図８の高域
利得はね上げ回路２３と比べてコンデンサを一つ減らす
ことができるので回路構成の縮小が可能になる。
【００３５】図１０と図１１は減衰器回路を基本としな
い高域利得はね上げ回路の構成示す図である。図１０の
高域利得はね上げ回路２５では、抵抗Ｒ１３の一方にイ
ンダクタＬ６の一方が接続し、インダクタＬ６の他方は
ＧＮＤに接続する。この高域利得はね上げ回路２５の抵
抗Ｒ１３は高周波で開放状態になる。すなわち、ある高
周波で減衰量を０にすることができるので、高域利得が
ステップ状に増加する周波数特性を得ることが可能にな
る。
い高域利得はね上げ回路の構成示す図である。図１０の
高域利得はね上げ回路２５では、抵抗Ｒ１３の一方にイ
ンダクタＬ６の一方が接続し、インダクタＬ６の他方は
ＧＮＤに接続する。この高域利得はね上げ回路２５の抵
抗Ｒ１３は高周波で開放状態になる。すなわち、ある高
周波で減衰量を０にすることができるので、高域利得が
ステップ状に増加する周波数特性を得ることが可能にな
る。
【００３６】図１１の高域利得はね上げ回路２６では、
抵抗Ｒ１４とコンデンサＣ６とが並列に接続する。この
高域利得はね上げ回路２６の抵抗Ｒ１４は高周波で短絡
状態になる。すなわち、ある高周波で減衰量を０にする
ことができる。
抵抗Ｒ１４とコンデンサＣ６とが並列に接続する。この
高域利得はね上げ回路２６の抵抗Ｒ１４は高周波で短絡
状態になる。すなわち、ある高周波で減衰量を０にする
ことができる。
【００３７】なお、図１０と図１１の高域利得はね上げ
回路２５、２６はπ型あるいはＴ型減衰器のようにマッ
チングするためのインピーダンス特性を持ってはいな
い。このため周波数が低く、インピーダンスマッチング
が重要でない場合には、回路構成が簡単である高域利得
はね上げ回路２５、２６が適している。
回路２５、２６はπ型あるいはＴ型減衰器のようにマッ
チングするためのインピーダンス特性を持ってはいな
い。このため周波数が低く、インピーダンスマッチング
が重要でない場合には、回路構成が簡単である高域利得
はね上げ回路２５、２６が適している。
【００３８】次に本発明であるインダクタ作成方法につ
いて説明する。基板上でインダクタを作成するインダク
タ作成方法は、所定のインダクタンスになるようにボン
ディングワイヤを複数に分割する。そして、分割したボ
ンディングワイヤをデージチェーン状に基板上の複数の
ランドに接続する。
いて説明する。基板上でインダクタを作成するインダク
タ作成方法は、所定のインダクタンスになるようにボン
ディングワイヤを複数に分割する。そして、分割したボ
ンディングワイヤをデージチェーン状に基板上の複数の
ランドに接続する。
【００３９】図１２はボンディングワイヤ１本でインダ
クタを作成している場合の図である。セラミック基板上
のランドｄ1 、ｄ2 にインダクタンスＬA の１本のボン
ディングワイヤが取り付けられている。比較的大きなイ
ンダクタンスＬA の場合はボンディングワイヤのワイヤ
長が長くなる。そして、図に示すようにこのままセラミ
ック基板に取り付けると取り付け作業者の手元操作など
によりワイヤ長のばらつきが大きくなり、インダクタン
スが所定の値より変わってしまう可能性が高くなる。
クタを作成している場合の図である。セラミック基板上
のランドｄ1 、ｄ2 にインダクタンスＬA の１本のボン
ディングワイヤが取り付けられている。比較的大きなイ
ンダクタンスＬA の場合はボンディングワイヤのワイヤ
長が長くなる。そして、図に示すようにこのままセラミ
ック基板に取り付けると取り付け作業者の手元操作など
によりワイヤ長のばらつきが大きくなり、インダクタン
スが所定の値より変わってしまう可能性が高くなる。
【００４０】図１３は本発明であるインダクタ作成方法
を示す図である。ＬA ＝Ｌa ＋Ｌb＋Ｌc ＋Ｌd となる
ようにセラミック基板上に小さいランドｄ3 〜ｄ7 を設
ける。そして、複数個に分割されたそれぞれのインダク
タンスがＬa 〜Ｌd のボンディングワイヤをデージチェ
ーン状に取り付けていく。このような方法にすれば取り
付け作業者の手元操作に依存することがなく、正確な作
業が行える。
を示す図である。ＬA ＝Ｌa ＋Ｌb＋Ｌc ＋Ｌd となる
ようにセラミック基板上に小さいランドｄ3 〜ｄ7 を設
ける。そして、複数個に分割されたそれぞれのインダク
タンスがＬa 〜Ｌd のボンディングワイヤをデージチェ
ーン状に取り付けていく。このような方法にすれば取り
付け作業者の手元操作に依存することがなく、正確な作
業が行える。
【００４１】また、一般にボンディングワイヤは高周波
特性に優れたインダクタと等価であるが、大きなインダ
クタンスがとれないといった欠点があった。ところが本
発明のインダクタ作成方法によればワイヤ長のばらつき
を抑制して、インダクタンスを大きくすることができ
る。
特性に優れたインダクタと等価であるが、大きなインダ
クタンスがとれないといった欠点があった。ところが本
発明のインダクタ作成方法によればワイヤ長のばらつき
を抑制して、インダクタンスを大きくすることができ
る。
【００４２】以上説明したように、本発明のインダクタ
作成方法はボンディングワイヤを複数に分割して、デー
ジチェーン状に基板上の複数のランドに接続するものと
した。これにより、ワイヤ長のばらつきが抑制されたイ
ンダクタンスの大きい値のインダクタを容易に作成する
ことが可能になる。
作成方法はボンディングワイヤを複数に分割して、デー
ジチェーン状に基板上の複数のランドに接続するものと
した。これにより、ワイヤ長のばらつきが抑制されたイ
ンダクタンスの大きい値のインダクタを容易に作成する
ことが可能になる。
【００４３】次に高域利得はね上げ回路２０の実施の形
態について説明する。図１４は高域利得はね上げ回路２
０の第１の実施の形態を示す図である。第１の実施の形
態は図７で説明したπ型の高域利得はね上げ回路２２に
もとづいている。またインダクタ部分はセラミック基板
上のパターンで作成したスパイラルインダクタである。
態について説明する。図１４は高域利得はね上げ回路２
０の第１の実施の形態を示す図である。第１の実施の形
態は図７で説明したπ型の高域利得はね上げ回路２２に
もとづいている。またインダクタ部分はセラミック基板
上のパターンで作成したスパイラルインダクタである。
【００４４】入力パターンＰ１と出力パターンＰ２との
間にコンデンサＣ２T と抵抗Ｒ４が接続する。ここで入
出力パターンＰ１、Ｐ２は特性インピーダンス５０Ωの
マイクロストリップラインである。抵抗Ｒ５、Ｒ６の一
方は入出力パターンＰ１、Ｐ２と接続し、抵抗Ｒ５、Ｒ
６の他方はスパイラルインダクタＬ３S の一方と接続す
る。またスパイラルインダクタＬ３S の他方はセラミッ
ク基板上のスルーホールに接続して裏面のＧＮＤに接続
する。なお、抵抗Ｒ４、Ｒ５、Ｒ６は薄膜抵抗であり、
コンデンサＣ２T は１〜２ｍｍ角程度の半田付けタイプ
のチップコンデンサである。
間にコンデンサＣ２T と抵抗Ｒ４が接続する。ここで入
出力パターンＰ１、Ｐ２は特性インピーダンス５０Ωの
マイクロストリップラインである。抵抗Ｒ５、Ｒ６の一
方は入出力パターンＰ１、Ｐ２と接続し、抵抗Ｒ５、Ｒ
６の他方はスパイラルインダクタＬ３S の一方と接続す
る。またスパイラルインダクタＬ３S の他方はセラミッ
ク基板上のスルーホールに接続して裏面のＧＮＤに接続
する。なお、抵抗Ｒ４、Ｒ５、Ｒ６は薄膜抵抗であり、
コンデンサＣ２T は１〜２ｍｍ角程度の半田付けタイプ
のチップコンデンサである。
【００４５】図１５は高域利得はね上げ回路２０の第２
の実施の形態を示す図である。第２の実施の形態も図７
で説明したπ型の高域利得はね上げ回路２２にもとづい
ている。ただし、インダクタ部分は本発明であるインダ
クタ作成方法にもとづいたボンディングワイヤによるイ
ンダクタである。
の実施の形態を示す図である。第２の実施の形態も図７
で説明したπ型の高域利得はね上げ回路２２にもとづい
ている。ただし、インダクタ部分は本発明であるインダ
クタ作成方法にもとづいたボンディングワイヤによるイ
ンダクタである。
【００４６】入力パターンＰ３と出力パターンＰ４との
間にコンデンサＣ２M が接続する。ここで入出力パター
ンＰ３、Ｐ４は特性インピーダンス５０Ωのマイクロス
トリップラインである。また、コンデンサＣ２M は０．
３〜０．５ｍｍ角程度のマイクロチップコンデンサを用
いる。したがってコンデンサＣ２M の接続の仕方は、出
力パターンＰ４上にマイクロチップコンデンサＣ２M の
一方を導電性の接着剤で接着し、他方を２本のワイヤＷ
で入力パターンＰ３に接続する。
間にコンデンサＣ２M が接続する。ここで入出力パター
ンＰ３、Ｐ４は特性インピーダンス５０Ωのマイクロス
トリップラインである。また、コンデンサＣ２M は０．
３〜０．５ｍｍ角程度のマイクロチップコンデンサを用
いる。したがってコンデンサＣ２M の接続の仕方は、出
力パターンＰ４上にマイクロチップコンデンサＣ２M の
一方を導電性の接着剤で接着し、他方を２本のワイヤＷ
で入力パターンＰ３に接続する。
【００４７】抵抗Ｒ４の両端は入出力パターンＰ３、Ｐ
４と接続する。抵抗Ｒ５、Ｒ６の一方は入出力パターン
Ｐ３、Ｐ４と接続し、抵抗Ｒ５、Ｒ６の他方はインダク
タＬ３B の一方と接続する。またインダクタＬ３B の他
方はセラミック基板上のスルーホールに接続して裏面の
ＧＮＤに接続する。
４と接続する。抵抗Ｒ５、Ｒ６の一方は入出力パターン
Ｐ３、Ｐ４と接続し、抵抗Ｒ５、Ｒ６の他方はインダク
タＬ３B の一方と接続する。またインダクタＬ３B の他
方はセラミック基板上のスルーホールに接続して裏面の
ＧＮＤに接続する。
【００４８】次に上記で説明した第１及び第２の実施の
形態の低域通過フィルタを含めたシミュレーション結果
について説明する。図１６は低域通過フィルタを含めた
第１の実施の形態のシミュレーション結果を示すボード
線図である。縦軸にゲイン（１ｄＢ／ｄｉｖ）、横軸に
周波数（ＧＨｚ）をとってある。第１の実施の形態はイ
ンダクタ部分をセラミック基板上のパターンで作成した
スパイラルインダクタを用いたものであるが、図から遷
移域から減衰域にかけて波状変動が生じているのがわか
る。
形態の低域通過フィルタを含めたシミュレーション結果
について説明する。図１６は低域通過フィルタを含めた
第１の実施の形態のシミュレーション結果を示すボード
線図である。縦軸にゲイン（１ｄＢ／ｄｉｖ）、横軸に
周波数（ＧＨｚ）をとってある。第１の実施の形態はイ
ンダクタ部分をセラミック基板上のパターンで作成した
スパイラルインダクタを用いたものであるが、図から遷
移域から減衰域にかけて波状変動が生じているのがわか
る。
【００４９】図１７は低域通過フィルタを含めた第２の
実施の形態のシミュレーション結果を示すボード線図で
ある。縦軸にゲイン（１ｄＢ／ｄｉｖ）、横軸に周波数
（ＧＨｚ）をとってある。第２の実施の形態はインダク
タ部分を本発明であるインダクタ作成方法にもとづいた
ボンディングワイヤによるインダクタを用いたものであ
る。図から遷移域から減衰域にかけて波状変動が生じて
おらず、良好な波形で減衰しているのがわかる。
実施の形態のシミュレーション結果を示すボード線図で
ある。縦軸にゲイン（１ｄＢ／ｄｉｖ）、横軸に周波数
（ＧＨｚ）をとってある。第２の実施の形態はインダク
タ部分を本発明であるインダクタ作成方法にもとづいた
ボンディングワイヤによるインダクタを用いたものであ
る。図から遷移域から減衰域にかけて波状変動が生じて
おらず、良好な波形で減衰しているのがわかる。
【００５０】次に本発明である等化フィルタ１の全体構
成について説明する。図１８は本発明である等化フィル
タ１の全体構成例を示す図である。一般にフィルタ回路
は通過域外ではインピーダンス不整合を生じるので、こ
れを補償するために必要に応じて抵抗減衰器を挿入する
ことになる。図では等化フィルタ１の両端に抵抗減衰器
３０、３１を接続している。また、高域利得はね上げ回
路２０としては、受動素子数が少なく、かつ減衰器回路
に対してコンデンサの接続距離が短い図７で説明したπ
型の高域利得はね上げ回路２２を用いる。なお、低域通
過フィルタ１０及び高域利得はね上げ回路２２の各受動
素子の構成、動作については上述したので説明は省略す
る。
成について説明する。図１８は本発明である等化フィル
タ１の全体構成例を示す図である。一般にフィルタ回路
は通過域外ではインピーダンス不整合を生じるので、こ
れを補償するために必要に応じて抵抗減衰器を挿入する
ことになる。図では等化フィルタ１の両端に抵抗減衰器
３０、３１を接続している。また、高域利得はね上げ回
路２０としては、受動素子数が少なく、かつ減衰器回路
に対してコンデンサの接続距離が短い図７で説明したπ
型の高域利得はね上げ回路２２を用いる。なお、低域通
過フィルタ１０及び高域利得はね上げ回路２２の各受動
素子の構成、動作については上述したので説明は省略す
る。
【００５１】次に図１８で説明した等化フィルタ１を構
成する受動素子の具体的な数値を示す。図１９は受動素
子の数値を示す図である。（Ａ）は抵抗減衰器３０、３
１を構成する受動素子の数値である。（Ｂ）は低域通過
フィルタ１０を構成する受動素子の数値である。（Ｃ）
は高域利得はね上げ回路２２を構成する受動素子の数値
である。
成する受動素子の具体的な数値を示す。図１９は受動素
子の数値を示す図である。（Ａ）は抵抗減衰器３０、３
１を構成する受動素子の数値である。（Ｂ）は低域通過
フィルタ１０を構成する受動素子の数値である。（Ｃ）
は高域利得はね上げ回路２２を構成する受動素子の数値
である。
【００５２】以上説明したように本発明の等化フィルタ
１は、受動素子で構成された低域通過フィルタ１０と受
動素子で構成された周波数特性の高域利得がステップ状
に増加する高域利得はね上げ回路２０とを接続して構成
した。これにより等化フィルタ１の周波数特性を最適に
設定でき、受信感度を向上させることが可能になる。
１は、受動素子で構成された低域通過フィルタ１０と受
動素子で構成された周波数特性の高域利得がステップ状
に増加する高域利得はね上げ回路２０とを接続して構成
した。これにより等化フィルタ１の周波数特性を最適に
設定でき、受信感度を向上させることが可能になる。
【００５３】また、受動素子で構成されているため、製
造ばらつきや温度、電源電圧変動による影響が少なく、
信頼性及び品質を高めることが可能になる。次に本発明
である波形等化制御方法について説明する。図２０は本
発明である波形等化制御方法の動作手順を示すフローチ
ャートである。 〔Ｓ１〕低域通過フィルタとしてベッセルトムソンの５
次フィルタを構成する。 〔Ｓ２〕π形あるいはＴ形減衰器に受動素子を付加し
て、高域利得がステップ状に増加する高域利得はね上げ
回路を構成する。 〔Ｓ３〕低域通過フィルタと高域利得はね上げ回路とを
縦続接続する。 〔Ｓ４〕伝送ビットレートの中間値となる周波数にピー
キングを持たせた合成周波数応答を生成させる。
造ばらつきや温度、電源電圧変動による影響が少なく、
信頼性及び品質を高めることが可能になる。次に本発明
である波形等化制御方法について説明する。図２０は本
発明である波形等化制御方法の動作手順を示すフローチ
ャートである。 〔Ｓ１〕低域通過フィルタとしてベッセルトムソンの５
次フィルタを構成する。 〔Ｓ２〕π形あるいはＴ形減衰器に受動素子を付加し
て、高域利得がステップ状に増加する高域利得はね上げ
回路を構成する。 〔Ｓ３〕低域通過フィルタと高域利得はね上げ回路とを
縦続接続する。 〔Ｓ４〕伝送ビットレートの中間値となる周波数にピー
キングを持たせた合成周波数応答を生成させる。
【００５４】以上説明したように、本発明の波形等化制
御方法は低域通過フィルタと、高域利得がステップ状に
増加する高域利得はね上げ回路とを縦続接続し、伝送ビ
ットレートの中間値と等しい値の周波数にピーキングを
持たせた合成周波数応答を生成させるものとした。これ
によりアイ開口率の高い周波数応答を得ることが可能に
なる。
御方法は低域通過フィルタと、高域利得がステップ状に
増加する高域利得はね上げ回路とを縦続接続し、伝送ビ
ットレートの中間値と等しい値の周波数にピーキングを
持たせた合成周波数応答を生成させるものとした。これ
によりアイ開口率の高い周波数応答を得ることが可能に
なる。
【００５５】
【発明の効果】以上説明したように本発明の等化フィル
タは、受動素子で構成された低域通過フィルタと受動素
子で構成された周波数特性の高域利得がステップ状に増
加する高域利得はね上げ回路とを接続して構成した。こ
れにより等化フィルタの周波数特性を最適に設定でき、
受信感度を向上させることが可能になる。また、受動素
子で構成されているため、製造ばらつきや温度、電源電
圧変動による影響が少なく、信頼性及び品質を高めるこ
とが可能になる。
タは、受動素子で構成された低域通過フィルタと受動素
子で構成された周波数特性の高域利得がステップ状に増
加する高域利得はね上げ回路とを接続して構成した。こ
れにより等化フィルタの周波数特性を最適に設定でき、
受信感度を向上させることが可能になる。また、受動素
子で構成されているため、製造ばらつきや温度、電源電
圧変動による影響が少なく、信頼性及び品質を高めるこ
とが可能になる。
【００５６】さらに、本発明の波形等化制御方法は低域
通過フィルタと、高域利得がステップ状に増加する高域
利得はね上げ回路とを縦続接続し、伝送ビットレートの
中間値と等しい値の周波数にピーキングを持たせた合成
周波数応答を生成させるものとした。これによりアイ開
口率の高い周波数応答を得ることが可能になる。
通過フィルタと、高域利得がステップ状に増加する高域
利得はね上げ回路とを縦続接続し、伝送ビットレートの
中間値と等しい値の周波数にピーキングを持たせた合成
周波数応答を生成させるものとした。これによりアイ開
口率の高い周波数応答を得ることが可能になる。
【００５７】さらにまた、本発明のインダクタ作成方法
はボンディングワイヤを複数に分割して、デージチェー
ン状に基板上の複数のランドに接続するものとした。こ
れにより、ワイヤ長のばらつきが抑制されたインダクタ
ンスの大きい値のインダクタを容易に作成することが可
能になる。
はボンディングワイヤを複数に分割して、デージチェー
ン状に基板上の複数のランドに接続するものとした。こ
れにより、ワイヤ長のばらつきが抑制されたインダクタ
ンスの大きい値のインダクタを容易に作成することが可
能になる。
【図面の簡単な説明】
【図１】本発明の等化フィルタの原理図である。
【図２】光受信器内部で行われる電気信号の処理の流れ
を示す概念図である。
を示す概念図である。
【図３】低域通過フィルタの周波数特性を示す図であ
る。
る。
【図４】高域利得はね上げ回路の周波数特性を示す図で
ある。
ある。
【図５】等化フィルタの周波数特性を示す図である。
【図６】π型減衰器を基本とした高域利得はね上げ回路
の構成を示す図である。
の構成を示す図である。
【図７】π型減衰器を基本とした高域利得はね上げ回路
の構成を示す図である。
の構成を示す図である。
【図８】Ｔ型減衰器を基本とした高域利得はね上げ回路
の構成を示す図である。
の構成を示す図である。
【図９】Ｔ型減衰器を基本とした高域利得はね上げ回路
の構成を示す図である。
の構成を示す図である。
【図１０】減衰器回路を基本としない高域利得はね上げ
回路の構成示す図である。
回路の構成示す図である。
【図１１】減衰器回路を基本としない高域利得はね上げ
回路の構成示す図である。
回路の構成示す図である。
【図１２】ボンディングワイヤ１本でインダクタを作成
している場合の図である。
している場合の図である。
【図１３】本発明であるインダクタ作成方法を示す図で
ある。
ある。
【図１４】高域利得はね上げ回路の第１の実施の形態を
示す図である。
示す図である。
【図１５】高域利得はね上げ回路の第２の実施の形態を
示す図である。
示す図である。
【図１６】低域通過フィルタを含めた第１の実施の形態
のシミュレーション結果を示すボード線図である。
のシミュレーション結果を示すボード線図である。
【図１７】低域通過フィルタを含めた第２の実施の形態
のシミュレーション結果を示すボード線図である。
のシミュレーション結果を示すボード線図である。
【図１８】本発明である等化フィルタの全体構成例を示
す図である。
す図である。
【図１９】受動素子の数値を示す図である（Ａ）は抵抗
減衰器を構成する受動素子の数値である。（Ｂ）は低域
通過フィルタを構成する受動素子の数値である。（Ｃ）
は高域利得はね上げ回路を構成する受動素子の数値であ
る。
減衰器を構成する受動素子の数値である。（Ｂ）は低域
通過フィルタを構成する受動素子の数値である。（Ｃ）
は高域利得はね上げ回路を構成する受動素子の数値であ
る。
【図２０】本発明である波形等化制御方法の動作手順を
示すフローチャートである。
示すフローチャートである。
【図２１】一般的な光受信器の構成図である。
【符号の説明】 １ 等化フィルタ １０ 低域通過フィルタ ２０ 高域利得はね上げ回路
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１９
【補正方法】変更
【補正内容】
【図１９】
Claims (9)
- 【請求項１】 波形等化を行う等化フィルタにおいて、 受動素子で構成された低域通過フィルタと、 前記低域通過フィルタに接続し、受動素子で構成された
周波数特性の高域利得がステップ状に増加する高域利得
はね上げ回路と、 を有することを特徴とする等化フィルタ。 - 【請求項２】 前記低域通過フィルタと前記高域利得は
ね上げ回路とは、縦続接続することを特徴とする請求項
１記載の等化フィルタ。 - 【請求項３】 前記低域通過フィルタの入力端子と前記
高域利得はね上げ回路の出力端子とには、いずれか一方
または両方に抵抗減衰器が接続することを特徴とする請
求項２記載の等化フィルタ。 - 【請求項４】 前記高域利得はね上げ回路は、π型減衰
器に前記受動素子を付加して構成したことを特徴とする
請求項１記載の等化フィルタ。 - 【請求項５】 前記高域利得はね上げ回路は、Ｔ型減衰
器に前記受動素子を付加して構成したことを特徴とする
請求項１記載の等化フィルタ。 - 【請求項６】 前記高域利得はね上げ回路は、ボンディ
ングワイヤを用いてインダクタを構成した前記受動素子
を含むことを特徴とする請求項１記載の等化フィルタ。 - 【請求項７】 前記ボンディングワイヤは、一定のイン
ダクタンスになるように複数に分割されて一つのインダ
クタを構成することを特徴とする請求項６記載の等化フ
ィルタ。 - 【請求項８】 アイ開口率の高い周波数応答を得る波形
等化制御方法において、 低域通過フィルタと、高域利得がステップ状に増加する
高域利得はね上げ回路とを縦続接続し、 伝送ビットレートの中間値と等しい値の周波数にピーキ
ングを持たせた合成周波数応答を生成させることを特徴
とする波形等化制御方法。 - 【請求項９】 基板上でインダクタを作成するインダク
タ作成方法において、 ボンディングワイヤを複数に分割し、 分割した前記ボンディングワイヤをデージチェ−ン状に
前記基板上の複数のランドに接続し、前記インダクタを
作成することを特徴とするインダクタ作成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28381497A JP3970393B2 (ja) | 1997-10-16 | 1997-10-16 | 等化フィルタ及び波形等化制御方法 |
| US09/033,238 US5963110A (en) | 1997-10-16 | 1998-03-03 | Equalizing filter and control method for signal equalization |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28381497A JP3970393B2 (ja) | 1997-10-16 | 1997-10-16 | 等化フィルタ及び波形等化制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11122066A true JPH11122066A (ja) | 1999-04-30 |
| JP3970393B2 JP3970393B2 (ja) | 2007-09-05 |
Family
ID=17670504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28381497A Expired - Fee Related JP3970393B2 (ja) | 1997-10-16 | 1997-10-16 | 等化フィルタ及び波形等化制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5963110A (ja) |
| JP (1) | JP3970393B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001041351A1 (fr) * | 1999-12-03 | 2001-06-07 | Fujitsu Limited | Boucle de remise en phase et repeteur optique pourvu de cette boucle, dispositif de station terminale optique et systeme de communications optiques |
| JP2002261562A (ja) * | 2001-02-28 | 2002-09-13 | Maspro Denkoh Corp | 信号減衰器 |
| JP2003168944A (ja) * | 2001-11-29 | 2003-06-13 | Nec Corp | イコライザ回路 |
| JP2003229791A (ja) * | 2002-02-01 | 2003-08-15 | Dx Antenna Co Ltd | イコライザ |
| JP2004321611A (ja) * | 2003-04-25 | 2004-11-18 | Olympus Corp | 電子内視鏡装置 |
| JP2004328190A (ja) * | 2003-04-23 | 2004-11-18 | Renesas Technology Corp | 高周波電力増幅モジュール |
| WO2005117255A1 (ja) * | 2004-05-26 | 2005-12-08 | Hitachi Communication Technologies, Ltd. | フィルタ回路、論理ｉｃ、マルチチップモジュール、フィルタ搭載型コネクタ、伝送装置及び伝送システム |
| JP2006191355A (ja) * | 2005-01-06 | 2006-07-20 | Mitsubishi Electric Corp | イコライザ |
| JP2010166127A (ja) * | 2009-01-13 | 2010-07-29 | Mitsubishi Electric Corp | イコライザ |
| JP2010278513A (ja) * | 2009-05-26 | 2010-12-09 | Yokogawa Electric Corp | 波形補正回路およびそれを用いた半導体試験装置 |
| WO2013051299A1 (ja) * | 2011-10-03 | 2013-04-11 | 日本電気株式会社 | 可変遅延回路 |
| JP2014107871A (ja) * | 2012-11-27 | 2014-06-09 | Oe Solutions America Inc | 低速の受光素子を利用して具現された高速光受信器及び高速光受信器の具現方法 |
| US8859946B2 (en) | 2011-05-27 | 2014-10-14 | Mitsubishi Electric Corporation | Light detecting device including a peaking circuit |
| JP2016208512A (ja) * | 2015-04-20 | 2016-12-08 | エイブイエックス コーポレイション | 並列ｒｃ回路イコライザ |
| JP2017524299A (ja) * | 2014-08-04 | 2017-08-24 | トムソン ライセンシングＴｈｏｍｓｏｎ Ｌｉｃｅｎｓｉｎｇ | マルチバンド受信器のためのフィルタ終端の組み合わせ |
| JP2018041767A (ja) * | 2016-09-05 | 2018-03-15 | アンリツ株式会社 | 波形整形回路及びその製造方法とパルスパターン発生器 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3471599B2 (ja) * | 1998-03-13 | 2003-12-02 | 富士通株式会社 | 利得等化装置 |
| US6586309B1 (en) | 2000-04-24 | 2003-07-01 | Chartered Semiconductor Manufacturing Ltd. | High performance RF inductors and transformers using bonding technique |
| US7247932B1 (en) | 2000-05-19 | 2007-07-24 | Megica Corporation | Chip package with capacitor |
| US6621144B2 (en) * | 2001-04-05 | 2003-09-16 | Koninklijke Philips Electronics N.V. | Data receiver gain enhancement |
| US6646519B2 (en) * | 2001-05-07 | 2003-11-11 | Viewsonics, Inc. | RF equalizer |
| DE60131067T2 (de) | 2001-12-05 | 2008-05-15 | Verigy (Singapore) Pte. Ltd. | Leitungsentzerrer zur Kompensation von Droop-Effekten |
| KR100480244B1 (ko) * | 2002-06-03 | 2005-04-06 | 삼성전자주식회사 | 레이저 모듈 |
| US6998952B2 (en) * | 2003-12-05 | 2006-02-14 | Freescale Semiconductor, Inc. | Inductive device including bond wires |
| US7656939B2 (en) * | 2004-10-25 | 2010-02-02 | Kawasaki Microelectronics America, Inc. | Adaptive equalizer with passive and active stages |
| US20060115280A1 (en) * | 2004-11-30 | 2006-06-01 | Chang Jae J | Optical link bandwidth improvement |
| US7524731B2 (en) * | 2006-09-29 | 2009-04-28 | Freescale Semiconductor, Inc. | Process of forming an electronic device including an inductor |
| JP4920065B2 (ja) * | 2009-09-16 | 2012-04-18 | 株式会社東芝 | 半導体集積回路 |
| US8817863B2 (en) * | 2011-02-09 | 2014-08-26 | Rambus Inc. | Linear equalizer with passive network and embedded level shifter |
| US9277651B2 (en) * | 2013-03-15 | 2016-03-01 | Intel Corporation | Differential passive equalizer |
| US9692386B2 (en) * | 2013-12-23 | 2017-06-27 | Qualcomm Incorporated | Three-dimensional wire bond inductor |
| TWI597610B (zh) * | 2014-05-07 | 2017-09-01 | 円星科技股份有限公司 | 基於接收單元之等化器的資訊而收發訊號的方法以及訓練等化器的方法 |
| US10033346B2 (en) | 2015-04-20 | 2018-07-24 | Avx Corporation | Wire-bond transmission line RC circuit |
| KR20210057347A (ko) | 2019-11-12 | 2021-05-21 | 삼성전자주식회사 | 전자장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2717956A (en) * | 1952-11-29 | 1955-09-13 | Bell Telephone Labor Inc | Reduction of quadrature distortion |
| US4490692A (en) * | 1982-05-26 | 1984-12-25 | Rockwell International | Reverse equalization network |
| US4967169A (en) * | 1989-07-31 | 1990-10-30 | Teledyne Mec | FET monolithic microwave integrated circuit variable slope gain-equalizer |
-
1997
- 1997-10-16 JP JP28381497A patent/JP3970393B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-03 US US09/033,238 patent/US5963110A/en not_active Expired - Lifetime
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7027741B2 (en) | 1999-12-03 | 2006-04-11 | Fujitsu Limited | Phase lock loop circuit and optical repeating apparatus, optical terminal apparatus, and optical communication system having the same |
| WO2001041351A1 (fr) * | 1999-12-03 | 2001-06-07 | Fujitsu Limited | Boucle de remise en phase et repeteur optique pourvu de cette boucle, dispositif de station terminale optique et systeme de communications optiques |
| JP3881891B2 (ja) * | 1999-12-03 | 2007-02-14 | 富士通株式会社 | 位相同期ループ回路ならびに該回路を備える光中継装置、光端局装置および光通信システム |
| JP2002261562A (ja) * | 2001-02-28 | 2002-09-13 | Maspro Denkoh Corp | 信号減衰器 |
| JP2003168944A (ja) * | 2001-11-29 | 2003-06-13 | Nec Corp | イコライザ回路 |
| JP2003229791A (ja) * | 2002-02-01 | 2003-08-15 | Dx Antenna Co Ltd | イコライザ |
| JP2004328190A (ja) * | 2003-04-23 | 2004-11-18 | Renesas Technology Corp | 高周波電力増幅モジュール |
| JP2004321611A (ja) * | 2003-04-25 | 2004-11-18 | Olympus Corp | 電子内視鏡装置 |
| JP2005341118A (ja) * | 2004-05-26 | 2005-12-08 | Hitachi Communication Technologies Ltd | フィルタ回路、論理ｉｃ、マルチチップモジュール、フィルタ搭載型コネクタ、伝送装置及び伝送システム |
| WO2005117255A1 (ja) * | 2004-05-26 | 2005-12-08 | Hitachi Communication Technologies, Ltd. | フィルタ回路、論理ｉｃ、マルチチップモジュール、フィルタ搭載型コネクタ、伝送装置及び伝送システム |
| JP2006191355A (ja) * | 2005-01-06 | 2006-07-20 | Mitsubishi Electric Corp | イコライザ |
| JP2010166127A (ja) * | 2009-01-13 | 2010-07-29 | Mitsubishi Electric Corp | イコライザ |
| JP2010278513A (ja) * | 2009-05-26 | 2010-12-09 | Yokogawa Electric Corp | 波形補正回路およびそれを用いた半導体試験装置 |
| US8859946B2 (en) | 2011-05-27 | 2014-10-14 | Mitsubishi Electric Corporation | Light detecting device including a peaking circuit |
| WO2013051299A1 (ja) * | 2011-10-03 | 2013-04-11 | 日本電気株式会社 | 可変遅延回路 |
| JP2014107871A (ja) * | 2012-11-27 | 2014-06-09 | Oe Solutions America Inc | 低速の受光素子を利用して具現された高速光受信器及び高速光受信器の具現方法 |
| JP2017524299A (ja) * | 2014-08-04 | 2017-08-24 | トムソン ライセンシングＴｈｏｍｓｏｎ Ｌｉｃｅｎｓｉｎｇ | マルチバンド受信器のためのフィルタ終端の組み合わせ |
| JP2016208512A (ja) * | 2015-04-20 | 2016-12-08 | エイブイエックス コーポレイション | 並列ｒｃ回路イコライザ |
| JP2018041767A (ja) * | 2016-09-05 | 2018-03-15 | アンリツ株式会社 | 波形整形回路及びその製造方法とパルスパターン発生器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5963110A (en) | 1999-10-05 |
| JP3970393B2 (ja) | 2007-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11122066A (ja) | 等化フィルタ、波形等化制御方法及びインダクタ作成方法 | |
| US7924113B2 (en) | Integrated front-end passive equalizer and method thereof | |
| US7586987B2 (en) | High speed data link with transmitter equalization and receiver equalization | |
| JP2003134051A (ja) | 光受信モジュール、光受信器及び光ファイバ通信機器 | |
| US6788168B2 (en) | Integrated low-pass or band-pass filter | |
| US5412339A (en) | High frequency amplifier | |
| US7346645B2 (en) | Architecture for transverse-form analog finite-impulse-response filter | |
| US6107896A (en) | Linear attenuation equalizer and method for designing same | |
| JP2002353493A (ja) | 光モジュール | |
| JP2003264404A (ja) | 帯域内群遅延平坦回路および歪み補償型増幅器 | |
| JP3937426B2 (ja) | プリアンプ回路 | |
| US6144981A (en) | Programmable pulse slimmer system for low pass ladder filter | |
| US9225563B1 (en) | Programmable passive peaking equalizer | |
| US4736120A (en) | Timing extraction circuit | |
| JP2005252783A (ja) | 光送信機 | |
| US20200076510A1 (en) | Method and apparatus for designing matching network for eam for eml tosa | |
| KR19980082276A (ko) | 디지탈 비디오 디스크 플레이어(dvdp)의 이퀄라이저 | |
| JPH11355099A (ja) | トランスバーサルフィルタ | |
| CN110249523A (zh) | 放大器 | |
| JP2004527182A (ja) | 集積多段増幅器の段間マッチングネットワークを同調する装置および方法 | |
| JPH09270655A (ja) | ベッセルフィルタ | |
| JP2001160727A (ja) | 回路基板 | |
| JPH10303673A (ja) | 振幅等化器 | |
| JPS63136836A (ja) | 同調型光受信器 | |
| JPH04343284A (ja) | 半導体レーザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040608 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070606 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |