JP2003264404A - 帯域内群遅延平坦回路および歪み補償型増幅器 - Google Patents
帯域内群遅延平坦回路および歪み補償型増幅器Info
- Publication number
- JP2003264404A JP2003264404A JP2002062162A JP2002062162A JP2003264404A JP 2003264404 A JP2003264404 A JP 2003264404A JP 2002062162 A JP2002062162 A JP 2002062162A JP 2002062162 A JP2002062162 A JP 2002062162A JP 2003264404 A JP2003264404 A JP 2003264404A
- Authority
- JP
- Japan
- Prior art keywords
- group delay
- circuit
- convex
- band
- flat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P9/00—Delay lines of the waveguide type
- H01P9/003—Delay equalizers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
- H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Waveguide Connection Structure (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 通過帯域両側のエッジ近傍に群遅延量のピー
クを生じさせることなく、群遅延が平坦な帯域を広くと
れるようにし、また、帯域幅および群遅延時間の調整を
容易にした、小規模な回路構成で優れた群遅延平坦特性
を示す帯域内群遅延平坦回路、およびそれを備えた歪み
補償型増幅器を提供する。 【解決手段】 ハイブリッドカプラ１ａ，１ｂの２つの
分配出力ポート＃２，＃４に共振器２ａ，３ａ，２ｂ，
３ｂをそれぞれ接続し、凸型群遅延回路を複数段設け
る。各凸型群遅延回路の中心周波数を異ならせることに
より、全体として帯域内群遅延平坦回路を構成する。
クを生じさせることなく、群遅延が平坦な帯域を広くと
れるようにし、また、帯域幅および群遅延時間の調整を
容易にした、小規模な回路構成で優れた群遅延平坦特性
を示す帯域内群遅延平坦回路、およびそれを備えた歪み
補償型増幅器を提供する。 【解決手段】 ハイブリッドカプラ１ａ，１ｂの２つの
分配出力ポート＃２，＃４に共振器２ａ，３ａ，２ｂ，
３ｂをそれぞれ接続し、凸型群遅延回路を複数段設け
る。各凸型群遅延回路の中心周波数を異ならせることに
より、全体として帯域内群遅延平坦回路を構成する。
Description
【０００１】
【発明の属する技術分野】この発明は、高周波帯で使用
される帯域内群遅延平坦回路および歪み補償型増幅器に
関するものである。
される帯域内群遅延平坦回路および歪み補償型増幅器に
関するものである。
【０００２】
【従来の技術】近年、移動体通信システムの基地局無線
装置において、基地局の小型化のために、歪み補償型増
幅器が多く用いられるようになってきた。歪み補償回路
として、例えばフィードフォワード増幅器では、歪み検
出回路と歪み抑圧回路において、大電力側と小電力側と
で群遅延時間を一致させる必要がある。当初はそのため
に同軸線路（ケーブル）を使用していたが、近年は小型
化・低損失化のために遅延フィルタが用いられている。
装置において、基地局の小型化のために、歪み補償型増
幅器が多く用いられるようになってきた。歪み補償回路
として、例えばフィードフォワード増幅器では、歪み検
出回路と歪み抑圧回路において、大電力側と小電力側と
で群遅延時間を一致させる必要がある。当初はそのため
に同軸線路（ケーブル）を使用していたが、近年は小型
化・低損失化のために遅延フィルタが用いられている。
【０００３】遅延フィルタには、当然に、通過帯域内で
の群遅延時間の平坦さ（群遅延時間偏差の小ささ）が要
求される。従来、遅延フィルタには、多段のバンドパス
フィルタが用いられていた。その例を図１４〜図１６に
示す。図１４は８段の共振器からなる遅延フィルタの等
価回路図である。ここで、Ｒａ〜Ｒｈはそれぞれ共振器
であり、隣接共振器間をコンデンサを介して結合させて
いる。
の群遅延時間の平坦さ（群遅延時間偏差の小ささ）が要
求される。従来、遅延フィルタには、多段のバンドパス
フィルタが用いられていた。その例を図１４〜図１６に
示す。図１４は８段の共振器からなる遅延フィルタの等
価回路図である。ここで、Ｒａ〜Ｒｈはそれぞれ共振器
であり、隣接共振器間をコンデンサを介して結合させて
いる。
【０００４】図１５は、その遅延フィルタの構造図であ
る。ここで４は基板であり、基板４の上面に、Ｒａ〜Ｒ
ｈで示す同軸共振器、および複数のコンデンサを構成し
た結合基板２１を載置している。各同軸共振器の中心導
体は、結合基板２１の所定の電極に接続している。図１
６の（Ａ）は、この遅延フィルタの群遅延特性、（Ｂ）
は通過特性をそれぞれ示している。
る。ここで４は基板であり、基板４の上面に、Ｒａ〜Ｒ
ｈで示す同軸共振器、および複数のコンデンサを構成し
た結合基板２１を載置している。各同軸共振器の中心導
体は、結合基板２１の所定の電極に接続している。図１
６の（Ａ）は、この遅延フィルタの群遅延特性、（Ｂ）
は通過特性をそれぞれ示している。
【０００５】また、特開２００１−２５７５０５には、
標準的なバンドパスフィルタに、とび結合させるための
並列容量を付加した遅延フィルタが開示されている。そ
の例を図１７〜図１９に示す。図１７はその等価回路
図、図１８は構造図である。この例では、２段目の共振
器Ｒｂと５段目の共振器Ｒｅとを、並列容量によってと
び結合させている。図１８に示した２２は、そのとび結
合のための結合基板である。図１９の（Ａ）は、この遅
延フィルタの群遅延特性、（Ｂ）は通過特性をそれぞれ
示している。
標準的なバンドパスフィルタに、とび結合させるための
並列容量を付加した遅延フィルタが開示されている。そ
の例を図１７〜図１９に示す。図１７はその等価回路
図、図１８は構造図である。この例では、２段目の共振
器Ｒｂと５段目の共振器Ｒｅとを、並列容量によってと
び結合させている。図１８に示した２２は、そのとび結
合のための結合基板である。図１９の（Ａ）は、この遅
延フィルタの群遅延特性、（Ｂ）は通過特性をそれぞれ
示している。
【０００６】また、ＷＯ０１／０１５１１Ａ１には、凹
型の群遅延特性を有するバンドパスフィルタに、凸型の
群遅延特性を有する回路を付加することにより、全体の
群遅延特性を平坦化する技術が開示されている。図２０
はその例を示している。図２０の（Ａ）は、その群遅延
特性、（Ｂ）は通過特性をそれぞれ示している。（Ａ）
において、ｂは凹型の群遅延特性、ｃは凸型の群遅延特
性を示している。この２つの特性を加えることによっ
て、ａで示す帯域内群遅延平坦特性を得ている。図２０
の（Ｂ）において、Ｓ２１は入出力間の通過特性、Ｓ１
１は入力側の反射特性、Ｓ２２は出力側の反射特性であ
る。
型の群遅延特性を有するバンドパスフィルタに、凸型の
群遅延特性を有する回路を付加することにより、全体の
群遅延特性を平坦化する技術が開示されている。図２０
はその例を示している。図２０の（Ａ）は、その群遅延
特性、（Ｂ）は通過特性をそれぞれ示している。（Ａ）
において、ｂは凹型の群遅延特性、ｃは凸型の群遅延特
性を示している。この２つの特性を加えることによっ
て、ａで示す帯域内群遅延平坦特性を得ている。図２０
の（Ｂ）において、Ｓ２１は入出力間の通過特性、Ｓ１
１は入力側の反射特性、Ｓ２２は出力側の反射特性であ
る。
【０００７】なお、これらの従来例において、通過帯域
２１１０〜２１７０ＭＨｚ、群遅延量７．５ｎｓ、群遅
延偏差０．２ｎｓという特性を得ようとすると、前述の
多段のバンドパスフィルタでは、８つ（８段）の誘電体
共振器が必要となり、特開２００１−２５７５０５のバ
ンドパスフィルタと、ＷＯ０１／０１５１１Ａ１の遅延
フィルタでは、それぞれ６つ（６段）の誘電体共振器が
必要となる。
２１１０〜２１７０ＭＨｚ、群遅延量７．５ｎｓ、群遅
延偏差０．２ｎｓという特性を得ようとすると、前述の
多段のバンドパスフィルタでは、８つ（８段）の誘電体
共振器が必要となり、特開２００１−２５７５０５のバ
ンドパスフィルタと、ＷＯ０１／０１５１１Ａ１の遅延
フィルタでは、それぞれ６つ（６段）の誘電体共振器が
必要となる。
【０００８】
【発明が解決しようとする課題】前述したいずれの従来
技術においても、通過帯域の両側のエッジ近傍に群遅延
量のピークを持つため、群遅延が平坦な帯域を広くとる
ことが難しい。この群遅延帯域幅を広帯域にするには、
バンドパスフィルタを構成する共振器の段数を増すこと
になるが、その結果、外形サイズの大型化、挿入損失の
増大化を招く。しかも、共振器の段数を増すと、通過帯
域エッジ近傍の群遅延量のピークがさらに大きくなると
いう問題が生じる。
技術においても、通過帯域の両側のエッジ近傍に群遅延
量のピークを持つため、群遅延が平坦な帯域を広くとる
ことが難しい。この群遅延帯域幅を広帯域にするには、
バンドパスフィルタを構成する共振器の段数を増すこと
になるが、その結果、外形サイズの大型化、挿入損失の
増大化を招く。しかも、共振器の段数を増すと、通過帯
域エッジ近傍の群遅延量のピークがさらに大きくなると
いう問題が生じる。
【０００９】また、群遅延時間の変更を行う場合に、い
ずれの従来技術においても、バンドパスフィルタの帯域
幅を変更する必要がある。一般的に、バンドパスフィル
タにおいて、帯域幅を変更するには、共振器間の結合係
数および各共振器の共振周波数を合わせ込む必要があ
る。そのため、量産工程において群遅延時間の調整を行
う場合には、その調整が困難であり、調整時間がかかる
という問題が生じる。
ずれの従来技術においても、バンドパスフィルタの帯域
幅を変更する必要がある。一般的に、バンドパスフィル
タにおいて、帯域幅を変更するには、共振器間の結合係
数および各共振器の共振周波数を合わせ込む必要があ
る。そのため、量産工程において群遅延時間の調整を行
う場合には、その調整が困難であり、調整時間がかかる
という問題が生じる。
【００１０】また、前述のとび結合のための並列容量
は、隣接共振器間の結合用の容量に比較して小さいた
め、図１７の等価回路に示した静電容量以外に発生する
浮遊容量の影響を大きく受け、製造時の特性バラツキが
大きくなるといった問題も生じる。
は、隣接共振器間の結合用の容量に比較して小さいた
め、図１７の等価回路に示した静電容量以外に発生する
浮遊容量の影響を大きく受け、製造時の特性バラツキが
大きくなるといった問題も生じる。
【００１１】この発明の目的は、上述の問題を解消し
て、小規模な回路構成で優れた群遅延平坦特性を示す帯
域内群遅延平坦回路、およびそれを備えた歪み補償型増
幅器を提供することにある。
て、小規模な回路構成で優れた群遅延平坦特性を示す帯
域内群遅延平坦回路、およびそれを備えた歪み補償型増
幅器を提供することにある。
【００１２】
【課題を解決するための手段】この発明は、中心周波数
から離れる程、遅延時間が短くなる、凸型群遅延特性を
有する凸型群遅延回路を２つ以上備え、該凸型群遅延回
路の中心周波数を異ならせ、且つ各凸型群遅延回路を直
列に接続して帯域内群遅延平坦回路を構成するものであ
る。
から離れる程、遅延時間が短くなる、凸型群遅延特性を
有する凸型群遅延回路を２つ以上備え、該凸型群遅延回
路の中心周波数を異ならせ、且つ各凸型群遅延回路を直
列に接続して帯域内群遅延平坦回路を構成するものであ
る。
【００１３】また、この発明は、前記凸型群遅延回路
を、ハイブリッドカプラと該ハイブリッドカプラの分配
出力ポートに接続した共振回路とで構成したことを特徴
とする。
を、ハイブリッドカプラと該ハイブリッドカプラの分配
出力ポートに接続した共振回路とで構成したことを特徴
とする。
【００１４】また、この発明は、前記共振回路を誘電体
同軸共振器で構成したことを特徴とする。
同軸共振器で構成したことを特徴とする。
【００１５】また、この発明は、前記共振回路を、誘電
体同軸共振器とリアクタンス素子との直列回路で構成し
たことを特徴とする。
体同軸共振器とリアクタンス素子との直列回路で構成し
たことを特徴とする。
【００１６】また、この発明は、前記凸型群遅延回路を
３段以上設け、それらの中心周波数が最も高い凸型群遅
延回路と、中心周波数が最も低い凸型群遅延回路の群遅
延時間を、他の凸型群遅延回路の群遅延時間より大きく
したことを特徴とする。
３段以上設け、それらの中心周波数が最も高い凸型群遅
延回路と、中心周波数が最も低い凸型群遅延回路の群遅
延時間を、他の凸型群遅延回路の群遅延時間より大きく
したことを特徴とする。
【００１７】また、この発明は、群遅延回路の群遅延時
間の調整によって歪み補償を行う歪み補償型増幅器にお
いて、群遅延回路を前記いずれかの構成からなる帯域内
群遅延平坦回路で構成したことを特徴とする。
間の調整によって歪み補償を行う歪み補償型増幅器にお
いて、群遅延回路を前記いずれかの構成からなる帯域内
群遅延平坦回路で構成したことを特徴とする。
【００１８】また、この発明は、前記歪み補償型増幅回
路が、それぞれ群遅延回路を含む歪み検知ループおよび
歪み抑圧ループからなるフィードフォワード増幅器とし
たことを特徴とする。
路が、それぞれ群遅延回路を含む歪み検知ループおよび
歪み抑圧ループからなるフィードフォワード増幅器とし
たことを特徴とする。
【００１９】
【発明の実施の形態】第１の実施形態に係る帯域内群遅
延平坦回路（以下、単に「 群遅延平坦回路」とい
う。）の構成を、図１〜図５を参照して説明する。図１
は群遅延平坦回路の回路図である。ここで、２ａ，２
ｂ，３ａ，３ｂはそれぞれ共振器である。１ａ、１ｂは
それぞれ４ポートのハイブリッドカプラ（以下、単に
「カプラ」という。）である。これらのカプラ１ａ，１
ｂのポート＃１は入力ポート、ポート＃２，＃４は分配
出力ポート、ポート＃３は終端ポートである。但し、こ
こでは、分配出力ポート＃２，＃４に共振器２ａ，３
ａ，２ｂ，３ｂを接続することによって、これらの共振
器で終端させている。そして、終端ポート＃３を出力ポ
ートとして用いている。
延平坦回路（以下、単に「 群遅延平坦回路」とい
う。）の構成を、図１〜図５を参照して説明する。図１
は群遅延平坦回路の回路図である。ここで、２ａ，２
ｂ，３ａ，３ｂはそれぞれ共振器である。１ａ、１ｂは
それぞれ４ポートのハイブリッドカプラ（以下、単に
「カプラ」という。）である。これらのカプラ１ａ，１
ｂのポート＃１は入力ポート、ポート＃２，＃４は分配
出力ポート、ポート＃３は終端ポートである。但し、こ
こでは、分配出力ポート＃２，＃４に共振器２ａ，３
ａ，２ｂ，３ｂを接続することによって、これらの共振
器で終端させている。そして、終端ポート＃３を出力ポ
ートとして用いている。
【００２０】１０ａは、カプラ１ａと２つの共振器２
ａ，３ａによる凸型群遅延回路である。入力端子より入
力された信号は、カプラ１ａのポート＃１に入力され、
２つのポート＃２，＃４に出力される。これらのポート
には共振器２ａ，３ａによる共振回路がそれぞれ接続さ
れているので、その共振回路の特性が付加された信号
が、ポート＃２，＃４から逆に入力されて、それが出力
ポート＃３から出力される。これにより、後述するよう
に、凸型の群遅延特性を示すことになる。
ａ，３ａによる凸型群遅延回路である。入力端子より入
力された信号は、カプラ１ａのポート＃１に入力され、
２つのポート＃２，＃４に出力される。これらのポート
には共振器２ａ，３ａによる共振回路がそれぞれ接続さ
れているので、その共振回路の特性が付加された信号
が、ポート＃２，＃４から逆に入力されて、それが出力
ポート＃３から出力される。これにより、後述するよう
に、凸型の群遅延特性を示すことになる。
【００２１】同様に、１０ｂは、カプラ１ｂと２つの共
振器２ｂ，３ｂとからなる凸型群遅延回路であり、凸型
の群遅延特性を示す。凸型群遅延回路１０ａの出力であ
るカプラ１ａのポート＃３を、凸型群遅延回路１０ｂの
入力であるカプラ１ｂのポート＃１に接続している。そ
して、カプラ１ａのポート＃１を凸型群遅延回路１０ａ
の入力部とし、カプラ１ｂのポート＃３を凸型群遅延回
路１０ｂの出力部としている。このことによって、２つ
の凸型群遅延回路１０ａ，１０ｂを直列に接続してい
る。
振器２ｂ，３ｂとからなる凸型群遅延回路であり、凸型
の群遅延特性を示す。凸型群遅延回路１０ａの出力であ
るカプラ１ａのポート＃３を、凸型群遅延回路１０ｂの
入力であるカプラ１ｂのポート＃１に接続している。そ
して、カプラ１ａのポート＃１を凸型群遅延回路１０ａ
の入力部とし、カプラ１ｂのポート＃３を凸型群遅延回
路１０ｂの出力部としている。このことによって、２つ
の凸型群遅延回路１０ａ，１０ｂを直列に接続してい
る。
【００２２】このようにして、２つの凸型群遅延回路１
０ａ，１０ｂを直列に接続して成る、すなわち２段の凸
型群遅延回路１０ａ，１０ｂから成る、群遅延平坦回路
を構成している。
０ａ，１０ｂを直列に接続して成る、すなわち２段の凸
型群遅延回路１０ａ，１０ｂから成る、群遅延平坦回路
を構成している。
【００２３】図２は、群遅延平坦回路の構成図である。
ここで４は基板であり、その上面に４つの共振器２ａ，
３ａ，２ｂ，３ｂを搭載している。これらの共振器はそ
れぞれ誘電体同軸共振器である。各誘電体同軸共振器
は、中心に貫通孔を形成した角柱状誘電体ブロックを備
え、貫通孔の内面に内導体を形成し、誘電体ブロックの
外面に外導体を形成している。また、内導体に導通する
ピン端子を貫通孔内に挿入している。これらの誘電体同
軸共振器の外導体を基板４上の接地電極に接続するとと
もに、これらのピン端子を基板４上面の電極パターンに
接続している。また、基板４の上面には、カプラ１ａ，
１ｂを搭載して、基板上の電極パターンに接続してい
る。この構造により、カプラ１ａの４つのポート＃１〜
＃４を、基板上の電極パターンを介して、入力端子、共
振器２ａ，３ａ、カプラ１ｂの入力部にそれぞれ接続し
ている。また、カプラ１ｂの４つのポート＃１〜＃４
を、基板上の電極パターンを介して、カプラ１ａの出力
部、共振器２ｂ，３ｂ、出力端子にそれぞれ接続してい
る。
ここで４は基板であり、その上面に４つの共振器２ａ，
３ａ，２ｂ，３ｂを搭載している。これらの共振器はそ
れぞれ誘電体同軸共振器である。各誘電体同軸共振器
は、中心に貫通孔を形成した角柱状誘電体ブロックを備
え、貫通孔の内面に内導体を形成し、誘電体ブロックの
外面に外導体を形成している。また、内導体に導通する
ピン端子を貫通孔内に挿入している。これらの誘電体同
軸共振器の外導体を基板４上の接地電極に接続するとと
もに、これらのピン端子を基板４上面の電極パターンに
接続している。また、基板４の上面には、カプラ１ａ，
１ｂを搭載して、基板上の電極パターンに接続してい
る。この構造により、カプラ１ａの４つのポート＃１〜
＃４を、基板上の電極パターンを介して、入力端子、共
振器２ａ，３ａ、カプラ１ｂの入力部にそれぞれ接続し
ている。また、カプラ１ｂの４つのポート＃１〜＃４
を、基板上の電極パターンを介して、カプラ１ａの出力
部、共振器２ｂ，３ｂ、出力端子にそれぞれ接続してい
る。
【００２４】図３は、上記カプラの構成を示す図であ
る。この例では、２線路のカップリングによるハイブリ
ッドカプラを構成している。すなわち、ポート＃１から
の入力信号は１／２に電力分配されて、ポート＃２，＃
４から分配出力される。このポート＃２，＃４を仮に抵
抗終端させると、ポート＃３からは出力が現れない。し
かし、ポート＃２，＃４に、図１に示したように、それ
ぞれ共振器を接続することによって、それらの共振器の
略共振周波数において群遅延量が凸型のピークを持った
信号がポート＃３から出力される。
る。この例では、２線路のカップリングによるハイブリ
ッドカプラを構成している。すなわち、ポート＃１から
の入力信号は１／２に電力分配されて、ポート＃２，＃
４から分配出力される。このポート＃２，＃４を仮に抵
抗終端させると、ポート＃３からは出力が現れない。し
かし、ポート＃２，＃４に、図１に示したように、それ
ぞれ共振器を接続することによって、それらの共振器の
略共振周波数において群遅延量が凸型のピークを持った
信号がポート＃３から出力される。
【００２５】図４は、この群遅延平坦回路の特性を示す
図である。（Ａ）はその群遅延特性、（Ｂ）は通過特
性、（Ｃ）は凸型群遅延回路１段分（１０ｂ）の通過特
性をそれぞれ示している。これらの図において、横軸は
周波数［ＭＨｚ］である。以降で参照する他の図につい
ても同様である。
図である。（Ａ）はその群遅延特性、（Ｂ）は通過特
性、（Ｃ）は凸型群遅延回路１段分（１０ｂ）の通過特
性をそれぞれ示している。これらの図において、横軸は
周波数［ＭＨｚ］である。以降で参照する他の図につい
ても同様である。
【００２６】図４の（Ａ）において、ａは凸型群遅延回
路１０ａの群遅延特性、ｂは凸型群遅延回路１０ｂの群
遅延特性をそれぞれ示している。また、ｃは図１に示し
た群遅延平坦回路全体の群遅延特性を示している。この
図の縦軸は群遅延時間［ｎｓ］である。以降で参照する
他の群遅延特性の図についても同様である。
路１０ａの群遅延特性、ｂは凸型群遅延回路１０ｂの群
遅延特性をそれぞれ示している。また、ｃは図１に示し
た群遅延平坦回路全体の群遅延特性を示している。この
図の縦軸は群遅延時間［ｎｓ］である。以降で参照する
他の群遅延特性の図についても同様である。
【００２７】１段目の凸型群遅延回路１０ａの群遅延特
性の中心周波数は２０９５ＭＨｚ、２段目の凸型群遅延
回路１０ｂの群遅延特性の中心周波数は約２１８５ＭＨ
ｚである。このように中心周波数から離れる程、遅延時
間が短くなる凸型群遅延回路を用い、且つ、そのピーク
周波数の異なるものを組み合わせたことにより、ｃで示
したように、２つの群遅延特性が合成された、所定周波
数帯域内で群遅延時間の平坦な特性が現れる。
性の中心周波数は２０９５ＭＨｚ、２段目の凸型群遅延
回路１０ｂの群遅延特性の中心周波数は約２１８５ＭＨ
ｚである。このように中心周波数から離れる程、遅延時
間が短くなる凸型群遅延回路を用い、且つ、そのピーク
周波数の異なるものを組み合わせたことにより、ｃで示
したように、２つの群遅延特性が合成された、所定周波
数帯域内で群遅延時間の平坦な特性が現れる。
【００２８】図４の（Ｂ）において、Ｓ２１は群遅延平
坦回路の入出力間の通過特性、Ｓ１１はその入力側反射
特性、Ｓ２２はその出力側反射特性である。また、図４
の（Ｃ）において、Ｓ２１は凸型群遅延回路の入出力間
の通過特性、Ｓ１１はその入力側反射特性、Ｓ２２はそ
の出力側反射特性である。これらの図において縦軸は減
衰量［ｄＢ］である。以降で参照する他の通過特性の図
についても同様である。
坦回路の入出力間の通過特性、Ｓ１１はその入力側反射
特性、Ｓ２２はその出力側反射特性である。また、図４
の（Ｃ）において、Ｓ２１は凸型群遅延回路の入出力間
の通過特性、Ｓ１１はその入力側反射特性、Ｓ２２はそ
の出力側反射特性である。これらの図において縦軸は減
衰量［ｄＢ］である。以降で参照する他の通過特性の図
についても同様である。
【００２９】このようにカプラを用いているので、入力
側および出力側の反射は、広い周波数帯域に亘って低く
抑えられる。また、２つの凸型群遅延回路１０ａ，１０
ｂの通過特性は、同軸線路と同様に、減衰特性を示さな
い。そのため、（Ｂ）に示すように、群遅延平坦回路の
入出力間の通過特性は広い周波数帯域で平坦となる。
側および出力側の反射は、広い周波数帯域に亘って低く
抑えられる。また、２つの凸型群遅延回路１０ａ，１０
ｂの通過特性は、同軸線路と同様に、減衰特性を示さな
い。そのため、（Ｂ）に示すように、群遅延平坦回路の
入出力間の通過特性は広い周波数帯域で平坦となる。
【００３０】なお、図３に示した例では、カプラを分布
結合形３ｄＢハイブリッドカプラで構成したが、このカ
プラは、ハイブリッドカプラの機能を持ったものであれ
ばよい。後述するようにブリッジ回路を用いたハイブリ
ッドカプラであってもよい。すなわち、特定のポート間
が所定の結合量をもち、他のポートとは絶縁されている
４ポートのカプラであればよい。
結合形３ｄＢハイブリッドカプラで構成したが、このカ
プラは、ハイブリッドカプラの機能を持ったものであれ
ばよい。後述するようにブリッジ回路を用いたハイブリ
ッドカプラであってもよい。すなわち、特定のポート間
が所定の結合量をもち、他のポートとは絶縁されている
４ポートのカプラであればよい。
【００３１】ところで、上記ハイブリッドカプラだけで
は群遅延時間を増減することはできない。しかし、凸型
群遅延回路（１０ａ，１０ｂ）の群遅延時間は、ハイブ
リッドカプラ（１ａ，１ｂ）に接続される共振回路のイ
ンピーダンスにより増減することができる。図１に示し
た例では、共振回路を構成する共振器２ａ，３ａ，２
ｂ，３ｂの特性インピーダンスを変えることにより、群
遅延時間を増減することができる。
は群遅延時間を増減することはできない。しかし、凸型
群遅延回路（１０ａ，１０ｂ）の群遅延時間は、ハイブ
リッドカプラ（１ａ，１ｂ）に接続される共振回路のイ
ンピーダンスにより増減することができる。図１に示し
た例では、共振回路を構成する共振器２ａ，３ａ，２
ｂ，３ｂの特性インピーダンスを変えることにより、群
遅延時間を増減することができる。
【００３２】誘電体同軸共振器の特性インピーダンスを
変えるには、誘電体同軸共振器の内径と外径の比を変え
る方法や誘電率を変える方法などがある。ここで、特性
インピーダンスを変化させた場合の群遅延特性の例を図
５に示す。図５において、ａは特性インピーダンスが
２．０Ω、ｂは特性インピーダンスが４．０Ω、ｃは特
性インピーダンスが６．０Ωの場合である。このよう
に、特性インピーダンスを小さくする程、群遅延時間を
増大させることができる。
変えるには、誘電体同軸共振器の内径と外径の比を変え
る方法や誘電率を変える方法などがある。ここで、特性
インピーダンスを変化させた場合の群遅延特性の例を図
５に示す。図５において、ａは特性インピーダンスが
２．０Ω、ｂは特性インピーダンスが４．０Ω、ｃは特
性インピーダンスが６．０Ωの場合である。このよう
に、特性インピーダンスを小さくする程、群遅延時間を
増大させることができる。
【００３３】量産工程において群遅延時間の調整を行う
場合には、凸型群遅延回路１０のピーク周波数を可変と
することによって対応する。すなわち、凸型群遅延回路
を図１に示したように、２段に接続した場合には、その
２つの凸型群遅延回路１０ａ，１０ｂの群遅延時間のピ
ーク周波数の差を大きくすると、全体の群遅延時間が小
さくなり、逆に２つのピーク周波数の周波数差を小さく
すると、全体の群遅延時間は大きくなる。凸型群遅延回
路１０ａ，１０ｂの群遅延時間のピーク周波数は、共振
器２ａ，３ａ，２ｂ，３ｂの共振周波数の調整により行
う。例えば、１／４波長の誘電体同軸共振器である場
合、そのオープン面をトリミングすることにより共振周
波数を高くし、逆にショート面をトリミングすることに
より共振周波数を低くする。
場合には、凸型群遅延回路１０のピーク周波数を可変と
することによって対応する。すなわち、凸型群遅延回路
を図１に示したように、２段に接続した場合には、その
２つの凸型群遅延回路１０ａ，１０ｂの群遅延時間のピ
ーク周波数の差を大きくすると、全体の群遅延時間が小
さくなり、逆に２つのピーク周波数の周波数差を小さく
すると、全体の群遅延時間は大きくなる。凸型群遅延回
路１０ａ，１０ｂの群遅延時間のピーク周波数は、共振
器２ａ，３ａ，２ｂ，３ｂの共振周波数の調整により行
う。例えば、１／４波長の誘電体同軸共振器である場
合、そのオープン面をトリミングすることにより共振周
波数を高くし、逆にショート面をトリミングすることに
より共振周波数を低くする。
【００３４】次に、第２の実施形態に係る群遅延平坦回
路で用いるハイブリッドカプラの例を図６に示す。図６
は、インダクタＬ１，Ｌ２とキャパシタ（コンデンサ）
Ｃ０を備えたブリッジ回路によるハイブリッドカプラで
ある。このブリッジ回路によるハイブリッドカプラを、
例えば図１に示したカプラ１ａ，１ｂに適用する。すな
わち、図３に示した構造のカプラに代えて、このブリッ
ジ回路によるハイブリッドカプラを用いる。したがっ
て、このブリッジ回路によるハイブリッドカプラに２つ
の共振器を接続して、１つの凸型群遅延回路を構成し、
２つの凸型群遅延回路を直列接続して群遅延平坦回路を
構成する。
路で用いるハイブリッドカプラの例を図６に示す。図６
は、インダクタＬ１，Ｌ２とキャパシタ（コンデンサ）
Ｃ０を備えたブリッジ回路によるハイブリッドカプラで
ある。このブリッジ回路によるハイブリッドカプラを、
例えば図１に示したカプラ１ａ，１ｂに適用する。すな
わち、図３に示した構造のカプラに代えて、このブリッ
ジ回路によるハイブリッドカプラを用いる。したがっ
て、このブリッジ回路によるハイブリッドカプラに２つ
の共振器を接続して、１つの凸型群遅延回路を構成し、
２つの凸型群遅延回路を直列接続して群遅延平坦回路を
構成する。
【００３５】図６において、ＩＮが入力端子、ＯＵＴが
出力端子である。各端子間の位相が、使用周波数で１／
４波長となるように、回路定数を定めている。
出力端子である。各端子間の位相が、使用周波数で１／
４波長となるように、回路定数を定めている。
【００３６】ＩＮから信号を入力すると、ＩＮ→ＯＵＴ
の経路と、ＩＮ→終端１→終端２→ＯＵＴの経路とに分
かれて信号が伝わる。そのため、この２つの信号がＯＵ
Ｔ端子で逆位相の関係となる。また、この２つの経路で
伝搬される信号の振幅が等しくなるように回路定数を定
めている。したがって、ＩＮから入力された信号は直接
ＯＵＴには現れない。
の経路と、ＩＮ→終端１→終端２→ＯＵＴの経路とに分
かれて信号が伝わる。そのため、この２つの信号がＯＵ
Ｔ端子で逆位相の関係となる。また、この２つの経路で
伝搬される信号の振幅が等しくなるように回路定数を定
めている。したがって、ＩＮから入力された信号は直接
ＯＵＴには現れない。
【００３７】また、ＩＮから入力された信号は、ＩＮ→
終端１の経路と、ＩＮ→ＯＵＴ→終端２→終端１の経路
とに分かれて伝わる。そのため、この２つの信号が終端
１で逆位相の関係となる。しかし、この２つの経路で伝
搬される信号の振幅は等しくないため（等しくならない
ように回路定数を定めているので）、ＩＮから入力され
た信号は終端１へ出力される。
終端１の経路と、ＩＮ→ＯＵＴ→終端２→終端１の経路
とに分かれて伝わる。そのため、この２つの信号が終端
１で逆位相の関係となる。しかし、この２つの経路で伝
搬される信号の振幅は等しくないため（等しくならない
ように回路定数を定めているので）、ＩＮから入力され
た信号は終端１へ出力される。
【００３８】また、ＩＮから入力された信号は、ＩＮ→
終端１→終端２の経路と、ＩＮ→ＯＵＴ→終端２の経路
とに分かれて伝わる。この２つの信号は終端２で同位相
の関係となるため、ＩＮから入力された信号は終端２へ
出力される。
終端１→終端２の経路と、ＩＮ→ＯＵＴ→終端２の経路
とに分かれて伝わる。この２つの信号は終端２で同位相
の関係となるため、ＩＮから入力された信号は終端２へ
出力される。
【００３９】終端１（ポート＃２）には共振回路が接続
されているので、終端１へ出力された信号はその共振器
で終端される。その結果、共振回路の特性が付加された
信号が、今度は終端１から入力されることになる。この
信号は、終端１→ＩＮ→ＯＵＴの経路と、終端１→終端
２→ＯＵＴの経路とに分かれて伝わる。この２つの信号
はＯＵＴで同位相の関係となるため、終端１から入力さ
れた信号はＯＵＴへ出力される。
されているので、終端１へ出力された信号はその共振器
で終端される。その結果、共振回路の特性が付加された
信号が、今度は終端１から入力されることになる。この
信号は、終端１→ＩＮ→ＯＵＴの経路と、終端１→終端
２→ＯＵＴの経路とに分かれて伝わる。この２つの信号
はＯＵＴで同位相の関係となるため、終端１から入力さ
れた信号はＯＵＴへ出力される。
【００４０】同様に、終端２（ポート＃４）には共振回
路が接続されているので、終端２へ出力された信号はそ
の共振器で終端される。その結果、共振回路の特性が付
加された信号が、今度は終端２から入力されることにな
る。この信号は、終端２→ＯＵＴの経路と、終端２→終
端１→ＩＮ→ＯＵＴの経路とに分かれて伝わる。この２
つの信号はＯＵＴで逆位相の関係となる。しかし、この
２つの経路で伝搬される信号の振幅は等しくないため
（等しくならないように回路定数を定めているので）、
終端２から入力された信号はＯＵＴへ出力される。
路が接続されているので、終端２へ出力された信号はそ
の共振器で終端される。その結果、共振回路の特性が付
加された信号が、今度は終端２から入力されることにな
る。この信号は、終端２→ＯＵＴの経路と、終端２→終
端１→ＩＮ→ＯＵＴの経路とに分かれて伝わる。この２
つの信号はＯＵＴで逆位相の関係となる。しかし、この
２つの経路で伝搬される信号の振幅は等しくないため
（等しくならないように回路定数を定めているので）、
終端２から入力された信号はＯＵＴへ出力される。
【００４１】以上のようにして、ＩＮから入力された信
号に２つの共振回路の特性が付加された信号がＯＵＴか
ら出力されることになる。
号に２つの共振回路の特性が付加された信号がＯＵＴか
ら出力されることになる。
【００４２】次に、第３の実施形態に係る群遅延平坦回
路の構成を、図７〜図９を参照して説明する。図７はそ
の回路図である。図１に示した例では、２段の凸型群遅
延回路を用いたが、この図７に示す例では、３段の凸型
群遅延回路１０ａ，１０ｂ，１０ｃを用いている。すな
わち、凸型群遅延回路１０ａの出力であるカプラ１ａの
ポート＃３を、凸型群遅延回路１０ｂの入力であるカプ
ラ１ｂのポート＃１に接続している。また、凸型群遅延
回路１０ｂの出力であるカプラ１ｂのポート＃３を、凸
型群遅延回路１０ｃの入力であるカプラ１ｃのポート＃
１に接続している。そして、カプラ１ａのポート＃１を
凸型群遅延回路１０ａの入力部とし、カプラ１ｃのポー
ト＃３を凸型群遅延回路１０ｃの出力部としている。こ
のことによって、３つの凸型群遅延回路１０ａ，１０
ｂ，１０ｃを直列に接続している。
路の構成を、図７〜図９を参照して説明する。図７はそ
の回路図である。図１に示した例では、２段の凸型群遅
延回路を用いたが、この図７に示す例では、３段の凸型
群遅延回路１０ａ，１０ｂ，１０ｃを用いている。すな
わち、凸型群遅延回路１０ａの出力であるカプラ１ａの
ポート＃３を、凸型群遅延回路１０ｂの入力であるカプ
ラ１ｂのポート＃１に接続している。また、凸型群遅延
回路１０ｂの出力であるカプラ１ｂのポート＃３を、凸
型群遅延回路１０ｃの入力であるカプラ１ｃのポート＃
１に接続している。そして、カプラ１ａのポート＃１を
凸型群遅延回路１０ａの入力部とし、カプラ１ｃのポー
ト＃３を凸型群遅延回路１０ｃの出力部としている。こ
のことによって、３つの凸型群遅延回路１０ａ，１０
ｂ，１０ｃを直列に接続している。
【００４３】図８は、この群遅延平坦回路の構造図であ
る。第１の実施形態の場合と同様に、基板４にカプラ１
ａ，１ｂ，１ｃと共に共振器２ａ，３ａ，２ｂ，３ｂ，
２ｃ，３ｃを搭載している。すなわち、これらの共振器
はそれぞれ誘電体同軸共振器であり、それらの外導体を
基板４上の接地電極に接続するとともに、それらのピン
端子を基板４上面の電極パターンに接続している。ま
た、基板４の上面には、カプラ１ａ，１ｂ，１ｃを搭載
して、基板上の電極パターンに接続している。この構造
により、カプラ１ａの４つのポート＃１〜＃４を、基板
上の電極パターンを介して、入力端子、共振器２ａ，３
ａ、カプラ１ｂの入力部にそれぞれ接続している。ま
た、カプラ１ｂの４つのポート＃１〜＃４を、基板上の
電極パターンを介して、カプラ１ａの出力部、共振器２
ｂ，３ｂ、カプラ１ｃの入力部にそれぞれ接続してい
る。また、カプラ１ｃの４つのポート＃１〜＃４を、基
板上の電極パターンを介して、カプラ１ｂの出力部、共
振器２ｃ，３ｃ、出力端子にそれぞれ接続している。
る。第１の実施形態の場合と同様に、基板４にカプラ１
ａ，１ｂ，１ｃと共に共振器２ａ，３ａ，２ｂ，３ｂ，
２ｃ，３ｃを搭載している。すなわち、これらの共振器
はそれぞれ誘電体同軸共振器であり、それらの外導体を
基板４上の接地電極に接続するとともに、それらのピン
端子を基板４上面の電極パターンに接続している。ま
た、基板４の上面には、カプラ１ａ，１ｂ，１ｃを搭載
して、基板上の電極パターンに接続している。この構造
により、カプラ１ａの４つのポート＃１〜＃４を、基板
上の電極パターンを介して、入力端子、共振器２ａ，３
ａ、カプラ１ｂの入力部にそれぞれ接続している。ま
た、カプラ１ｂの４つのポート＃１〜＃４を、基板上の
電極パターンを介して、カプラ１ａの出力部、共振器２
ｂ，３ｂ、カプラ１ｃの入力部にそれぞれ接続してい
る。また、カプラ１ｃの４つのポート＃１〜＃４を、基
板上の電極パターンを介して、カプラ１ｂの出力部、共
振器２ｃ，３ｃ、出力端子にそれぞれ接続している。
【００４４】図９は、この群遅延平坦回路の群遅延特性
および通過特性を示している。図９の（Ａ）において、
ａは凸型群遅延回路１０ａの群遅延特性、ｂは凸型群遅
延回路１０ｂの群遅延特性、ｃは凸型群遅延回１０ｃの
群遅延特性である。そして、ｄは全体の群遅延平坦回路
の群遅延特性を示している。このようにして３つの凸型
群遅延回路の合成特性を得る。
および通過特性を示している。図９の（Ａ）において、
ａは凸型群遅延回路１０ａの群遅延特性、ｂは凸型群遅
延回路１０ｂの群遅延特性、ｃは凸型群遅延回１０ｃの
群遅延特性である。そして、ｄは全体の群遅延平坦回路
の群遅延特性を示している。このようにして３つの凸型
群遅延回路の合成特性を得る。
【００４５】このように凸型群遅延回路の段数を増すこ
とによって、全体の群遅延平坦回路の群遅延量の平坦な
帯域幅を広帯域化することができる。図１に示したよう
に、２段の凸型群遅延回路で両者の群遅延特性の中心周
波数（ピーク周波数）の周波数差をあまりに大きくして
いくと、群遅延平坦回路全体の群遅延特性は、その中央
部が凹んで群遅延偏差が大きくなる。したがって、要求
される群遅延偏差と帯域幅に応じて、３段以上の凸型群
遅延回路を設ければよい。その際、中心周波数が最も高
い凸型群遅延回路と、中心周波数が最も低い凸型群遅延
回路の群遅延回路を、他の群遅延回路の群遅延時間より
大きく設定する。図９の（Ａ）に示した例では、ａ，ｃ
で示す凸型群遅延特性の最大群遅延時間を、ｂで示す凸
型群遅延特性の最大遅延時間より高く設定する。これに
より、より広い周波数帯域で群遅延偏差を平坦にする。
とによって、全体の群遅延平坦回路の群遅延量の平坦な
帯域幅を広帯域化することができる。図１に示したよう
に、２段の凸型群遅延回路で両者の群遅延特性の中心周
波数（ピーク周波数）の周波数差をあまりに大きくして
いくと、群遅延平坦回路全体の群遅延特性は、その中央
部が凹んで群遅延偏差が大きくなる。したがって、要求
される群遅延偏差と帯域幅に応じて、３段以上の凸型群
遅延回路を設ければよい。その際、中心周波数が最も高
い凸型群遅延回路と、中心周波数が最も低い凸型群遅延
回路の群遅延回路を、他の群遅延回路の群遅延時間より
大きく設定する。図９の（Ａ）に示した例では、ａ，ｃ
で示す凸型群遅延特性の最大群遅延時間を、ｂで示す凸
型群遅延特性の最大遅延時間より高く設定する。これに
より、より広い周波数帯域で群遅延偏差を平坦にする。
【００４６】なお、図９の（Ｂ）に示したように、凸型
群遅延回路を３段にした場合にも、広い周波数帯域に亘
って低挿入損失特性および低反射特性が得られる。
群遅延回路を３段にした場合にも、広い周波数帯域に亘
って低挿入損失特性および低反射特性が得られる。
【００４７】次に、第４の実施形態に係る群遅延平坦回
路の構成を、図１０〜図１２を参照して説明する。図１
０はその等価回路図である。図１に示した第１の実施形
態に係る群遅延平坦回路と異なり、カプラｌａ，１ｂに
接続する共振回路を、コンデンサと共振器との直列回路
としている。すなわち、５ａ，６ａ，５ｂ，６ｂは、誘
電体共振器である共振器２ａ，３ａ，２ｂ，３ｂに対し
てそれぞれ直列接続したコンデンサである。
路の構成を、図１０〜図１２を参照して説明する。図１
０はその等価回路図である。図１に示した第１の実施形
態に係る群遅延平坦回路と異なり、カプラｌａ，１ｂに
接続する共振回路を、コンデンサと共振器との直列回路
としている。すなわち、５ａ，６ａ，５ｂ，６ｂは、誘
電体共振器である共振器２ａ，３ａ，２ｂ，３ｂに対し
てそれぞれ直列接続したコンデンサである。
【００４８】図１１はこの群遅延平坦回路の構造図であ
る。基板４の上面にはカプラ１ａ，１ｂ、誘電体同軸共
振器である共振器２ａ，３ａ，２ｂ，３ｂ、およびコン
デンサ５ａ，６ａ，５ｂ，６ｂをそれぞれ搭載してい
る。
る。基板４の上面にはカプラ１ａ，１ｂ、誘電体同軸共
振器である共振器２ａ，３ａ，２ｂ，３ｂ、およびコン
デンサ５ａ，６ａ，５ｂ，６ｂをそれぞれ搭載してい
る。
【００４９】第１の実施形態では、群遅延時間の調整を
行うために、誘電体共振器の特性インピーダンスを変え
たが、その結果、共振器のＱ値が最大となる条件から外
れる場合がある。しかし、この図１０に示したように、
共振回路内のコンデンサの静電容量値を変化させること
によって群遅延時間を調整すれば、共振器のＱ最適条件
を維持することができる。
行うために、誘電体共振器の特性インピーダンスを変え
たが、その結果、共振器のＱ値が最大となる条件から外
れる場合がある。しかし、この図１０に示したように、
共振回路内のコンデンサの静電容量値を変化させること
によって群遅延時間を調整すれば、共振器のＱ最適条件
を維持することができる。
【００５０】図１２は、コンデンサの静電容量値を変化
させた場合の凸型群遅延回路１段での群遅延特性を示し
ている。ここで、ａは１．０ｐＦ、ｂは１．５ｐＦ、ｃ
は２．０ｐＦに、コンデンサの静電容量値をそれぞれ定
めた時の群遅延特性である。このように、直列接続する
コンデンサの静電容量値を小さくすると、群遅延特性の
最大遅延時間が大きくなる。なお、この例では、共振回
路の共振周波数が２１４０ＭＨｚで一定となるように、
誘電体共振器の共振器長を調整している。
させた場合の凸型群遅延回路１段での群遅延特性を示し
ている。ここで、ａは１．０ｐＦ、ｂは１．５ｐＦ、ｃ
は２．０ｐＦに、コンデンサの静電容量値をそれぞれ定
めた時の群遅延特性である。このように、直列接続する
コンデンサの静電容量値を小さくすると、群遅延特性の
最大遅延時間が大きくなる。なお、この例では、共振回
路の共振周波数が２１４０ＭＨｚで一定となるように、
誘電体共振器の共振器長を調整している。
【００５１】なお、上記共振回路に用いたコンデンサを
コイル（インダクタ）に置き換えても同様の作用効果が
得られる。その場合には、直列に付加したインダクタン
スを調整することによって群遅延特性の最大群遅延時間
を調整することができる。その場合には、インダクタン
スを小さくする程最大遅延時間は小さくなる。このよう
に、共振器にリアクタンス素子を直列接続して共振回路
を構成し、そのリアクタンスを調整することによって、
群遅延時間の最大値を調整することができる。
コイル（インダクタ）に置き換えても同様の作用効果が
得られる。その場合には、直列に付加したインダクタン
スを調整することによって群遅延特性の最大群遅延時間
を調整することができる。その場合には、インダクタン
スを小さくする程最大遅延時間は小さくなる。このよう
に、共振器にリアクタンス素子を直列接続して共振回路
を構成し、そのリアクタンスを調整することによって、
群遅延時間の最大値を調整することができる。
【００５２】第１〜第４の実施形態では、共振器として
誘電体同軸共振器を用いたが、一般に誘電体同軸共振器
は無負荷Ｑ（Ｑｏ）が高い。そのため、例えば図９
（Ｂ）のＳ２１特性に示したように、群遅延平坦回路の
挿入損失を低減できる。
誘電体同軸共振器を用いたが、一般に誘電体同軸共振器
は無負荷Ｑ（Ｑｏ）が高い。そのため、例えば図９
（Ｂ）のＳ２１特性に示したように、群遅延平坦回路の
挿入損失を低減できる。
【００５３】なお、共振器としては、このような誘電体
共振器以外にＬＣ共振回路やＳＡＷ共振子（弾性表面波
素子）を用いてもよい。
共振器以外にＬＣ共振回路やＳＡＷ共振子（弾性表面波
素子）を用いてもよい。
【００５４】次に、第５の実施形態に係る歪み補償型増
幅器の構成を図１３を参照して説明する。図１３はフィ
ードフォワード増幅器による歪み補償型増幅器のブロッ
ク図である。ここで、分配器１１は入力信号を分配す
る。増幅器１２は、分配器１１により分配された信号を
増幅し、分配器１３へ出力する。群遅延平坦回路１６
は、分配器１１により分配された信号を遅延して合成器
１７へ与える。分配器１３は、増幅器１２からの出力信
号を分配する。合成器１７は、分配器１３からの信号と
群遅延平坦回路１６からの信号とを合成し、増幅器１８
へ出力する。増幅器１８は、これを増幅し、合成器１５
へ与える。群遅延平坦回路１４は、分配器１３からの信
号を遅延して、合成器１５へ与える。合成器１５は、こ
の群遅延平坦回路１４からの信号と増幅器１８からの信
号を合成して出力する。
幅器の構成を図１３を参照して説明する。図１３はフィ
ードフォワード増幅器による歪み補償型増幅器のブロッ
ク図である。ここで、分配器１１は入力信号を分配す
る。増幅器１２は、分配器１１により分配された信号を
増幅し、分配器１３へ出力する。群遅延平坦回路１６
は、分配器１１により分配された信号を遅延して合成器
１７へ与える。分配器１３は、増幅器１２からの出力信
号を分配する。合成器１７は、分配器１３からの信号と
群遅延平坦回路１６からの信号とを合成し、増幅器１８
へ出力する。増幅器１８は、これを増幅し、合成器１５
へ与える。群遅延平坦回路１４は、分配器１３からの信
号を遅延して、合成器１５へ与える。合成器１５は、こ
の群遅延平坦回路１４からの信号と増幅器１８からの信
号を合成して出力する。
【００５５】分配器１１、増幅器１２、分配器１３、合
成器１７、および群遅延平坦回路１６は歪み検出ループ
を構成している。すなわち、分配器１３から合成器１７
へ与えられる信号と、群遅延平坦回路１６から合成器１
７へ与えられる信号の合成結果は、増幅器１２により発
生された歪み成分に比例した信号に相当する。分配器１
３、群遅延平坦回路１４、合成器１５、合成器１７、お
よび増幅器１８は歪み抑圧ループを構成している。すな
わち、合成器１７から出力される歪み成分を増幅器１８
が増幅し、歪み抑圧信号として合成器１５へ与える。こ
れにより増幅器１２の非線形歪み成分を相殺する。ここ
で、群遅延平坦回路１６は、増幅器１２の信号経路と同
じ遅延時間で合成器１７へ信号が入力されるように、そ
の遅延時間を定めておく。同様に、群遅延平坦回路１４
は、合成器１５によって歪み抑圧信号が逆位相で合成さ
れるように、その遅延時間を定めておく。
成器１７、および群遅延平坦回路１６は歪み検出ループ
を構成している。すなわち、分配器１３から合成器１７
へ与えられる信号と、群遅延平坦回路１６から合成器１
７へ与えられる信号の合成結果は、増幅器１２により発
生された歪み成分に比例した信号に相当する。分配器１
３、群遅延平坦回路１４、合成器１５、合成器１７、お
よび増幅器１８は歪み抑圧ループを構成している。すな
わち、合成器１７から出力される歪み成分を増幅器１８
が増幅し、歪み抑圧信号として合成器１５へ与える。こ
れにより増幅器１２の非線形歪み成分を相殺する。ここ
で、群遅延平坦回路１６は、増幅器１２の信号経路と同
じ遅延時間で合成器１７へ信号が入力されるように、そ
の遅延時間を定めておく。同様に、群遅延平坦回路１４
は、合成器１５によって歪み抑圧信号が逆位相で合成さ
れるように、その遅延時間を定めておく。
【００５６】
【発明の効果】この発明によれば、従来のようなバンド
パスフィルタを用いることなく、群遅延特性の中心周波
数の異なった複数の凸型群遅延回路を組み合わせたこと
により、回路規模を増大させることなく、広い周波数帯
域で群遅延時間偏差の小さな帯域内群遅延平坦回路が得
られる。
パスフィルタを用いることなく、群遅延特性の中心周波
数の異なった複数の凸型群遅延回路を組み合わせたこと
により、回路規模を増大させることなく、広い周波数帯
域で群遅延時間偏差の小さな帯域内群遅延平坦回路が得
られる。
【００５７】また、この発明によれば、凸型群遅延回路
を、ハイブリッドカプラと、その分配出力ポートに接続
した共振回路とで構成したことにより、小型の部品を用
い、且つ少ない共振器で回路を構成できるので、全体に
小型軽量化・低コスト化が図れる。
を、ハイブリッドカプラと、その分配出力ポートに接続
した共振回路とで構成したことにより、小型の部品を用
い、且つ少ない共振器で回路を構成できるので、全体に
小型軽量化・低コスト化が図れる。
【００５８】また、この発明によれば、ハイブリッドカ
プラに接続する共振回路を誘電体同軸共振器で構成した
ことにより、全体の小型化を図ることができると共に、
その共振周波数の調整も容易となる。
プラに接続する共振回路を誘電体同軸共振器で構成した
ことにより、全体の小型化を図ることができると共に、
その共振周波数の調整も容易となる。
【００５９】また、この発明によれば、ハイブリッドカ
プラに接続する共振回路を、誘電体同軸共振器とリアク
タンス素子との直列回路で構成したことにより、誘電体
同軸共振器のＱ値を低下させることなく、共振回路の共
振周波数を容易に定めることができる。その結果、帯域
内群遅延平坦回路の遅延時間偏差を小さく保ったまま周
波数帯域の調整が可能となる。
プラに接続する共振回路を、誘電体同軸共振器とリアク
タンス素子との直列回路で構成したことにより、誘電体
同軸共振器のＱ値を低下させることなく、共振回路の共
振周波数を容易に定めることができる。その結果、帯域
内群遅延平坦回路の遅延時間偏差を小さく保ったまま周
波数帯域の調整が可能となる。
【００６０】また、この発明によれば、凸型群遅延回路
を３段以上設け、それらの中心周波数が最も高い凸型群
遅延回路と、中心周波数が最も低い凸型群遅延回路の遅
延時間を、他の凸型群遅延回路の群遅延時間より大きく
したことにより、より広い周波数帯域に亘って平坦な群
遅延時間が得られる。
を３段以上設け、それらの中心周波数が最も高い凸型群
遅延回路と、中心周波数が最も低い凸型群遅延回路の遅
延時間を、他の凸型群遅延回路の群遅延時間より大きく
したことにより、より広い周波数帯域に亘って平坦な群
遅延時間が得られる。
【００６１】また、この発明によれば、上記帯域内群遅
延平坦回路を用いて歪み補償型増幅器を構成したことに
より、より正確な歪み検出および歪み抑圧を行うことが
でき、低歪みの増幅器が得られる。
延平坦回路を用いて歪み補償型増幅器を構成したことに
より、より正確な歪み検出および歪み抑圧を行うことが
でき、低歪みの増幅器が得られる。
【００６２】また、この発明によれば、歪み検出ループ
および歪み抑圧ループにそれぞれ群遅延回路を含むフィ
ードフォワード増幅器を構成したことにより、小規模な
回路でより正確な歪み抑圧が可能となる。
および歪み抑圧ループにそれぞれ群遅延回路を含むフィ
ードフォワード増幅器を構成したことにより、小規模な
回路でより正確な歪み抑圧が可能となる。
【図１】第１の実施形態に係る帯域内群遅延平坦回路の
等価回路図
等価回路図
【図２】同回路の構造図
【図３】同回路で用いるカプラの構成を示す図
【図４】同回路の群遅延特性および通過特性の例を示す
図
図
【図５】カプラに接続する共振回路の特性インピーダン
スと群遅延特性との関係を示す図
スと群遅延特性との関係を示す図
【図６】第２の実施形態に係る帯域群遅延平坦回路で用
いるカプラの構成を示す図
いるカプラの構成を示す図
【図７】第３の実施形態に係る帯域内群遅延平坦回路の
等価回路図
等価回路図
【図８】同回路の構造図
【図９】同回路の群遅延特性および通過特性の例を示す
図
図
【図１０】第４の実施形態に係る帯域群遅延平坦回路で
用いるカプラの構成を示す図
用いるカプラの構成を示す図
【図１１】同回路の構造図
【図１２】共振回路内のコンデンサの静電容量と群遅延
量との関係を示す図
量との関係を示す図
【図１３】第５の実施形態に係る歪み補償型増幅器の構
成を示す図
成を示す図
【図１４】従来のバンドパスフィルタ型の群遅延回路の
等価回路図
等価回路図
【図１５】同回路の構造図
【図１６】同回路の群遅延特性および通過特性の例を示
す図
す図
【図１７】従来の他のバンドパスフィルタ型の群遅延回
路の等価回路図
路の等価回路図
【図１８】同回路の構造図
【図１９】同回路の群遅延特性および通過特性の例を示
す図
す図
【図２０】従来の、バンドパスフィルタに凸型群遅延回
路を組み合わせてなる群遅延回路の群遅延特性および通
過特性の例を示す図
路を組み合わせてなる群遅延回路の群遅延特性および通
過特性の例を示す図
１−カプラ
２，３−共振器
４−基板
５，６−コンデンサ
１０−凸型群遅延回路
１１，１３−分配器
１２，１８−増幅器
１４，１６−群遅延平坦回路
１５，１７−合成器
２１，２２−結合基板
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 山田 康雄
京都府長岡京市天神二丁目26番10号 株式
会社村田製作所内
Ｆターム(参考） 5J006 HA03 HA21 JA01 JA05 LA01
LA07 NA08 NB09 NB10 NF01
PB01
5J090 AA01 AA04 CA01 CA21 CA92
FA20 GN02 GN07 HA29 KA68
MA14 QA04 SA13 TA01 TA03
5J500 AA01 AA04 AC01 AC21 AC92
AF20 AH29 AK68 AM14 AQ04
AS13 AT01 AT03
Claims (7)
- 【請求項１】 中心周波数から離れる程、遅延時間が短
くなる、凸型群遅延特性を有する凸型群遅延回路を２つ
以上備え、該凸型群遅延回路の中心周波数を異ならせ、
且つ各凸型群遅延回路を直列に接続してなる帯域内群遅
延平坦回路。 - 【請求項２】 前記凸型群遅延回路を、ハイブリッドカ
プラと、該ハイブリッドカプラの分配出力ポートに接続
した共振回路とで構成した請求項１に記載の帯域内群遅
延平坦回路。 - 【請求項３】 前記共振回路を誘電体同軸共振器で構成
した請求項２に記載の帯域内群遅延平坦回路。 - 【請求項４】 前記共振回路を、誘電体同軸共振器とリ
アクタンス素子との直列回路で構成した請求項２に記載
の帯域内群遅延平坦回路。 - 【請求項５】 前記凸型群遅延回路を３段以上設け、そ
れらの中心周波数が最も高い凸型群遅延回路と、中心周
波数が最も低い凸型群遅延回路の群遅延時間を、他の凸
型群遅延回路の群遅延時間より大きくした請求項１〜４
のいずれかに記載の帯域内群遅延平坦回路。 - 【請求項６】 群遅延回路の群遅延時間の調整によって
歪み補償を行う歪み補償型増幅器において、前記群遅延
回路を請求項１〜５のいずれかに記載の帯域内群遅延平
坦回路で構成した歪み補償型増幅器。 - 【請求項７】 前記歪み補償型増幅器が、それぞれ群遅
延回路を含む歪み検出ループおよび歪み抑圧ループから
成るフィードフォワード増幅器である請求項６に記載の
歪み補償型増幅器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002062162A JP2003264404A (ja) | 2002-03-07 | 2002-03-07 | 帯域内群遅延平坦回路および歪み補償型増幅器 |
| KR10-2003-0010419A KR100480796B1 (ko) | 2002-03-07 | 2003-02-19 | 대역내 군지연 평탄 회로 및 왜곡 보상형 증폭기 |
| EP03004844A EP1343218A3 (en) | 2002-03-07 | 2003-03-05 | In-band group delay equalizer and distortion compensation amplifier |
| CNB031202691A CN100440726C (zh) | 2002-03-07 | 2003-03-07 | 带域内群延迟平坦电路及失真补偿型放大器 |
| US10/382,854 US6958663B2 (en) | 2002-03-07 | 2003-03-07 | In-band group delay equalizer and distortion compensation amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002062162A JP2003264404A (ja) | 2002-03-07 | 2002-03-07 | 帯域内群遅延平坦回路および歪み補償型増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003264404A true JP2003264404A (ja) | 2003-09-19 |
Family
ID=27751204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002062162A Pending JP2003264404A (ja) | 2002-03-07 | 2002-03-07 | 帯域内群遅延平坦回路および歪み補償型増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6958663B2 (ja) |
| EP (1) | EP1343218A3 (ja) |
| JP (1) | JP2003264404A (ja) |
| KR (1) | KR100480796B1 (ja) |
| CN (1) | CN100440726C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006254114A (ja) * | 2005-03-10 | 2006-09-21 | Soshin Electric Co Ltd | 遅延線 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7245117B1 (en) * | 2004-11-01 | 2007-07-17 | Cardiomems, Inc. | Communicating with implanted wireless sensor |
| US7831648B2 (en) * | 2006-03-30 | 2010-11-09 | L3 Communications Integrated Systems, L.P. | Method and computer program for group delay and magnitude equalization with relaxed phase slope constraint |
| JP2011010120A (ja) * | 2009-06-26 | 2011-01-13 | Fujitsu Ltd | 無線通信装置及び無線通信方法 |
| KR101603611B1 (ko) * | 2009-07-02 | 2016-03-15 | 주식회사 에이스테크놀로지 | Ｐｉｍｄ 제거를 위한 터미네이션 장치 |
| US8698557B2 (en) * | 2011-10-12 | 2014-04-15 | Hbc Solutions, Inc. | Hybrid coupler |
| KR101954659B1 (ko) * | 2012-08-14 | 2019-03-07 | 삼성전자주식회사 | 가우시안 펄스 생성 장치 및 방법 그리고 가우시안 펄스를 생성하는 초광대역 통신 장치 |
| FR3004007A1 (fr) * | 2013-03-29 | 2014-10-03 | St Microelectronics Tours Sas | Coupleur large bande |
| US9917707B2 (en) | 2014-09-11 | 2018-03-13 | The Hong Kong University Of Science And Technology | Adaptive cascaded equalization circuits with configurable roll-up frequency response for spectrum compensation |
| CN117335766B (zh) * | 2023-12-01 | 2024-03-26 | 成都世源频控技术股份有限公司 | 一种超宽带射频均衡器结构 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3277403A (en) * | 1964-01-16 | 1966-10-04 | Emerson Electric Co | Microwave dual mode resonator apparatus for equalizing and compensating for non-linear phase angle or time delay characteristics of other components |
| JPS5756248B2 (ja) * | 1974-08-19 | 1982-11-29 | ||
| JPS5338950A (en) * | 1976-09-21 | 1978-04-10 | Nec Corp | Microwave delay compensation circuit |
| JPS58223901A (ja) * | 1982-06-22 | 1983-12-26 | Nec Corp | 群遅延等化器 |
| US4595882A (en) * | 1984-05-30 | 1986-06-17 | Rockwell International Corporation | Phase adjusted feedforward error correction |
| US4818959A (en) * | 1986-03-28 | 1989-04-04 | Tdk Corporation | Phase equalizer |
| US5119050A (en) * | 1990-04-26 | 1992-06-02 | Upshur John I | Low loss 360 degree x-band analog phase shifter |
| KR970054817A (ko) * | 1995-12-27 | 1997-07-31 | 이형도 | 듀플렉스 유전체 필터 |
| EP1186071A4 (en) * | 1999-06-14 | 2002-09-04 | K & L Microwave | DELAY LINE FILTER |
| JP3405286B2 (ja) | 1999-10-20 | 2003-05-12 | 松下電器産業株式会社 | 誘電体フィルタとそれを用いた歪み補償型増幅器 |
| US6515559B1 (en) * | 1999-07-22 | 2003-02-04 | Matsushita Electric Industrial Co., Ltd | In-band-flat-group-delay type dielectric filter and linearized amplifier using the same |
| JP4103294B2 (ja) | 2000-03-13 | 2008-06-18 | 松下電器産業株式会社 | 帯域内群遅延一定型誘電体フィルタおよびそれを用いた歪み補償型増幅器 |
| JP3428928B2 (ja) | 1999-07-22 | 2003-07-22 | 松下電器産業株式会社 | 帯域内群遅延一定型誘電体フィルタとそれを用いた歪み補償型増幅器 |
| US6317013B1 (en) * | 1999-08-16 | 2001-11-13 | K & L Microwave Incorporated | Delay line filter |
| WO2002080301A1 (en) * | 2001-03-30 | 2002-10-10 | K & L Microwave Inc. | Delay line filters using multiple in-line four-input couplers |
-
2002
- 2002-03-07 JP JP2002062162A patent/JP2003264404A/ja active Pending
-
2003
- 2003-02-19 KR KR10-2003-0010419A patent/KR100480796B1/ko active IP Right Grant
- 2003-03-05 EP EP03004844A patent/EP1343218A3/en not_active Withdrawn
- 2003-03-07 US US10/382,854 patent/US6958663B2/en not_active Expired - Lifetime
- 2003-03-07 CN CNB031202691A patent/CN100440726C/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006254114A (ja) * | 2005-03-10 | 2006-09-21 | Soshin Electric Co Ltd | 遅延線 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030074144A (ko) | 2003-09-19 |
| US20030169123A1 (en) | 2003-09-11 |
| EP1343218A3 (en) | 2004-03-31 |
| EP1343218A2 (en) | 2003-09-10 |
| US6958663B2 (en) | 2005-10-25 |
| KR100480796B1 (ko) | 2005-04-07 |
| CN1444335A (zh) | 2003-09-24 |
| CN100440726C (zh) | 2008-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0862266B1 (en) | Surface-acoustic-wave filters with poles of attenuation created by impedance circuits | |
| US7479850B2 (en) | Miniaturised half-wave balun | |
| KR100470100B1 (ko) | 탄성 표면파 장치, 통신장치 | |
| KR100974359B1 (ko) | 밸룬 변환기 및 이를 포함하는 송수신기 | |
| US6903631B2 (en) | SAW filter and electronic device including SAW filter | |
| US6300849B1 (en) | Distributed element filter | |
| US6914497B2 (en) | Parallel multistage band-pass filter | |
| KR100396607B1 (ko) | 통과대역 평탄도 보상회로 | |
| JP6406362B2 (ja) | 可変フィルタ回路、高周波モジュール回路、および、通信装置 | |
| US6876258B2 (en) | High-frequency amplifier and radio transmission device with circuit scale and current consumption reduced to achieve high efficiency | |
| US7432786B2 (en) | High frequency filter | |
| JP2003264404A (ja) | 帯域内群遅延平坦回路および歪み補償型増幅器 | |
| US7109827B2 (en) | Filter arrangement for balanced and unbalanced line systems | |
| US20230420819A1 (en) | Dielectric filter | |
| US6765456B2 (en) | Surface acoustic wave duplexer and portable communication device using the same | |
| JP2005286893A (ja) | 通過帯域平坦度補償回路およびフィルタ | |
| JP2005101946A (ja) | 電力分配合成器 | |
| KR100517946B1 (ko) | 밸룬 구조 | |
| CN220605890U (zh) | 一种双滤波器 | |
| JP3428928B2 (ja) | 帯域内群遅延一定型誘電体フィルタとそれを用いた歪み補償型増幅器 | |
| JP3339192B2 (ja) | トランスバーサルフィルタ | |
| WO2022270185A1 (ja) | フィルタ装置およびそれを搭載した高周波フロントエンド回路 | |
| JP4082920B2 (ja) | 遅延フィルタおよびそれを用いた歪み補償型増幅器 | |
| WO2022004257A1 (ja) | フィルタ装置およびマルチプレクサ | |
| KR100648824B1 (ko) | 이동 통신 단말기의 프런트 엔드 모듈 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060327 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060418 |