JP4103294B2 - 帯域内群遅延一定型誘電体フィルタおよびそれを用いた歪み補償型増幅器 - Google Patents
帯域内群遅延一定型誘電体フィルタおよびそれを用いた歪み補償型増幅器 Download PDFInfo
- Publication number
- JP4103294B2 JP4103294B2 JP2000068304A JP2000068304A JP4103294B2 JP 4103294 B2 JP4103294 B2 JP 4103294B2 JP 2000068304 A JP2000068304 A JP 2000068304A JP 2000068304 A JP2000068304 A JP 2000068304A JP 4103294 B2 JP4103294 B2 JP 4103294B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- group delay
- stage
- capacitor
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は主として高周波帯の高周波無線機器で用いられる一定遅延時間を有する遅延フィルタ、およびそれを用いた歪み補償型増幅器に関するものである。
【０００２】
【従来の技術】
近年、移動体通信システムの基地局無線装置において、基地局小形化のため歪み補償型増幅器が多数用いられるようになってきた。歪み補償型増幅器の例えばフィードフォワード増幅器では、歪み検出回路と歪み抑圧回路において大電力側と小電力側で群遅延時間を厳密に合わせなければならず、この遅延回路には小形化・低損失化のため遅延フィルタが用いられている。フィードフォワード増幅器の動作の詳細は例えばＪＯＨＮ Ｌ．Ｂ．ＷＡＬＫＥＲ著、「Ｈｉｇｈ−Ｐｏｗｅｒ ＧａＡｓ ＦＥＴ Ａｍｐｌｉｆｉｅｒｓ」（Ａｒｔｅｃｈ Ｈｏｕｓｅ（ＢＯＳＴＯＮ，ＬＯＮＤＯＮ）発行）の７．３．２ Ｌｉｎｅａｒｉｚｅｄ Ａｍｐｌｉｆｉｅｒｓに記載されている。
【０００３】
図９は従来の９段遅延フィルタの斜視図である。図９において、９０１は入出力端子、９０２は誘電体共振器、９０３はアルミナ製の結合基板、９０４、９０５は結合容量を形成する銅メッキ電極、９０６は筐体である。
【０００４】
誘電体共振器９０２は端面が揃えられ、それぞれの外導体は筐体９０６に接地されている。誘電体共振器９０２の内導体は銅メッキ電極９０４にそれぞれはんだ等で電気的に接続されている。アルミナ製結合基板９０３の両端の銅メッキ電極９０５は入出力端子９０１の内導体と接続されている。図１０は従来の９段遅延フィルタの等価回路であり、図９と同じ部分には同じ番号を付している。１００１は図９における銅メッキ電極９０４により形成される入出力側の結合容量である。このように、誘電体共振器９０２を結合容量１００１でそれぞれ結合させることによりバンドパスフィルタが構成できる。
【０００５】
【発明が解決しようとする課題】
しかしながら上記のような構成では、群遅延特性は通過帯域エッジ近傍で大きいピークをもち、ピーク間において群遅延が一定になる帯域幅は狭く、所望帯域幅に広帯域にするためには段数が多くなり損失が増加するという問題点を有していた。
【０００６】
本発明は上記問題点に鑑み、少ない段数で所望帯域幅において多くの群遅延を得ることができる遅延フィルタを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記問題点を解決するために第１の本発明の遅延フィルタは、複数の誘電体共振器と、各々の前記誘電体共振器間を接続する直列容量からなる主回路を備えた帯域内群遅延一定型誘電体フィルタであって、ｎ（ｎは自然数）個の誘電体共振器を具備し、ｋ（ｋは自然数）段目の前記誘電体共振器とｋ＋１段目の前記誘電体共振器間に前記結合キャパシタを２つ直列に接続し、ｋ＋１段目の前記誘電体共振器とｋ＋２段目の前記誘電体共振器間に前記結合キャパシタを２つ直列に接続し、ｋ段目とｋ＋１段目の前記誘電体共振器間の直列に接続された２つの前記結合キャパシタ間の接続点と接続する第１の飛び越し並列容量の他端と、ｋ＋１段目とｋ＋２段目の前記誘電体共振器間の直列に接続された２つの前記結合キャパシタ間の接続点と接続する第２の飛び越し並列容量の他端を短絡接続する、または飛び越し直列容量を介して接続することを特徴とするｋが１から（ｎ−２）すべてを満たしており、中心周波数及びその周辺の規定帯域内における入出力端子間の群遅延偏差と振幅偏差の両方が、それぞれ規定された一定偏差値内に同時に収まっていることを特徴とするものである。
また、第２の本発明の遅延フィルタは、複数の誘電体共振器と、各々の前記誘電体共振器間を接続する直列容量からなる主回路を備えた帯域内群遅延一定型誘電体フィルタであって、ｎ（ｎは自然数）個の誘電体共振器を具備し、ｋ（ｋは自然数）段目の前記誘電体共振器とｋ＋１段目の前記誘電体共振器間に第１の前記結合キャパシタを１つ接続し、ｋ＋１段目の前記誘電体共振器とｋ＋２段目の前記誘電体共振器間に第２の前記結合キャパシタを１つ接続し、ｋ＋２段目の前記誘電体共振器とｋ＋３段目の前記誘電体共振器間に第３の前記結合キャパシタを１つを接続し、第１の前記結合キャパシタと第２の前記結合キャパシタ間の接続点と接続する第１の飛び越し並列容量の他端と、第２の前記結合キャパシタと第３の前記結合キャパシタ間の接続点と接続する第２の飛び越し並列容量の他端とを短絡接続する、または飛び越し直列容量を介して接続することを特徴とするｋが１から（ｎ−２）すべてを満たしており、中心周波数及びその周辺の規定帯域内における入出力端子間の群遅延偏差と振幅偏差の両方が、それぞれ規定された一定偏差値内に同時に収まっていることを特徴とするものである。
【０００８】
【実施の形態】
以下本発明の実施の形態１の遅延フィルタについて、図面を参照しながら説明する。
【０００９】
（実施の形態１）
図１は、本発明の実施の形態１における遅延フィルタの上ふたと筐体１０８の前面を取り除いた斜視図である。図１において、１０１は入出力端子、１０２は１／２波長先端開放型誘電体共振器、１０３はアルミナ製の結合基板、１０４〜１０７は容量を形成する銅メッキ電極、１０８は筐体である。誘電体共振器１０２は端面が揃えられ、それぞれの外導体は筐体１０８に接地されている。銅メッキ電極１０４は誘電体共振器１０２の内導体にそれぞれはんだ等で電気的に接続されている。銅メッキ電極１０５は銅メッキ電極１０４間に配置され、銅メッキ電極１０６は銅メッキ電極１０５と並列容量を形成する様に配置される。両端の銅メッキ電極１０４の外側に配置された銅メッキ電極１０７は入出力端子１０１の内導体と接続されている。
【００１０】
以上のように構成された遅延フィルタについて、その動作を説明する。
【００１１】
図２は本発明の実施の形態１を示す遅延フィルタの等価回路であり、図１と同じ部分には同じ番号を付している。２０１は図１における銅メッキ電極１０４と銅メッキ電極１０５により形成される段間結合容量である。２０２は銅メッキ電極１０５と銅メッキ電極１０６により形成される飛び越し並列容量である。２０３は銅メッキ電極１０６同士により形成される飛び越し直列容量である。２０４は銅メッキ電極１０４と銅メッキ電極１０７により形成される入出力容量である。
【００１２】
このように、段間結合容量２０１と入出力容量２０４による主線路から誘電体共振器１０２を並列に接続することによりバンドパスフィルタが構成できる。飛び越し並列容量２０２と飛び越し直列容量２０３による副線路により通過帯域の低域側に極を設ける。
【００１３】
一般的に遅延フィルタは、アンプシステムに応じた群遅延時間が規定され、帯域内の群遅延時間偏差の小ささ、つまり帯域内群遅延時間の平坦さが要求される。帯域内群遅延時間偏差を保ったまま群遅延時間を増やすにはフィルタの段数を増やさねばならない。また、群遅延時間を保ったまま群遅延時間偏差が一定の帯域を広げるためには、段数を増やさねばならない。しかし段数を増やせば損失が大きくなる。
【００１４】
図３は本発明の遅延フィルタと従来の１４段遅延フィルタとの群遅延時間特性の比較である。従来の遅延フィルタの群遅延特性３０１と比べ、同段数の本発明の１４段遅延フィルタの群遅延特性３０２では、帯域の高域側のピークが低くなり群遅延時間一定帯域幅が広がる。また、従来の遅延フィルタの群遅延特性３０１と同群遅延時間で同帯域幅の特性３０３を実現するには、本発明の遅延フィルタでは段数が７段となり、段数を大幅に少なくすることができ、フィルタの小型化と低損失化が実現できる。
【００１５】
なお、本発明の遅延フィルタの群遅延時間特性は、調整により帯域の高域側のピークがなくなることもあるが、群遅延時間偏差一定帯域をさらに広くとることができる。
【００１６】
図４は図２で得られた特性と同じ特性が得られる回路である。中心周波数・帯域・群遅延時間・群遅延時間偏差などにより段間結合容量２０１・飛び越し並列容量２０２・飛び越し直列容量２０３・入出力容量２０４などの容量は調整されるが、図４のように飛び越し並列容量２０２の一部は所望特性によっては非常に小さな値に調整されることがあり、この場合非常に小さな飛び越し並列容量２０２は削除し、削除する飛び越し並列容量２０２のあった部分は開放することができ、飛び越し並列容量２０２を削除することにより２つ直列で連続した段間結合容量２０１は１つの段間結合容量２０１に置き換えることができ、同特性を実現しながら部品点数が減らすことができる。
【００１７】
また、図４は飛び越し並列容量２０２を削除することができたが、飛び越し直列容量２０３を削除しても同様の特性を得ることができる。
【００１８】
なお、誘電体共振器１０２には１／２波長両端開放型誘電体共振器を用いたが、１／４波長先端短絡型誘電体共振器を用いても同じ特性を得ることができる。
【００１９】
以下本発明の実施の形態２について図面を参照しながら説明する。
【００２０】
（実施の形態２）
図５は本発明の実施の形態２を示す遅延フィルタの上ふたと筐体１０８の前面を取り除いた斜視図である。図５において、５０１〜５０３は容量を形成する銅メッキ電極で、図１と同じ部分には同じ番号を付している。銅メッキ電極５０１は誘電体共振器１０２の内導体にそれぞれはんだ等で電気的に接続されている。銅メッキ電極５０２は銅メッキ電極５０１と並列容量を形成する様に配置される。両端の銅メッキ電極５０１の外側に配置された銅メッキ電極５０３は入出力端子１０１の内導体と接続されている。
【００２１】
図１と異なるのは結合基板１０３上の内導体にそれぞれはんだ等で電気的に接続されている銅メッキ電極５０１間に銅メッキ電極を設けていない点である。
【００２２】
図６は本発明の実施の形態２を示す図５の遅延フィルタの等価回路であり、図５と同じ部分には同じ番号を付している。６０１は図５における銅メッキ電極５０１同士により形成される段間結合容量である。６０２は銅メッキ電極５０１と銅メッキ電極５０２により形成される飛び越し並列容量である。６０３は銅メッキ電極５０２同士により形成される飛び越し直列容量である。図２と異なるのは誘電体共振器１０２間の段間結合容量を２つから１つに減らし、飛び越し並列容量を誘電体共振器１０２と接続する点から設けたことである。
【００２３】
以上のような構成により、図２の回路と同じ特性を維持しながら、段間結合容量・飛び越し並列容量・飛び越し並列容量の数が減少し、調整難度を下げることができる。
【００２４】
図７は図２で得られた特性と同じ特性が得られる回路である。中心周波数・帯域・群遅延時間・群遅延時間偏差などにより段間結合容量５０１・飛び越し並列容量５０２・飛び越し直列容量５０３・入出力容量２０４などの容量は調整されるが、図７のように飛び越し直列容量５０３は所望特性によっては非常に大きな値に調整されることがあり、この場合非常に大きな飛び越し直列容量５０３は削除し、削除する飛び越し直列容量５０３のあった部分は短絡することができ、同特性を実現しながら部品点数が減らすことができ、調整難度が下がる。また、図８のように微小飛び越し並列容量５０２を削除し、その部分を開放しても同特性を得ることができ、さらに部品点数を減らすことができ調整難度を下げることができる。
【００２５】
【発明の効果】
以上のように本発明は、誘電体共振器と結合するキャパシタ間から並列に容量を接続し、その他端を接続または容量を介して接続するという構成にすることにより、群遅延特性が通過帯域エッジ近傍で大きいピークをもたず、群遅延一定帯域が広く、少ない段数で多くの群遅延を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における遅延フィルタの分解斜視図
【図２】本発明の実施の形態１における遅延フィルタの等価回路図
【図３】（ａ）本発明の実施の形態１における１４段遅延フィルタと従来の１４段遅延フィルタとの群遅延時間特性の比較図
（ｂ）本発明の実施の形態１における７段遅延フィルタと従来の１４段遅延フィルタとの群遅延時間特性の比較図
【図４】本発明の実施の形態１における遅延フィルタの飛び越し並列容量の一部を開放した等価回路図
【図５】本発明の実施の形態２における遅延フィルタの分解斜視図
【図６】本発明の実施の形態２における遅延フィルタの等価回路図
【図７】本発明の実施の形態１における遅延フィルタの飛び越し直列容量を短絡した等価回路図
【図８】本発明の実施の形態１における遅延フィルタの飛び越し並列容量の一部を開放した等価回路図
【図９】従来の遅延フィルタの分解斜視図
【図１０】従来の遅延フィルタの等価回路図
【符号の説明】
１０１ 入出力端子
１０２ 誘電体共振器
１０３ 結合基板
１０４ 誘電体共振器１０２の内導体と接続する銅メッキ電極
１０５ 銅メッキ電極１０４間に配置される銅メッキ電極
１０６ 銅メッキ電極１０４と並列容量を形成する銅メッキ電極
１０７ 入出力端子と接続する銅メッキ電極
２０１ 銅メッキ電極１０４と銅メッキ電極１０５により形成される段間結合容量
２０２ 銅メッキ電極１０５と銅メッキ電極１０６により形成される飛び越し並列容量
２０３ 銅メッキ電極１０６同士により形成される飛び越し直列容量
２０４ 銅メッキ電極１０４と銅メッキ電極１０７により形成される入出力容量
５０１ 誘電体共振器１０２の内導体と接続する銅メッキ電極
５０２ 銅メッキ電極５０１と並列容量を形成する様に配置された銅メッキ電極
５０３ 両端の銅メッキ電極５０１の外側に配置された入出力端子１０１と接続する銅
６０１ 銅メッキ電極５０１同士により形成される段間結合容量
６０２ 銅メッキ電極５０１と銅メッキ電極５０２により形成される飛び越し並列容量
６０３ 銅メッキ電極５０２同士により形成される飛び越し直列容量
【発明の属する技術分野】
本発明は主として高周波帯の高周波無線機器で用いられる一定遅延時間を有する遅延フィルタ、およびそれを用いた歪み補償型増幅器に関するものである。
【０００２】
【従来の技術】
近年、移動体通信システムの基地局無線装置において、基地局小形化のため歪み補償型増幅器が多数用いられるようになってきた。歪み補償型増幅器の例えばフィードフォワード増幅器では、歪み検出回路と歪み抑圧回路において大電力側と小電力側で群遅延時間を厳密に合わせなければならず、この遅延回路には小形化・低損失化のため遅延フィルタが用いられている。フィードフォワード増幅器の動作の詳細は例えばＪＯＨＮ Ｌ．Ｂ．ＷＡＬＫＥＲ著、「Ｈｉｇｈ−Ｐｏｗｅｒ ＧａＡｓ ＦＥＴ Ａｍｐｌｉｆｉｅｒｓ」（Ａｒｔｅｃｈ Ｈｏｕｓｅ（ＢＯＳＴＯＮ，ＬＯＮＤＯＮ）発行）の７．３．２ Ｌｉｎｅａｒｉｚｅｄ Ａｍｐｌｉｆｉｅｒｓに記載されている。
【０００３】
図９は従来の９段遅延フィルタの斜視図である。図９において、９０１は入出力端子、９０２は誘電体共振器、９０３はアルミナ製の結合基板、９０４、９０５は結合容量を形成する銅メッキ電極、９０６は筐体である。
【０００４】
誘電体共振器９０２は端面が揃えられ、それぞれの外導体は筐体９０６に接地されている。誘電体共振器９０２の内導体は銅メッキ電極９０４にそれぞれはんだ等で電気的に接続されている。アルミナ製結合基板９０３の両端の銅メッキ電極９０５は入出力端子９０１の内導体と接続されている。図１０は従来の９段遅延フィルタの等価回路であり、図９と同じ部分には同じ番号を付している。１００１は図９における銅メッキ電極９０４により形成される入出力側の結合容量である。このように、誘電体共振器９０２を結合容量１００１でそれぞれ結合させることによりバンドパスフィルタが構成できる。
【０００５】
【発明が解決しようとする課題】
しかしながら上記のような構成では、群遅延特性は通過帯域エッジ近傍で大きいピークをもち、ピーク間において群遅延が一定になる帯域幅は狭く、所望帯域幅に広帯域にするためには段数が多くなり損失が増加するという問題点を有していた。
【０００６】
本発明は上記問題点に鑑み、少ない段数で所望帯域幅において多くの群遅延を得ることができる遅延フィルタを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記問題点を解決するために第１の本発明の遅延フィルタは、複数の誘電体共振器と、各々の前記誘電体共振器間を接続する直列容量からなる主回路を備えた帯域内群遅延一定型誘電体フィルタであって、ｎ（ｎは自然数）個の誘電体共振器を具備し、ｋ（ｋは自然数）段目の前記誘電体共振器とｋ＋１段目の前記誘電体共振器間に前記結合キャパシタを２つ直列に接続し、ｋ＋１段目の前記誘電体共振器とｋ＋２段目の前記誘電体共振器間に前記結合キャパシタを２つ直列に接続し、ｋ段目とｋ＋１段目の前記誘電体共振器間の直列に接続された２つの前記結合キャパシタ間の接続点と接続する第１の飛び越し並列容量の他端と、ｋ＋１段目とｋ＋２段目の前記誘電体共振器間の直列に接続された２つの前記結合キャパシタ間の接続点と接続する第２の飛び越し並列容量の他端を短絡接続する、または飛び越し直列容量を介して接続することを特徴とするｋが１から（ｎ−２）すべてを満たしており、中心周波数及びその周辺の規定帯域内における入出力端子間の群遅延偏差と振幅偏差の両方が、それぞれ規定された一定偏差値内に同時に収まっていることを特徴とするものである。
また、第２の本発明の遅延フィルタは、複数の誘電体共振器と、各々の前記誘電体共振器間を接続する直列容量からなる主回路を備えた帯域内群遅延一定型誘電体フィルタであって、ｎ（ｎは自然数）個の誘電体共振器を具備し、ｋ（ｋは自然数）段目の前記誘電体共振器とｋ＋１段目の前記誘電体共振器間に第１の前記結合キャパシタを１つ接続し、ｋ＋１段目の前記誘電体共振器とｋ＋２段目の前記誘電体共振器間に第２の前記結合キャパシタを１つ接続し、ｋ＋２段目の前記誘電体共振器とｋ＋３段目の前記誘電体共振器間に第３の前記結合キャパシタを１つを接続し、第１の前記結合キャパシタと第２の前記結合キャパシタ間の接続点と接続する第１の飛び越し並列容量の他端と、第２の前記結合キャパシタと第３の前記結合キャパシタ間の接続点と接続する第２の飛び越し並列容量の他端とを短絡接続する、または飛び越し直列容量を介して接続することを特徴とするｋが１から（ｎ−２）すべてを満たしており、中心周波数及びその周辺の規定帯域内における入出力端子間の群遅延偏差と振幅偏差の両方が、それぞれ規定された一定偏差値内に同時に収まっていることを特徴とするものである。
【０００８】
【実施の形態】
以下本発明の実施の形態１の遅延フィルタについて、図面を参照しながら説明する。
【０００９】
（実施の形態１）
図１は、本発明の実施の形態１における遅延フィルタの上ふたと筐体１０８の前面を取り除いた斜視図である。図１において、１０１は入出力端子、１０２は１／２波長先端開放型誘電体共振器、１０３はアルミナ製の結合基板、１０４〜１０７は容量を形成する銅メッキ電極、１０８は筐体である。誘電体共振器１０２は端面が揃えられ、それぞれの外導体は筐体１０８に接地されている。銅メッキ電極１０４は誘電体共振器１０２の内導体にそれぞれはんだ等で電気的に接続されている。銅メッキ電極１０５は銅メッキ電極１０４間に配置され、銅メッキ電極１０６は銅メッキ電極１０５と並列容量を形成する様に配置される。両端の銅メッキ電極１０４の外側に配置された銅メッキ電極１０７は入出力端子１０１の内導体と接続されている。
【００１０】
以上のように構成された遅延フィルタについて、その動作を説明する。
【００１１】
図２は本発明の実施の形態１を示す遅延フィルタの等価回路であり、図１と同じ部分には同じ番号を付している。２０１は図１における銅メッキ電極１０４と銅メッキ電極１０５により形成される段間結合容量である。２０２は銅メッキ電極１０５と銅メッキ電極１０６により形成される飛び越し並列容量である。２０３は銅メッキ電極１０６同士により形成される飛び越し直列容量である。２０４は銅メッキ電極１０４と銅メッキ電極１０７により形成される入出力容量である。
【００１２】
このように、段間結合容量２０１と入出力容量２０４による主線路から誘電体共振器１０２を並列に接続することによりバンドパスフィルタが構成できる。飛び越し並列容量２０２と飛び越し直列容量２０３による副線路により通過帯域の低域側に極を設ける。
【００１３】
一般的に遅延フィルタは、アンプシステムに応じた群遅延時間が規定され、帯域内の群遅延時間偏差の小ささ、つまり帯域内群遅延時間の平坦さが要求される。帯域内群遅延時間偏差を保ったまま群遅延時間を増やすにはフィルタの段数を増やさねばならない。また、群遅延時間を保ったまま群遅延時間偏差が一定の帯域を広げるためには、段数を増やさねばならない。しかし段数を増やせば損失が大きくなる。
【００１４】
図３は本発明の遅延フィルタと従来の１４段遅延フィルタとの群遅延時間特性の比較である。従来の遅延フィルタの群遅延特性３０１と比べ、同段数の本発明の１４段遅延フィルタの群遅延特性３０２では、帯域の高域側のピークが低くなり群遅延時間一定帯域幅が広がる。また、従来の遅延フィルタの群遅延特性３０１と同群遅延時間で同帯域幅の特性３０３を実現するには、本発明の遅延フィルタでは段数が７段となり、段数を大幅に少なくすることができ、フィルタの小型化と低損失化が実現できる。
【００１５】
なお、本発明の遅延フィルタの群遅延時間特性は、調整により帯域の高域側のピークがなくなることもあるが、群遅延時間偏差一定帯域をさらに広くとることができる。
【００１６】
図４は図２で得られた特性と同じ特性が得られる回路である。中心周波数・帯域・群遅延時間・群遅延時間偏差などにより段間結合容量２０１・飛び越し並列容量２０２・飛び越し直列容量２０３・入出力容量２０４などの容量は調整されるが、図４のように飛び越し並列容量２０２の一部は所望特性によっては非常に小さな値に調整されることがあり、この場合非常に小さな飛び越し並列容量２０２は削除し、削除する飛び越し並列容量２０２のあった部分は開放することができ、飛び越し並列容量２０２を削除することにより２つ直列で連続した段間結合容量２０１は１つの段間結合容量２０１に置き換えることができ、同特性を実現しながら部品点数が減らすことができる。
【００１７】
また、図４は飛び越し並列容量２０２を削除することができたが、飛び越し直列容量２０３を削除しても同様の特性を得ることができる。
【００１８】
なお、誘電体共振器１０２には１／２波長両端開放型誘電体共振器を用いたが、１／４波長先端短絡型誘電体共振器を用いても同じ特性を得ることができる。
【００１９】
以下本発明の実施の形態２について図面を参照しながら説明する。
【００２０】
（実施の形態２）
図５は本発明の実施の形態２を示す遅延フィルタの上ふたと筐体１０８の前面を取り除いた斜視図である。図５において、５０１〜５０３は容量を形成する銅メッキ電極で、図１と同じ部分には同じ番号を付している。銅メッキ電極５０１は誘電体共振器１０２の内導体にそれぞれはんだ等で電気的に接続されている。銅メッキ電極５０２は銅メッキ電極５０１と並列容量を形成する様に配置される。両端の銅メッキ電極５０１の外側に配置された銅メッキ電極５０３は入出力端子１０１の内導体と接続されている。
【００２１】
図１と異なるのは結合基板１０３上の内導体にそれぞれはんだ等で電気的に接続されている銅メッキ電極５０１間に銅メッキ電極を設けていない点である。
【００２２】
図６は本発明の実施の形態２を示す図５の遅延フィルタの等価回路であり、図５と同じ部分には同じ番号を付している。６０１は図５における銅メッキ電極５０１同士により形成される段間結合容量である。６０２は銅メッキ電極５０１と銅メッキ電極５０２により形成される飛び越し並列容量である。６０３は銅メッキ電極５０２同士により形成される飛び越し直列容量である。図２と異なるのは誘電体共振器１０２間の段間結合容量を２つから１つに減らし、飛び越し並列容量を誘電体共振器１０２と接続する点から設けたことである。
【００２３】
以上のような構成により、図２の回路と同じ特性を維持しながら、段間結合容量・飛び越し並列容量・飛び越し並列容量の数が減少し、調整難度を下げることができる。
【００２４】
図７は図２で得られた特性と同じ特性が得られる回路である。中心周波数・帯域・群遅延時間・群遅延時間偏差などにより段間結合容量５０１・飛び越し並列容量５０２・飛び越し直列容量５０３・入出力容量２０４などの容量は調整されるが、図７のように飛び越し直列容量５０３は所望特性によっては非常に大きな値に調整されることがあり、この場合非常に大きな飛び越し直列容量５０３は削除し、削除する飛び越し直列容量５０３のあった部分は短絡することができ、同特性を実現しながら部品点数が減らすことができ、調整難度が下がる。また、図８のように微小飛び越し並列容量５０２を削除し、その部分を開放しても同特性を得ることができ、さらに部品点数を減らすことができ調整難度を下げることができる。
【００２５】
【発明の効果】
以上のように本発明は、誘電体共振器と結合するキャパシタ間から並列に容量を接続し、その他端を接続または容量を介して接続するという構成にすることにより、群遅延特性が通過帯域エッジ近傍で大きいピークをもたず、群遅延一定帯域が広く、少ない段数で多くの群遅延を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における遅延フィルタの分解斜視図
【図２】本発明の実施の形態１における遅延フィルタの等価回路図
【図３】（ａ）本発明の実施の形態１における１４段遅延フィルタと従来の１４段遅延フィルタとの群遅延時間特性の比較図
（ｂ）本発明の実施の形態１における７段遅延フィルタと従来の１４段遅延フィルタとの群遅延時間特性の比較図
【図４】本発明の実施の形態１における遅延フィルタの飛び越し並列容量の一部を開放した等価回路図
【図５】本発明の実施の形態２における遅延フィルタの分解斜視図
【図６】本発明の実施の形態２における遅延フィルタの等価回路図
【図７】本発明の実施の形態１における遅延フィルタの飛び越し直列容量を短絡した等価回路図
【図８】本発明の実施の形態１における遅延フィルタの飛び越し並列容量の一部を開放した等価回路図
【図９】従来の遅延フィルタの分解斜視図
【図１０】従来の遅延フィルタの等価回路図
【符号の説明】
１０１ 入出力端子
１０２ 誘電体共振器
１０３ 結合基板
１０４ 誘電体共振器１０２の内導体と接続する銅メッキ電極
１０５ 銅メッキ電極１０４間に配置される銅メッキ電極
１０６ 銅メッキ電極１０４と並列容量を形成する銅メッキ電極
１０７ 入出力端子と接続する銅メッキ電極
２０１ 銅メッキ電極１０４と銅メッキ電極１０５により形成される段間結合容量
２０２ 銅メッキ電極１０５と銅メッキ電極１０６により形成される飛び越し並列容量
２０３ 銅メッキ電極１０６同士により形成される飛び越し直列容量
２０４ 銅メッキ電極１０４と銅メッキ電極１０７により形成される入出力容量
５０１ 誘電体共振器１０２の内導体と接続する銅メッキ電極
５０２ 銅メッキ電極５０１と並列容量を形成する様に配置された銅メッキ電極
５０３ 両端の銅メッキ電極５０１の外側に配置された入出力端子１０１と接続する銅
６０１ 銅メッキ電極５０１同士により形成される段間結合容量
６０２ 銅メッキ電極５０１と銅メッキ電極５０２により形成される飛び越し並列容量
６０３ 銅メッキ電極５０２同士により形成される飛び越し直列容量
Claims (5)
- 複数の誘電体共振器と、各々の前記誘電体共振器間を接続する直列容量からなる主回路を備えた帯域内群遅延一定型誘電体フィルタであって、ｎ（ｎは自然数）個の誘電体共振器を具備し、ｋ（ｋは自然数）段目の前記誘電体共振器とｋ＋１段目の前記誘電体共振器間に前記結合キャパシタを２つ直列に接続し、ｋ＋１段目の前記誘電体共振器とｋ＋２段目の前記誘電体共振器間に前記結合キャパシタを２つ直列に接続し、ｋ段目とｋ＋１段目の前記誘電体共振器間の直列に接続された２つの前記結合キャパシタ間の接続点と接続する第１の飛び越し並列容量の他端と、ｋ＋１段目とｋ＋２段目の前記誘電体共振器間の直列に接続された２つの前記結合キャパシタ間の接続点と接続する第２の飛び越し並列容量の他端を短絡接続する、または飛び越し直列容量を介して接続することを特徴とするｋが１から（ｎ−２）すべてを満たしており、中心周波数及びその周辺の規定帯域内における入出力端子間の群遅延偏差と振幅偏差の両方が、それぞれ規定された一定偏差値内に同時に収まっていることを特徴とする帯域内群遅延一定型誘電体フィルタ。
- 複数の誘電体共振器と、各々の前記誘電体共振器間を接続する直列容量からなる主回路を備えた帯域内群遅延一定型誘電体フィルタであって、ｎ（ｎは自然数）個の誘電体共振器を具備し、ｋ（ｋは自然数）段目の前記誘電体共振器とｋ＋１段目の前記誘電体共振器間に第１の前記結合キャパシタを１つ接続し、ｋ＋１段目の前記誘電体共振器とｋ＋２段目の前記誘電体共振器間に第２の前記結合キャパシタを１つ接続し、ｋ＋２段目の前記誘電体共振器とｋ＋３段目の前記誘電体共振器間に第３の前記結合キャパシタを１つを接続し、第１の前記結合キャパシタと第２の前記結合キャパシタ間の接続点と接続する第１の飛び越し並列容量の他端と、第２の前記結合キャパシタと第３の前記結合キャパシタ間の接続点と接続する第２の飛び越し並列容量の他端とを短絡接続する、または飛び越し直列容量を介して接続することを特徴とするｋが１から（ｎ−２）すべてを満たしており、中心周波数及びその周辺の規定帯域内における入出力端子間の群遅延偏差と振幅偏差の両方が、それぞれ規定された一定偏差値内に同時に収まっていることを特徴とする帯域内群遅延一定型誘電体フィルタ。
- 群遅延の周波数特性が、振幅伝達特性の通過帯域の低域端でピーク値をとり、通過帯域内で群遅延一定特性をもち、通過帯域の高域端より高域では群遅延特性の周波数特性が通過帯域内の一定の群遅延時間よりも増加することなく、減少していくことを特徴とする請求項１または２のいずれかに記載の帯域内群遅延一定型誘電体フィルタ。
- 請求項１〜３のいずれかに記載の帯域内群遅延一定型誘電体フィルタを用いて、歪み補償回路の遅延時間の調整を行うように構成したことを特徴とする歪み補償型増幅器。
- 前記歪み補償回路がフィードフォワード型であることを特徴とする請求項４記載の歪み補償型増幅器。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000068304A JP4103294B2 (ja) | 2000-03-13 | 2000-03-13 | 帯域内群遅延一定型誘電体フィルタおよびそれを用いた歪み補償型増幅器 |
| US09/618,714 US6515559B1 (en) | 1999-07-22 | 2000-07-18 | In-band-flat-group-delay type dielectric filter and linearized amplifier using the same |
| EP00306195A EP1071156A3 (en) | 1999-07-22 | 2000-07-20 | In-band-flat-group-delay type dielectric filter and linearized amplifier using the same |
| EP08000208A EP1912278A1 (en) | 1999-07-22 | 2000-07-20 | In-band-flat-group delay type dielectric filter and linearized amplifier using the same |
| US10/280,925 US6794959B2 (en) | 1999-07-22 | 2002-10-25 | In-band-flat-group-delay type dielectric filter and linearized amplifier using the same |
| US10/758,983 US6995636B2 (en) | 1999-07-22 | 2004-01-16 | In-band-flat-group-delay type dielectric filter and linearized amplifier using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000068304A JP4103294B2 (ja) | 2000-03-13 | 2000-03-13 | 帯域内群遅延一定型誘電体フィルタおよびそれを用いた歪み補償型増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001257505A JP2001257505A (ja) | 2001-09-21 |
| JP4103294B2 true JP4103294B2 (ja) | 2008-06-18 |
Family
ID=18587373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000068304A Expired - Lifetime JP4103294B2 (ja) | 1999-07-22 | 2000-03-13 | 帯域内群遅延一定型誘電体フィルタおよびそれを用いた歪み補償型増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4103294B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003264404A (ja) | 2002-03-07 | 2003-09-19 | Murata Mfg Co Ltd | 帯域内群遅延平坦回路および歪み補償型増幅器 |
| JP4658644B2 (ja) | 2005-03-10 | 2011-03-23 | 双信電機株式会社 | 遅延線 |
| JP4757154B2 (ja) * | 2006-09-15 | 2011-08-24 | 双信電機株式会社 | 遅延フィルタ |
-
2000
- 2000-03-13 JP JP2000068304A patent/JP4103294B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001257505A (ja) | 2001-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0336255A1 (en) | Surface mount filter with integral transmission line connection | |
| US6903631B2 (en) | SAW filter and electronic device including SAW filter | |
| JPS6342501A (ja) | マイクロ波バンドパスフイルタ | |
| JP3101460B2 (ja) | 誘電体フィルタおよびこれを用いた分波器 | |
| JPH05508067A (ja) | 自己遮蔽上下面を有する半波共振器誘電体フィルタ構造 | |
| US6958663B2 (en) | In-band group delay equalizer and distortion compensation amplifier | |
| US6794959B2 (en) | In-band-flat-group-delay type dielectric filter and linearized amplifier using the same | |
| JP4103294B2 (ja) | 帯域内群遅延一定型誘電体フィルタおよびそれを用いた歪み補償型増幅器 | |
| JP3797273B2 (ja) | 帯域阻止フィルタおよび通信装置 | |
| JPH10163708A (ja) | 有極型誘電体フィルタ及びこれを用いた誘電体デュプレクサ | |
| JP3380417B2 (ja) | 有極型弾性表面波フィルタ | |
| CN212434808U (zh) | 滤波结构和滤波器 | |
| JP3405286B2 (ja) | 誘電体フィルタとそれを用いた歪み補償型増幅器 | |
| JP3428928B2 (ja) | 帯域内群遅延一定型誘電体フィルタとそれを用いた歪み補償型増幅器 | |
| US6507250B1 (en) | Dielectric filter, dielectric duplexer, and communication equipment | |
| JPH07245505A (ja) | 誘電体フィルタ | |
| JP4082920B2 (ja) | 遅延フィルタおよびそれを用いた歪み補償型増幅器 | |
| JP3467959B2 (ja) | 方向性結合器付き低域通過フィルタおよび携帯電話機 | |
| JP3009331B2 (ja) | 広帯域誘電体フィルタ | |
| JPH0389602A (ja) | 誘電体フィルタの通過帯域調整方法 | |
| JPH11154802A (ja) | 誘電体フィルタ | |
| JPS60100802A (ja) | 分布定数型フイルタ | |
| JPH0211001A (ja) | 誘電体フィルタ | |
| JPS5823002B2 (ja) | フイルタ | |
| JPS6121609A (ja) | バンドパスフイルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061010 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20061114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080317 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4103294 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |