DE69623770T2

DE69623770T2 - Phasenschieber und verfahren zur phasenverschiebung

Info

Publication number: DE69623770T2
Application number: DE69623770T
Authority: DE
Inventors: Shing Chau; S. Donnelly
Original assignee: Rambus Inc
Current assignee: Rambus Inc
Priority date: 1995-05-26
Filing date: 1996-05-21
Publication date: 2003-08-14
Anticipated expiration: 2016-05-22
Also published as: EP1146642B1; EP1146642A2; DE69635626D1; JPH11505987A; USRE37452E1; EP1146643A2; EP1146643B1; US5808498A; DE69635626T2; EP0829135A1; EP1146642A3; WO1996037952A1; AU5866396A; DE69623770D1; KR19990022015A; EP1146643A3; EP0829135B1; DE69636797D1

Description

GEBIET DER ERFINDUNG

Die vorliegende Erfindung betrifft im Allgemeinen Phasenschieber und insbesondere einen Phasenschieber, der in einem Quadratur-Taktgenerator zum Bereitstellen von Quadraturausgangssignalen verwendet werden kann. Ferner betrifft die vorliegende Erfindung ein Verfahren zum Bereitstellen einer Phasenverschiebung.

HINTERGRUND DER ERFINDUNG

Ein Quadratur-Taktgenerator kann in einer Schleife mit Verzögerungssperre bzw. delay locked loop (DLL) verwendet werden, um zwei Taktsignale bereitzustellen, welche 90 Grad zueinander phasenverschoben sind. Typischerweise ist ein erstes Ausgangstaktsignal (das "I"-Ausgangstaktsignal) in Phase mit dem Eingangsreferenztaktsignal und ein zweites Ausgangstaktsignal (das Quadratur- oder "Q"- Ausgangstaktsignal) ist 90 Grad phaseverschoben zu dem Eingangsreferenztaktsignal. Beide Ausgangstakasignale des Quadratur-Taktgenerators weisen die Referenzfrequenz auf. Die Ausgangstaktsignale werden phasengemischt, um eine gewünschte Phasenverschiebung oder Verzögerung zwischen dem Ausgangstaktsignal der DLL und dem Eingangsreferenztakt zu erzeugen.
Zyklische Veränderungen der gewünschten Phasenverschiebung zwischen den Ausgangstaktsignalen des Quadratur-Taktgenerators führen zu einem "Jitter" bzw. zu Schwankungen. In Bezug auf die DLL beeinflusst das Jitter des Quadratur- Taktgenerators die zeitlichen Grenzen der DLL, wodurch die Zeitdauer für den Abschluss des Sperrens der DLL erhöht wird. Daher ist ein reduziertes Jitter wünschenswert.
Gemäß einem Verfahren nach dem Stand der Technik teilt ein Quadratur- Taktgenerator zunächst die Frequenz des Eingangsreferenztaktsignals durch zwei und arbeitet dann mit dem Signal mit der reduzierten Frequenz, um zwei Taktsignale zu erzeugen, die 90 Grad zueinander phasenverschoben sind. Eine DLL, die einen frequenzteilenden Quadratur-Taktgenerator verwendet, muss dann die Fre- quenz der Taktsignale verdoppeln, um die gewünschten Ausgangsfaktsignale der Originalfrequenz zu erzeugen.
Gemäß einem weiteren Verfahren nach dem Stand der Technik arbeitet ein Qaadratur-Taktgenerator "auf der Frequenz" um Quadratur-Taktsignale ohne die Zwischenschritte der Frequenzteilung und -verdoppelung bereitzustellen. Typischerweise wird ein Element mit einer festen Verzögerung verwendet, um die gewünschte Phasenbeziehung zu erhalten. Im Vergleich zu frequenzteilenden Quadratur- Taktgeneratoren haben Quadratur-Taktgeneratoren, die auf der Frequenz arbeiten, die Vorteile einer reduzierten Schaltungskomplexität, einer reduzierten Chipfläche und einer reduzierten Leistungsaufnahme bzw. eines reduzierten Energieverbrauchs.
Üblicherweise sind frequenzteilende Quadratur-Taktgeneratoren in der Lage, die gewünschte Phasenverschiebung zwischen den Ausgangstaktsignalen über einen größeren Bereich der Eingangsreferenztaktfrequenzen aufrechtzuerhalten als Quadratur-Taktgeneratoren, die auf der Frequenz arbeiten. Ferner sind frequenzteilende Quadratur-Taktgeneratoren im Vergleich zu Quadratur-Taktgeneratoren, die auf der Frequenz arbeiten, besser in der Lage, die gewünschte Phasenverschiebung aufrechtzuerhalten im Hinblick auf Prozessschwankungen, Versorgungsschwankungen und Temperaturschwankungen.
Während frequenzteilende Quadraturtaktgeneratoren in der Lage sind, geeignete Jitter-Eigenschaften bereitzustellen, kann eine DLL, die einen frequenzteilenden Quadratur-Taktgenerator verwendet, ein bimodales Jitter (und daher schlechtere zeitliche Grenzen) infolge der Fehlanpassung der Komponenten, die bei der Frequenzverdoppelung verwendet werden, zeigen. Daher müssen die Komponenten des frequenzteilenden Quadratur-Taktgenerators eng aneinander angepasst sein, um Jitter zu reduzieren, wodurch die Herstellungskosten eines frequenzteilenden. Quadratur-Taktgenerators erhöht werden.
US 4,866,397 zeigt einen Phasenschieber, der einen Exponentialwellengenerator aufweist, der verschaltet ist, um ein Eingangsreferenzsignal zu empfangen, wobei der Exponentialwellengenerator ein Paar von Exponentialwellensignalen in Abhängigkeit von dem Eingangsreferenzsignal ausgibt. Ferner weist dieser Phasenschieber einen Begrenzer auf, der das Exponentialwellensignal empfängt, wobei der Begrenzer ein Ausgangstaktsignal ausgibt, das einen Übergang ausführt, wenn der Wert des Exponentialwellensignals einen Schwellenwert überschreitet, wobei das Ausgangstaktsignal eine Phasenverschiebung in Bezug auf das Eingangsreferenzsignal aufweist.
Ein derartiger Phasenschieber hat jedoch den Nachteil, dass die Phasenverschiebung sich angesichts von Temperaturschwankungen, Prozessschwankungen und Versorgungsschwankungen verändern kann.

ZUSAMMENFASSUNG UND ZIELE DER ERFINDUNG

Es ist daher ein Ziel der Erfindung, einen Phasenschieber mit einer vorbestimmten festen Verzögerung bereitzustellen.
Dieses Ziel wird erreicht durch eine Phasenschieberschaltung gemäß dem beigefügten Anspruch 1 und durch ein Verfahren zum Bereitstellen einer Phasenverschiebung zwischen einem Ausgangstaktsignal und einem Eingangsreferenzsignal gemäß dem beigefügten Verfahrensanspruch.
Gemäß einem Ausführungsbeispiel ist ein Quadratur-Taktgenerator vorgesehen, der eine Phasenschieberschaltung aufweist, die auf der Frequenz arbeitet, zum Bereitstellen des Q-Ausgangstaktsignals und eines ersten Komparators zum Bereitstellen des I-Ausgangstaktsignals. Sowohl die Phasenschieberschaltung als auch der erste Komparator sind derart verschaltet, um ein Eingangsreferenzsignal zu empfangen. Die Phasenschieberschaltung weist einen Dreieckwellengenerator auf, der in Reihe mit einem zweiten Komparator verschaltet ist. Der Dreieckwellengenerator gibt ein Paar von komplementären Dreieckwellensignalen in Abhängigkeit von dem Eingangsreferenzsignal aus. Der zweite Komparator gibt das Q-Ausgangstaktsignal in Abhängigkeit von einem Vergleich zwischen dem Paar von komplementären Dreieckwellensignalen aus. Um besser zu gewährleisten, dass die Ausgangstaktsignale des ersten Komparators und der Phasenschieberschaltung um 90 Grad phasenverschoben sind, sind der erste und der zweite Komparator aneinander angepasst, so dass die Übertragungsverzögerungen, die mit den Komparatoren verbunden sind, gleich sind. Auf diese Weise wird ein Quadratur-Taktgenerator, der auf der Frequenz arbeitet, mit verbesserten Jitter-Eigenschaften bereitgestellt.
Gemäß einem alternativen Ausführungsbeispiel kann der Quadratur-Taktgenerator als eine Komponente einer DLL verwendet werden.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die vorliegenden Erfindung wird beispielhaft und nicht durch die Figuren beschränkend anhand der beigefügten Zeichnungen beschrieben, in denen gleiche Bezugszeichen gleiche Elemente angeben, und in denen:
Fig. 1 eine Schleife mit Verzögerungssperre zeigt, welche einen Quadratur- Taktgenerator und eine Phasenschieberschaltung gemäß einem Ausführungsbeispiel zeigt.
Fig. 2 einen Quadratur-Taktgenerator zeigt, wie er in einer Phasenschieberschaltung gemäß einem Ausführungsbeispiel enthalten ist.
Fig. 3 einen Dreieckwellengenerator der Phasenschieberschaltung in detaillierterer Darstellung zeigt.
Fig. 4 den Betrieb eines Quadratur-Taktgenerators und einer Phasenschieberschaltung gemäß einem Ausführungsbeispiel veranschaulicht.
Fig. 5 einen Quadratur-Taktgenerator zeigt, wie er in einer Phasenschieberschaltung mit einer Schaltverhältnisfehlerkorrektur enthalten ist.
Fig. 6 eine Schaltverhältnisfehlerkorrekturschaltung eines Ausführungsbeispiels zeigt.
Fig. 7 ein Filter gemäß einem Ausführungsbeispiel zeigt.

DETAILIERTE BESCHREIBUNG

Eine Phasenschieberschaltung, die auf der Frequenz arbeitet und als ein Teil eines Quadratur-Taktgenerators eingesetzt werden kann, wird vorliegend beschrieben. Die Phasenschieberschaltung weist grundsätzlich einen Dreieckwellengenerator auf, der in Reihe mit einem Komparator verschaltet ist. Der Dreieckwellengenerator empfängt ein periodisches Eingangssignal und gibt zwei komplementäre Dreieckwellensignale aus. Der Komparator vergleicht den Wert der ersten Dreieckwelle mit dem Wert der zweiten Dreieckwelle und gibt einen Wert aus, der logisch hoch ist (high), wenn die erste Dreieckwelle größer ist als die zweite Dreieckwelle, und gibt einen Wert aus, der logisch niedrig ist (low), wenn die ersten Dreieckwelle kleiner ist als die zweite Dreieckwelle.
Der Ausgang des Komparators springt zwischen logisch hohen und logisch niedrigen Werten, wenn die erste und die zweite Dreieckwelle nicht gleich sind. Angenommen, dass das Eingangssignal ein 50%-Schalt- bzw. Tastverhältnis aufweist, dann vollführt das Ausgangssignal des Komparators etwa 90 Grad phasenverschoben zu den Übergängen des Eingangssignals einen Übergang. Die Phasenschieberschaltung kann verwendet werden, um das Q-Ausgangstaktsignal eines Quadratur-Taktgenerators bereitzustellen, wobei ein zweiter Komparator, der etwa die gleiche Verzögerung wie der Komparator der Phasenschieberschaltung aufweist, mit dem Eingangssignal gekoppelt ist, um das I-Ausgangstaktsignal des Quadratur- Taktgenerators bereitzustellen.
Fig. 1 ist ein vereinfachtes Blockdiagramm einer Schleife mit Verzögerungssperre (DLL) 100, welche einen Quadratur-Taktgenerator 105, eine variable Verzögerung 110, einen Taktpuffer 115, eine Phasendetektor 120 und eine Ladungsquelle 125 aufweist. Ein Referenztaktsignal mit einem 50%-Schaltverhältnis wird dem Quadratur-Taktgenerator 105 als Eingang bereitgestellt. Der Quadratur-Taktgenerator 105 verwendet das Eingangsreferenztaktsignal, um ein erstes Ausgangstaktsignal "I" zu erzeugen, das mit dem Eingangsreferenztaktsignal in Phase ist, und um ein zweites Ausgangstaktsignal "Q" zu erzeugen, das 90º zu dem I-Ausgangstaktsignal phasenverschoben ist. Das 1- und Q-Ausgangstaktsignal sind dann "in Quadratur" zueinander.
Die variable Verzögerungsschaltung 110 empfängt die Quadratursignale von dem Quadraturtaktgenerator 105 und führt eine Phasenmischung der Quadratursignale durch, um eine variable Verzögerung zu erzeugen, um ein DLL-Taktausgangssignal zu erzeugen, das die gewünschte Phasenbeziehung zu dem Eingangsreferenztaktsignal aufweist. Die Taktpuffer 115 erhalten den Ausgang bzw. die Ausgabe der variablen Verzögerungsschaltung 110 und speichern diese zwischen, um die große kapazitive Schaltungslast am Ausgang der DLL 100 zu steuern.
Wie gezeigt, wird das Ausgangssignal der DLL 100 zu dem Phasendetektor 120 zurückgeführt, der auch das Eingangsreferenztaktsignal erhält. Der Phasendetektor 120 vergleicht das Eingangsreferenztaktsignal mit dem Ausgangssignal der DLL und gibt ein Steuersignal aus, das den Phasenschieber 110 veranlasst, die relative Phase des Ausgangssignals der DLL 100 nachzustellen, durch Nachstellen der Phasenmischung des I-Ausgangstaktsignals und des Q-Ausgangstaktsignals. Das Steuersignal kann eine analoge Spannung oder ein digitales Signal, wie bspw. ein digitales Steuerungswort sein.
Fig. 2 zeigt einen Quadratur-Taktgenerator gemäß einem Ausführungsbeispiel. Der Quadratur-Taktgenerator 105 ist wie üblich dargestellt, wobei er eine Phasenschieberschaltung 200 und einen Komparator 210 aufweist, wobei die Phasenschieberschaltung 200 das Q-Ausgangssignal und der Komparator 210 das I- Ausgangssignal bereitstellt. Das Eingangsreferenztaktsignal ist als "CLK" gekennzeichnet und wird den Eingängen der Phasenschieberschaltung 200 und des Komparators 210 zusammen mit einem komplementären Referenztaktsignal "CLKB" bereitgestellt. Das I-Ausgangssignal des Quadratur-Taktgenerators 105 ist ungefähr in Phase mit dem Eingangstaktsignal CLK und das Q-Ausgangssignal ist 90 Grad zu dem I-Ausgangssignal phasenverschoben.
Die Phasenschieberschaltung 200 ist derart dargestellt, dass sie einen Dreieckwellengenerator 201 und einen Komparator 205 aufweist. Der Dreieckwellengenerator 201 gibt ein erstes Dreieckwellensignal VOUT an den positiven Eingang des Komparators 205 und ein zweites komplementäres Dreieckwellensignal VOUTB an den negativen Eingang des Komparators 205 aus. Die komplementären Dreieckwellensignale werden in Abhängigkeit der komplementären Eingangsreferenztaktsignale ausgegeben. Gemäß einem Ausführungsbeispiel ist VOUT das Integral des Eingangsreferenztaktsignals CLK und VOUTB ist das gangsreferenztaktsignals CLK und VOUTB ist das Integral des komplementären Eingangsreferenztaktsignals CLKB.
Der Komparator 205 gibt ein Rechteckwellensignal aus, das zwischen einem logisch hohen und einem logisch niedrigen Wert an Schnittpunkten mit Null-Differenz übergeht, wobei die Werte der Signale VOUT und VOUTB gleich sind. Die Schnittpunkte mit Null-Differenz sind etwa 90 Grad phasenverschoben zu den Übergängen in den Eingangsreferenztaktsignalen. Die Verzögerung des Komparators 205 führt zu einer zusätzlichen Phasendifferenz und der Komparator 210 wird derart ausgewählt, um eine angefasste Verzögerung aufzuweisen, so dass das I- und Q-Ausgangssignal in Quadratur zueinander bzw. um 90 Grad phasenverschoben zueinander sind. Auf diese Weise verursacht die Verzögerung des Komparators 210, dass das I- Ausgangssignal bezüglich des Eingangsreferenztaktsignals CLK leicht phasenverschoben ist, wobei die von der Verzögerung des Komparators 205 verursachte Phasendifferenz exakt ausgelöscht wird.
Gemäß einem Ausführungsbeispiel weist der Dreieckwellengenerator 201 einen Stromschalter 202 und ein Filter 203 auf. Der Stromschalter 202 weist ein Paar von Eingängen auf, die derart verschaltet sind, um CLK und CLKB zu empfangen, und ein Paar von Ausgangsanschlüssen A und B zum Ausgeben eines Ausgangsstroms Iout. Das Filter 203 ist über die Ausgangsanschlüsse des Stromschalters 202 verschaltet. Der Stromschalter 202 ändert die Richtung des Flusses des Ausgangsstroms Iout in Abhängigkeit der komplementären Eingangstaktsignale CLK und CLKB. Wenn sich bspw. das Eingangstaktsignal CLK im logisch hohen Zustand befindet, fließt der Ausgangsstrom Iout von dem Ausgangsanschluss A über das Filter 203 in den AusgangsEinschluss B, so dass VOUT ansteigt und VOUTB abfällt. Während sich CLK im logisch niedrigen Zustand befindet, fließt der Ausgangsstrom Iout von dem Ausgangsanschluss B über das Filter 203 in den Ausgangsanschluss A, so dass VOUTB ansteigt und VOUT abfällt.
Das Filter 203 ist derart dargestellt, dass er einen Widerstand 215 und eine Kapazität 220 aufweist, die jeweils über den Ausgangsanschlüssen des Stromschalters 202 verschaltet sind. Die Werte des Widerstandes 215 und der Kapazität 220 sind derart gewählt, dass die RC-Zeitkonstante des Filters 203 die Anstiegsgeschwindigkeit der Spannungen VOUT und VOUTB begrenzt, wodurch vermieden wird, dass VOUT und VOUTB die Versorgungsspannungen VCC und VSS erreicht werden, und wobei die komplementären Dreieckwellensignale erhalten werden. Die Werte des Widerstandes 215 und der Kapazität 220 werden ferner derart gewählt, dass die Amplitude der Dreieckwellensignale so groß wie möglich ist. Wenn CLK eine Frequenz von 250 MHz aufweist, betragen beispielhafte Werte des Widerstandes 215 und der Kapazität 220 4 kΩ bzw. 0,4 pF. Der Widerstand 215 des Filters 203 kann durch zwei Widerstände des halben Wertes und zwei Kapazitäten doppelten Wertes können bereitgestellt werden, die in einer Weise verschaltet sind, wie in Fig. 7 gezeigt.
Fig. 3 zeigt einen Stromschalter 202 eines Ausführungsbeispiels, das eine Differenzialanordnung eines Paars von angepassten NMOS-Transistoren 302 und 304 und Stormquellen 305, 303 und 308 aufweist. Gate des Transistors 302 ist derart verschaltet, um das CLK-Signal zu empfangen, und Drain des Transistors 302 ist mit der Versorgungsspannung VCC über die Stromquelle 306 verschaltet. In entsprechender Weise ist Gate des Transistors 304 derart verschaltet, um das CLKB-Signal zu empfangen und Drain ist derart verschaltet, um VCC über die Stromquelle 308 zu verschalten. Sources der Transistoren 302 und 304 sind gemeinsam mit dem Bezugspotential des Systems VSS über die Stromquelle 305 verbunden. Die Stromquellen 306 und 308 liefern jeweils einen Strom I&sub1; und die Stromquelle 305 nimmt einen Strom auf, der den zweifachen Wert von I&sub1; aufweist.
Wie gezeigt, ist der Ausgangsanschluss A der Stromquelle 202 mit Drain des Transistors 304 verschaltet und der Ausgangsanschluss B ist mit Drain des Transistors 302 verschaltet. Daher sind die Drains von Transistor 302 und 304 miteinander über das Filter 203 verbunden, so dass das Filter 203 einen leitenden Pfad zum Bezugspotenzial des Systems VSS bereitstellt. Während der Transistor 302 ausgeschaltet und der Transistor 304 eingeschaltet ist, wird der Strom, der von der Stromquelle 306 geliefert wird, durch das Filter 203 und den Transistor 304 zum Bezugspotenzial des Systems VSS geleitet, so dass die Spannung VOUTB am Ausgangsanschluss B relativ zur Spannung VOUT am Ausgangsanschluss A ansteigt. Während der Transistor 302 eingeschaltet und der Transistor 304 ausgeschaltet ist, wird in entsprechender Weise der Strom, der von der Stromquelle 308 geliefert wird, durch das Filter 203 und den Transistor 302 zum Bezugspotential des Systems VSS geleitet, so dass die Spannung VOUT relativ zu der Spannung VOUTB ansteigt. Da die NMOS-Transistoren 302 und 304 sowie die Stromquellen 306 und 308 angepasst sind, sind die Amplituden von VOUT und VOUTB gleich groß.
Fig. 4 zeigt einige Wellenfarmen bzw. Signale, welche den Betrieb des Stromschalters 202 und des Quadraturtaktgenerators 105 darstellen. Fig. 4 zeigt insbesondere komplementäre Eingangsreferenztaktsignale CLK und CLKB, komplementäre Dreieckwellensignale VOUT und VOUTB und Quadraturausgangssignale Q und I.
Zum Zeitpunkt T0 geht CLK von einem logisch hohen Wert in einen logisch niedrigen Wert über, das komplementäre Taktsignal CLKB geht von einem logisch hohen Wert in einen logisch niedrigen Wert über und die Spannungen VOUTB und VOUT weisen ihren maximalen bzw. minimalen Wert auf. Während CLK logisch hoch und CLKB logisch niedrig ist, wird der Transistor 302 eingeschaltet und der Transistor 304 ausgeschaltet, sodass die Stromquelle 308 einen Strom I&sub1; liefert, der von dem Ausgangsanschluss A über das Filter 203 zu dem Bezugspotenzial des Systems VSS über den Ausgangsanschluss B und den Transistor 302 fließt. Auf diese Weise beginnt zum Zeitpunkt T0 VOUT anzusteigen und VOUTB beginnt abzufallen.
Da die Komponenten des Stromschaltgenerators 202 angepasst sind, sind die Änderungsgeschwindigkeiten VOUT und VOUTB von gleicher Größe und entgegengesetzter Richtung bzw. Polarität. Ferner begrenzt die RC-Zeitkonstante des Filters 203 die Anstiegsgeschwindigkeit von VOUT und VOUTB, so dass beide Signale Dreieckwellensignale sind, die zwischen einem maximalen Wert Vmax, der niedriger ist als VCC, und einem minimalen Wert Vmin, der größer ist als VSS; schwingen. Aus diesen Gründen sind die Werte von VOUT und VOUTB auf der halben Strecke zwischen den Zeitpunkten T0 und T1 gleich groß, wenn CLK vom hohen Zustand in den niedrigen Zustand übergeht. Auf diese Weise treten die differenziellen Schnittpunkte der Dreieckwellensignale VOUT und VOUTB 90 Grad phasenverschoben zu den Übergängen des Eingangsreferenztaktsignals CLK auf.
Der Komparator 205 (in Fig. 2 gezeigt) detektiert den differenziellen Schnittpunkt und veranlasst, dass das Q-Ausgangssignal vom logisch hohen Zustand in den logisch niedrigen Zustand übergeht. Die Übergangszeit des Komparators 205 sorgt für eine Verzögerung TD in dem Q-Ausgangssignal des Quadratur-Taktgenerators 200, so dass das Q-Ausgangssignal tatsächlich (90 + ø) Grad phasenverschoben zu CLK ist, wobei ø die Phasendifferenz ist, die der Verzögerung TD entspricht. Die Verzögerung des Komparators 210 wird derart gewählt, dass das I-Ausgangssignal auch eine Verzögerung TD aufweist. Auf diese Weise ist das Q-Ausgangssignal exakt 90 Grad zu dem I-Ausgangssignal phasenverschoben.
Zum Zeitpunkt T1 geht CLK vom logisch hohen Zustand in den logisch niedrigen Zustand über, CLKB geht vom logisch niedrigen Zustand in den logisch hohen Zustand über und die Spannungen VOUT und VOUTB nehmen jeweils ihren Maximalwert bzw. Minimalwert an. Während CLK sich im logisch niedrigen Zustand und CLKB sich im logisch hohen Zustand befindet, wird der Transistor 304 eingeschaltet und der Transistor 302 ausgeschaltet, so dass die Stromquelle 306 einen Strom I&sub1; liefert, der von dem Ausgangsanschluss B über den Filter 203 zum Bezugspotential des Systems VSS über den Ausgangsanschluss A und den Transistor 304 fließt. Auf diese Weise beginnt zum Zeitpunkt T1 VOUTB anzusteigen und VOUT beginnt abzufallen. Ein weiterer Schnittpunkt mit Null-Differenz tritt auf halber Strecke zwischen den Zeitpunkten T1 und T2 auf. Der Komparator 205 detektiert den Schnittpunkt mit Null-Differenz und veranlasst, dass das Q-Ausgangssignal vom logisch hohen Zustand in den logisch niedrigen Zustand übergeht. Zum Zeitpunkt T2 geht CLK vom logisch niedrigen Zustand in den logisch hohen Zustand über.
Bis jetzt wurde angenommen, dass das Q-Ausgangssignal ein 50%-Schaltverhältnis aufweist. Falls das Eingangsreferenztaktsignal CLK kein 50%-Schaltverhältnis aufweist oder falls Komponenten-Fehlanpassungen vorliegen, mögen die ansteigenden und abfallenden Kanten der Dreieckwellen nicht um dieselbe Spannung herum zentriert sein und daher mag das Q-Ausgangssignal kein 50%-Schaltverhältnis aufweisen. Für die DLL 100 ist es wünschenswert, dass das Q-Ausgangssignal ein 50%- Schaltverhältnis aufweist. Daher weist der Quadratur-Taktgenerator 105, der in Fig. 5 gezeigt ist, eine zusätzliche Schaltung zum Korrigieren von Schaltverhältnisfehlern auf.
Insbesondere schließt das Ausführungsbeispiel des Quadratur-Taktgenerators 105, das in Fig. 5 gezeigt ist, eine Schaltverhältnisfehler-Messschaltung 515 auf, die in Reihe mit einer Schaltverhältniskorrekturschaltung 520 verschaltet ist. Die Schaltverhältnisfehler-Messschaltung 515 und die Schaltverhältniskorrekturschaltung 520 sind in einer Rückkopplungsanordnung zwischen dem Ausgang des Komparators 505 der Phasenschieberschaltung 200 und dem Ausgang des Stromschalters 202 des Dreieckwellengenerators 201 verschaltet.
Wie gezeigt, schließt der Komparator 505 einen komplementären Ausgang ein, der ein QB-Ausgangssignal ausgibt, das um 180 Grad zu dem Q-Ausgangssignal phasenverschoben ist. Die Q- und QB-Ausgangssignale werden der Schaltverhältnisfehler-Messschaltung 515 als Eingänge zur Verfügung gestellt, welche gemäß der Offenbarung der folgenden Patentanmeldung hergestellt sein kann: US-Anmeldungsseriennummer 08/196,711, die bezeichnet ist mit "Amplifier With Acitve Duty Cycle Correction" von Rambus, Inc., Mountain View, Californien.
Die Schaltverhältnisfehler-Messschaltung 515 gibt Differenzialfehlerspannungen VΔ+ und VΔ- in Abhängigkeit des Detektierens einer Differenz zwischen dem Schaltverhältnis des Q-Ausgangssignals und einem 50%-Schaltverhältnis aus. Die Schaltverhältnisfehler-Messschaltung 515 weist ein (nicht dargestelltes) Filter auf, das verursacht, dass die Fehlerspannung VΔ, die eine sich langsam ändernde, annähernd gleichsignalhafte Spannung ist, eine Größe aufweist, die proportional zu der Größe des Fehlers des Schaltverhältnisses ist. Um die Stabilität dieser Rückkopplungsschleife zweiter Ordnung sicherzustellen, wird der Pol des Filters für die Zeitverhältnismessschaltung 515 als der dominante Pol der Schaltverhältniskorrektur- Rückführungsschleife gewählt.
Die Schaltverhältniskorrekturschaltung 520 erhält die Differenzialfehlerspannung VΔ und stellt einen Korrekturstrom IΔ über Ausgangsanschlüsse C und D in Abhängigkeit der Differenzialfehlerspannung VΔ bereit, so dass das Q-Ausgangssignal ein 50%-Schaltverhältnis aufweist. Wie gezeigt, sind die Ausgangsanschlüsse C und D mit den Ausgangsanschlüssen A bzw. B des Stromschalters 202 verschaltet. Die Richtung, in die der Korrekturstrom IΔ fließt, hängt davon ab, ob das Schaltverhältnis des Q-Ausgangssignals kleiner oder größer ist als 50%. Der Korrekturstrom IΔ fließt vom Ausgangsanschluss C weg, wenn das Q-Ausgangssignal ein Schaltverhältnis hat, das kleiner ist als 50%. Der Korrekturstrom IΔ (der in Klammern dargestellt ist) fließt vom Ausgangsanschluss D weg, wenn das Q-Ausgangssignal ein Schaltverhältnis aufweist, das größer ist als 50%. Der Korrekturstrom IΔ wird mit dem Ausgangsstrom Iout des Stromschalters 202 aufsummiert, bevor er dem Filter 203 zugeführt wird. Der Korrekturstrom veranlasst daher, dass eines der Dreieckwellensignale bezüglich der Spannung ansteigt, während das andere Dreieckwellensignal bezüglich der Spannung abfällt, so dass die Schnittpunkte mit Null-Differenz auf halber Strecke zwischen den ansteigenden und abfallenden Kanten des Eingangsreferenztaktsignals CLK auftreten.
Gemäß einem Ausführungsbeispiel ist die Schaltverhältniskorrekturschaltung 520 ein Stromschalter, der den Korrekturstrom IΔ schaltet. Fig. 6 zeigt eine Schaltverhältniskorrekturschaltung 520 als einen Stromschalter, der ein differenzielles Paar von angepassten NMOS-Transistoren 602 und 604 und Stromquellen 605, 606 und 608 aufweist. Gate des Transistors 602 ist derart verschaltet, um die VΔ+ Fehlerspannung zu erhalten, und Drain des Transistors ist derart verschaltet, um die Versorgungsspannung VCC Eber die Stromquelle 606 zu erhalten. In entsprechender Weise ist Gate des Transistors 604 verschaltet, um die VΔ Fehlerspannung zu erhalten und Drain des Transistors ist über die Stromquelle 608 mit VCC verschaltet. Sources der Transistoren 602 und 604 sind gemeinsam mit dem Bezugspotenzial des Systems VSS über die Stromquelle 605 verschaltet. Die Stromquellen 606 und 608 liefern jeweils einen Strom I&sub2; und die Stromquelle 605 nimmt einen Strom von 2I&sub2; auf. Der Strom I&sub2; wird derart gewählt, dass er viel kleiner ist als der Strom I&sub1;, der in dem Stromschalter 202 verwendet wird.
Fig. 7 zeigt den Widerstand 215 und die Kapazität 220 des Filters 203 gemäß einem Ausführungsbeispiel. Der Widerstand 215 ist derart dargestellt, dass er einen ersten Widerstand 705 mit halbem Widerstand, der zwischen den Ausgangsanschluss A des Stromschalters 202 und eine Gleichtaktspannung VCM geschaltet ist, und einen zweiten Widerstand 710 mit halbem Wert aufweist, der zwischen eine Gleichtaktspannung VCM und den Ausgangsanschluss B des Stromschalters 202 geschaltet ist. Die Kapazität 220 ist derart dargestellt, dass sie eine erste Kapazität 715 mit doppeltem Wert, die zwischen den Ausgangsanschluss A des Stromschalters 202 und das Bezugspotential des Systems VSS geschaltet ist, und eine zweite Kapazität 720 mit doppeltem Wert aufweist, die zwischen den Ausgangsanschluss B und VSS geschaltet ist.
In der vorstehenden Beschreibung wurde die Erfindung unter Bezugnahme auf bestimmte beispielhafte Ausführungsbeispiele der Erfindung beschrieben. Es ist jedoch ersichtlich, dass verschiedenen Modifikationen und Änderungen vorgenommen werden können, ohne von dem breiteren Schutz der Erfindung abzuweichen, wie er in den beigefügten Ansprüchen dargelegt ist. Die Beschreibung und die Zeichnungen sind demgemäß in einem veranschaulichenden und nicht in einem beschränkenden Sinne zu sehen.

Claims

1. Phasenschieber (200, 500), der aufweist:

einen Dreieckwellensignalgenerator (201), der verschaltet ist, um ein Eingangsreferenzsignal (CLK) zu empfangen, wobei der Dreieckwellensignalgenerator (201) ein Paar von komplementären Ausgängen aufweist, die ein Paar von komplementären Dreieckwellensignalen (VOUT, VOUTB) von entgegengesetzter Polarität in Abhängigkeit von dem Eingangsreferenzsignal (CLK) ausgeben, und

ein Komparator (205, 505) zum Detektieren von Schnittpunkten der komplementären Dreieckwellensignale, wobei der Komparator (205, 505) ein Paar von Eingängen (+, -) aufweist, die verschaltet sind, um das Paar von komplementären Dreieckwellensignalen (VOUT, VOUTB) von entgegengesetzter Polarität zu empfangen, und zum Ausgeben eines Ausgangstaktsignals (Q), das in Abhängigkeit von der Detektion der Schnittpunkte übergeht, wobei das Ausgangstaktsignal (Q) eine vorbestimmten Phasenbeziehung in Bezug auf das Eingangsreferenzsignal (CLK) in Abhängigkeit von einem Vergleich zwischen dem Paar von komplementären Dreieckwellensignalen (VOUT, VOUTB) aufweist.

2. Phasenschieber (200, 500) nach Anspruch 1, wobei der Dreieckwellengenerator (201) aufweist:

ein Filter (203), der über die komplementären Ausgänge (VOUT, VOUTB) geschaltet ist; und

einen Stromschalter (202), der verschaltet ist, um das Eingangsreferenzsignal (CLK) zu empfangen, wobei der Stromschalter (202) an den komplementären Ausgängen (VOUT, VOUTB) einen Ausgangsstrom (IOUT) bereitstellt, wobei der Stromschalter (202) eine Richtung des. Flusses des Ausgangsstromes (IOUT) umkehrt in Abhängigkeit von dem Eingangsreferenzsignal (CLK), wobei das Filter (203) den Ausgangsstrom (IOUT) integriert, um komplementäre Dreieckwellensignale (VOUT, VOUTB) zu erzeugen.

3. Phasenschieber (200, 500) nach Anspruch 1, wobei der Dreieckwellengenerator (201) aufweist:

einen Differenzialverstärker (202), der einen ersten Eingang, der mit dem Eingangsreferenzsignal (CLK) verschaltet ist, einen zweiten Eingang, der mit einem komplementären Eingangsreferenzsignal (CLKB) verschaltet ist, und das Paar von komplementären Ausgängen (A, B) aufweist, und

ein Filter (203), der über die komplementären Ausgänge (A, B) geschaltet ist, wobei das Filter (203) veranlasst, dass die komplementären Ausgänge (A, B) des Differenzverstärkers komplementäre Dreieckwellensignale (VOUT, VOUTB) ausgibt.

4. Phasenschieber nach Anspruch 3, wobei der Differenzverstärker (202) aufweist:

einen ersten Feldeffekttransistor (FET) (302), der ein Tor bzw. Gate, das als der erste Eingang des Differenzverstärkers verschaltet ist, einen ersten Anschluss, der als ein erster der komplementären Ausgänge (A, B) des Differenzverstärkers verschaltet ist, und einen zweiten Anschluss aufweist, der als ein erster Knotenpunkt verschaltet ist;

eine erste Stromquelle (306), die zwischen eine erste Versorgungsleitung (VCC) und den zweiten Anschluss des ersten FET (302) geschaltet ist;

einen zweiten FET (304), der ein Tor. bzw. Gate, das als der zweite Eingang des Differenzverstärkers verschaltet ist, einen ersten Anschluss, der als ein zweiter der komplementären Ausgänge (A, B) des Differenzverstärkers verschaltet ist, und einen zweiten Anschluss aufweist, der mit dem ersten Knotenpunkt verbunden ist;

eine zweite Stromquelle (308), die zwischen eine erste Versorgungsleitung (VCC) und den ersten Anschluss des zweiten FET (304) geschaltet ist; und

eine dritte Stromquelle (305), die zwischen den ersten Knoten und eine zweite Versorgungsleitung (VSS) geschaltet ist.

5. Phasenschieber nach Anspruch 4, wobei die erste (306) und die zweite (308) Stromquelle jeweils ungefähr I Ampers Strom liefern und die dritte Stromquelle (305) ungefähr 2 I Ampers Strom aufnimmt.

6. Phasenschieber nach Anspruch 1, wobei der Phasenschieber als eine CMOS-Schaltung implementiert ist.

7. Phasenschieber nach Anspruch 1, wobei der Phasenschieber auf einem einzelnen Halbleitersubstrat implementiert ist.

8. Phasenschieber nach Anspruch 3, der ferner aufweist:

eine Schaltverhältnisfehler-Messschaltung (515), die mit dem Ausgang (Q) des Komparators (505) gekoppelt ist, wobei die Schaltverhältnisfehler-Messschaltung (515) ein Fehlersignal (Vd+, Vd-) in Abhängigkeit von dem Ausgangssignal (Q, QB) des Komparators (505) ausgibt, das von einem 50%-Schaltverhältnis abweicht;

einen zweiten Differenzverstärker (520), der einen Eingang, der mit dem Fehlersignal (Vd+, Vd-) gekoppelt ist, und ein Paar von Ausgängen (D, C) aufweist, die mit den komplementären Ausgängen (A, B) des Differenzverstärkers gekoppelt sind, wobei der zweite Differenzverstärker (520) einen Korrekturstrom (Id) ausgibt, so dass der Ausgang (Q, QB) des Komparators (505) ein 50%-Schaltverhältnis aufweist.

9. Quadratur-Taktgeneratorschaltung (105) zum Ausgeben eines ersten Ausgangssignals (I) und eines zweiten Ausgangssignals (Q), das ungefähr 90º zu dem ersten Ausgangssignal (I) phasenverschoben ist, wobei die Taktgeneratorschaltung aufweist:

einen ersten Komparator (210) mit einem Eingang, der mit einem Eingangsreferenzsignal (CLK) gekoppelt ist, wobei der erste Komparator (210, 510) das erste Ausgangssignal (I) in Abhängigkeit von dem Eingangsreferenzsignal (CLK) ausgibt; und

einen Phasenschieber (200, 500) gemäß einem der vorhergehenden Ansprüche, der mit dem Eingangsreferanzsignal (CLK) verschaltet ist.

10. Delay-Locked Loop bzw. Schleife mit Verzögerungssperre (DLL) (100), welche aufweist:

eine Quadratur-Taktgeneratorschaltung (105) nach Anspruch 9 zum Ausgeben eines ersten Ausgangssignals (1) und eines zweiten Ausgangssignals (Q);

eine variable Verzögerungsschaltung (110), welche verschaltet ist, um das erste (I) und das zweite (Q) Ausgangssignal zu empfangen, wobei die variable Verzögerungsschaltung (110) ein Signal mit in Abhängigkeit von einem Steuersignal eingestellter Phase ausgibt;

eine Taktpufferschaltung (115), die verschaltet ist, um die Verzögerungsschaltung (110) zu empfangen und zu puffern, wobei die Taktpufferschaltung (115) ein Ausgangssignal der DLL ausgibt; und

einen Phasendetektor (115), der mit dem Eingangsreferenzsignal (Referenztakt) und dem Ausgangssignal (Taktausgang) der DLL gekoppelt ist, wobei der Phasendetektor (120) das Steuersignal in Abhängigkeit von einem Vergleich zwischen dem Eingangs- und dem Ausgangs-Signal erzeugt.

11. Ein Verfahren zum Bereitstellen einer Phasenverschiebung zwischen einem Ausgangstaktsignal (Q) und einem Eingangsreferenzsignal (CLK), wobei das Verfahren aufweist:

Erzeugen eines Paars von komplementären Dreieckwellensignalen (VOUT, VOUTB) von entgegengesetzter Polarität in Erwiderung auf das Eingangsreferenzsignal (CLK),

Detektieren von Schnittpunkten der komplementären Dreieckwellensignale (VOUT, VOUTB), und

Ausgeben des Ausgangssignals (Q), das in Abhängigkeit von der Detektion der Schnittpunkte übergeht, wobei das Ausgangstaktsignal (Q) eine vorbestimmte Phasenbeziehung in Bezug auf das Eingangsreferenzsignal (CLK) in Abhängigkeit von einem Vergleich zwischen dem Paar von komplementären Dreieckwellensignalen (VOUT; VOUTB) aufweist.