JPS61228720A - 電圧制御発振器 - Google Patents
電圧制御発振器Info
- Publication number
- JPS61228720A JPS61228720A JP60069785A JP6978585A JPS61228720A JP S61228720 A JPS61228720 A JP S61228720A JP 60069785 A JP60069785 A JP 60069785A JP 6978585 A JP6978585 A JP 6978585A JP S61228720 A JPS61228720 A JP S61228720A
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- differential amplifier
- mean values
- inverting
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の背景と目的］
本発明は電気制御発振器に係り、特にデユーティ比５０
％の出力を得るのに好適な電圧制御発振器に関するもの
である。
％の出力を得るのに好適な電圧制御発振器に関するもの
である。
第２図は、従来の非安定マルチバイブレータ形発振器の
回路図であり、第３図は第１図の各部信号波形を示す図
である。第２図はエミッタ結合形非安定マルチバイブレ
ータを電圧制御発振器として使用した例であり、ＶＩＮ
端子の電圧によって発振周波数を制御するものである。
回路図であり、第３図は第１図の各部信号波形を示す図
である。第２図はエミッタ結合形非安定マルチバイブレ
ータを電圧制御発振器として使用した例であり、ＶＩＮ
端子の電圧によって発振周波数を制御するものである。
トランジスタＱｓ−Ｑｗと抵抗Ｒ３〜Ｒ１によって定電
流回路を構成しており、トランジスタ０．６とＱ ｔｏ
からなる基準電流発生回路の入力端子電圧ν１によって
電流の値を変えられるようにしである。ダイオードＤ、
１．Ｄ２およびトランジスタＱ３．Ｑ４はレベルシフト
の働きがあり、トランジスタＱｌ 、 Ｑ２が飽和する
のを防ぎ、高速動作を可能としている。トランジスタＱ
１．０２とコンデンサＣが基本的なエミッタ結合のマル
チバイブレータである。
流回路を構成しており、トランジスタ０．６とＱ ｔｏ
からなる基準電流発生回路の入力端子電圧ν１によって
電流の値を変えられるようにしである。ダイオードＤ、
１．Ｄ２およびトランジスタＱ３．Ｑ４はレベルシフト
の働きがあり、トランジスタＱｌ 、 Ｑ２が飽和する
のを防ぎ、高速動作を可能としている。トランジスタＱ
１．０２とコンデンサＣが基本的なエミッタ結合のマル
チバイブレータである。
以下、第３図を参照しながら第２図の基本動作について
説明する。時刻ｔ１〜ｔ２の間は、トランジスタＱ１が
オンｌＱ２がオフの状態にあり、ＶｌはＶｃｃ−Ｖｄ
ｔ （Ｖｄ ｔはダイオードＤ１の電圧降下）、Ｖｌ
はＶＣＣに等しくなる（第３図（ａ）、（ｂ）参照）、
また、トランジスタＱａ〜Ｑ９の電流が等しいと仮定し
、これをＩｏとおくと、電流源となるトランジスタＱａ
、ＱｓによってＩｏの電流が流れるので、コンデンサ
ＣにはトランジスタＱ１から０２へ充電電流Ｉｎが流れ
、また、トランジスタＱ６へもＩＯの電流が流れる。
説明する。時刻ｔ１〜ｔ２の間は、トランジスタＱ１が
オンｌＱ２がオフの状態にあり、ＶｌはＶｃｃ−Ｖｄ
ｔ （Ｖｄ ｔはダイオードＤ１の電圧降下）、Ｖｌ
はＶＣＣに等しくなる（第３図（ａ）、（ｂ）参照）、
また、トランジスタＱａ〜Ｑ９の電流が等しいと仮定し
、これをＩｏとおくと、電流源となるトランジスタＱａ
、ＱｓによってＩｏの電流が流れるので、コンデンサ
ＣにはトランジスタＱ１から０２へ充電電流Ｉｎが流れ
、また、トランジスタＱ６へもＩＯの電流が流れる。
この間トランジスタＱｓには２１ｏの電流が流れ続ける
ので、Ｖａは第３図（Ｃ）に示すようにＶｃｃ Ｖｄ
＊ ＶＢＥｔ （ＶＢＥｓ ハトランシスタＱｓ
のベース、エミッタ間電圧、以下同じ方法により表記す
る）となる。一方、Ｖ４は第３図（ｄ）に示すようにト
ランジスタＱ２がオフであるから時刻ｔ！にはＱｌのベ
ース電位、すなわち、ＶＣＣ−Ｖｄ １−ＶＢＥｌに：
等し／ Ｉｔ’ Ｉｆ ＪＩ ’Ｆｒ トｌ：Ｋ ’Ｑ
、ｊｔ 〜ｊ２の間は、コンデンサＣの充電とともに電
圧が低下する。時刻ｔ２は、電圧■４が低下して、トラ
ンジスタＱ２がオンに変化する点であり、このときノＩ
ＪＩ ハ、Ｖｃｃ Ｖｄ Ｉ ＶＢＥｌ ＶＢ
Ｅ２ Ｔ’与えられる。Ｑｌがオンになると、Ｑｌのベ
ース電位が低下してＱｌがオフに変化するので、Ｖｌは
第３図（ａ）に示すようにＶＣＣに一致する電圧まテ上
昇シ、シタカッチ、Ｖ ａ ハＶ ＣＣ−Ｖ ＢＥ３Ｖ
ＢＥａ ヘＶ３ハＶｃｃ−ＶＢＥ４ ｋニ一致ス６１１
圧へｆ９ｆｋ変し、以下、ｖ３とＶ４はｔ１〜ｔ２の時
間と逆の動作を行う。コンデンサＣの充電により変化す
る電圧は、Ｖａ 、Ｖａそれぞれについて、ΔＶ３ ＝
（Ｖｃｃ−ＶＢＥｌ ） （Ｖｃｃ Ｖｄ ２
−ＶＢＥａ ＶＢＥｌ） ＝Ｖｄ ｚ ＋ＶＢＥｔ ＝ （１）ΔＶ
４ ＝ （Ｖｃｃ−ＶＢＥｌ ） −ＣＶｃｃ−Ｖｄ
ｔ −ＶＢＥｓ ＶＢｈ ） ＝Ｖｄ ｓ ＋ＶＢＥ２
・・・ （２）で与えられる。第３図ＧｔＶｄ
ｓ ＝Ｖｄｚ ＝ＶＢＥｔ＝ＶＢＥｚの場合を表わして
おり、このときは、状態変化の周期は等しく、周期２■
は、 ２Ｔ−４ＶＢＥＣ／Ｉｎ −（３ で与えられる。
ので、Ｖａは第３図（Ｃ）に示すようにＶｃｃ Ｖｄ
＊ ＶＢＥｔ （ＶＢＥｓ ハトランシスタＱｓ
のベース、エミッタ間電圧、以下同じ方法により表記す
る）となる。一方、Ｖ４は第３図（ｄ）に示すようにト
ランジスタＱ２がオフであるから時刻ｔ！にはＱｌのベ
ース電位、すなわち、ＶＣＣ−Ｖｄ １−ＶＢＥｌに：
等し／ Ｉｔ’ Ｉｆ ＪＩ ’Ｆｒ トｌ：Ｋ ’Ｑ
、ｊｔ 〜ｊ２の間は、コンデンサＣの充電とともに電
圧が低下する。時刻ｔ２は、電圧■４が低下して、トラ
ンジスタＱ２がオンに変化する点であり、このときノＩ
ＪＩ ハ、Ｖｃｃ Ｖｄ Ｉ ＶＢＥｌ ＶＢ
Ｅ２ Ｔ’与えられる。Ｑｌがオンになると、Ｑｌのベ
ース電位が低下してＱｌがオフに変化するので、Ｖｌは
第３図（ａ）に示すようにＶＣＣに一致する電圧まテ上
昇シ、シタカッチ、Ｖ ａ ハＶ ＣＣ−Ｖ ＢＥ３Ｖ
ＢＥａ ヘＶ３ハＶｃｃ−ＶＢＥ４ ｋニ一致ス６１１
圧へｆ９ｆｋ変し、以下、ｖ３とＶ４はｔ１〜ｔ２の時
間と逆の動作を行う。コンデンサＣの充電により変化す
る電圧は、Ｖａ 、Ｖａそれぞれについて、ΔＶ３ ＝
（Ｖｃｃ−ＶＢＥｌ ） （Ｖｃｃ Ｖｄ ２
−ＶＢＥａ ＶＢＥｌ） ＝Ｖｄ ｚ ＋ＶＢＥｔ ＝ （１）ΔＶ
４ ＝ （Ｖｃｃ−ＶＢＥｌ ） −ＣＶｃｃ−Ｖｄ
ｔ −ＶＢＥｓ ＶＢｈ ） ＝Ｖｄ ｓ ＋ＶＢＥ２
・・・ （２）で与えられる。第３図ＧｔＶｄ
ｓ ＝Ｖｄｚ ＝ＶＢＥｔ＝ＶＢＥｚの場合を表わして
おり、このときは、状態変化の周期は等しく、周期２■
は、 ２Ｔ−４ＶＢＥＣ／Ｉｎ −（３ で与えられる。
一方、例えば、トランジスタＱｓとＱａの電流が異なっ
ているとすると、電流が大きいほど早く充電するので、
時間は短かくなり、第４図に示すように、ｔ１〜ｊｚ、
ｊｚ〜ｔ３の間隔が異なる動作を行うようになる。この
現象は、トランジスタＱｓ”−Ｑｓの電流が等しくとも
、Ｖｄｔ＋ＶＢＥとＶｄ ２ ＋ ＶＢＥｓが異なると
同様に発生する。
ているとすると、電流が大きいほど早く充電するので、
時間は短かくなり、第４図に示すように、ｔ１〜ｊｚ、
ｊｚ〜ｔ３の間隔が異なる動作を行うようになる。この
現象は、トランジスタＱｓ”−Ｑｓの電流が等しくとも
、Ｖｄｔ＋ＶＢＥとＶｄ ２ ＋ ＶＢＥｓが異なると
同様に発生する。
このとき、発振出力ｖ１．Ｖ２は、デユーティ比５０％
からはずれた波形となってしまう。
からはずれた波形となってしまう。
このような電圧制御発振器を、例えば、ＰＬＬループの
構成要素としてタイミング（クロック）抽出に用いると
、データとクロックの位相が正確に合わない（デユーテ
ィ比５０％の場合に位相が合う）という問題が生ずる。
構成要素としてタイミング（クロック）抽出に用いると
、データとクロックの位相が正確に合わない（デユーテ
ィ比５０％の場合に位相が合う）という問題が生ずる。
また、電圧物Ｊ術発振器を周波数変調器として使用した
場合は、変調パルスの平均値が信号によって変動してし
まうため、復調が正常に行えないなどの種々の問題が生
ずる。
場合は、変調パルスの平均値が信号によって変動してし
まうため、復調が正常に行えないなどの種々の問題が生
ずる。
本発明は上記に鑑みてなされたもので、その目的とする
ところは、デユーティ比５０％の出力パルスを得ること
ができるエミッタ結合形非安定マルチバイブレータを用
いた電圧制御発振器提供することにある。
ところは、デユーティ比５０％の出力パルスを得ること
ができるエミッタ結合形非安定マルチバイブレータを用
いた電圧制御発振器提供することにある。
［発明の概要］
本発明の特徴は、エミッタ結合形非安定マルチバイブレ
ータを用いた発振器と、この発振器の同相、逆相の２つ
の出力の平均値をそれぞれ検出する検出回路と、前記２
つの平均値の差を増幅する差動増幅器で、この差動増幅
器の出力を上記発振器に帰還して上記２つの平均値が−
・致するようにする帰還回路とからなる構成とした点に
ある。
ータを用いた発振器と、この発振器の同相、逆相の２つ
の出力の平均値をそれぞれ検出する検出回路と、前記２
つの平均値の差を増幅する差動増幅器で、この差動増幅
器の出力を上記発振器に帰還して上記２つの平均値が−
・致するようにする帰還回路とからなる構成とした点に
ある。
［実施例］
以下、本発明を第１図に示した実施例および第４図を用
いて詳細に説明する。
いて詳細に説明する。
第１図は、本発明の電圧制御発振器の一実施例を示す回
路図である。第１図において、０１〜Ｑｍはトランジス
タ＊ Ｄｔ 、Ｄｚはダイオード。
路図である。第１図において、０１〜Ｑｍはトランジス
タ＊ Ｄｔ 、Ｄｚはダイオード。
Ｒ１〜Ｒｙは抵抗、Ｃはコンデンサで、これらは第２図
と同様である。ところで、第１図においては、これの回
路に、抵抗Ｒ８とコンデンサＣ１ｌ抵抗Ｒｓとコンデン
サＣ２からなるローパスフィルタ（抵抗Ｒａ 、Ｒｓは
電圧Ｖｔ 、Ｖ２の出力インピーダンスに比較して十分
大きくしである）と１、差動増幅器ＩＣＩを付加し、差
動増幅器ＩＣＩの２つの出力をそれぞれ差動トランジス
タ対Ｑｕ＋Ｑ、に入力するようにしである。さらに、ト
ランジスタＱｎと抵抗Ｒｕとで電流源を構成し、トラン
ジスタＱｕ、Ｑｕの電流としである。抵抗ＲＳｏ。
と同様である。ところで、第１図においては、これの回
路に、抵抗Ｒ８とコンデンサＣ１ｌ抵抗Ｒｓとコンデン
サＣ２からなるローパスフィルタ（抵抗Ｒａ 、Ｒｓは
電圧Ｖｔ 、Ｖ２の出力インピーダンスに比較して十分
大きくしである）と１、差動増幅器ＩＣＩを付加し、差
動増幅器ＩＣＩの２つの出力をそれぞれ差動トランジス
タ対Ｑｕ＋Ｑ、に入力するようにしである。さらに、ト
ランジスタＱｎと抵抗Ｒｕとで電流源を構成し、トラン
ジスタＱｕ、Ｑｕの電流としである。抵抗ＲＳｏ。
ＲＩＩは、トランジスタＱｕ、Ｑｕの入力電圧に対する
Ｑｕ、Ｑｕの電流分流比を調整するために設けたもので
ある。
Ｑｕ、Ｑｕの電流分流比を調整するために設けたもので
ある。
まず、出力電圧Ｖ１．Ｖ２が第４図（ａ）。
（ｂ）に示す状態にあるものと仮定する。すなわち、Ｖ
ｌのハイレベルの時間が長く、ローレベルの時間が短く
、また、ｖ２のハイレベルの時間が長く、ローベルの時
間が短いとする。Ｖｒ 、 Ｖ２のハイレベル、ローレ
ベルとをそれぞれ一致させることを考えると、Ｖｌのデ
ユーティ比が高く、ｖ２のデユーライの比が低いが、Ｖ
ｌ、Ｖ２をそれぞれ抵抗Ｒ８とコンデンサＣｓからなる
ローパスフィルタおよび抵抗Ｒ９とコンデンサＣ２から
なるローパスフィルタを通して得られる電圧Ｖｌ −、
Ｖｚ−は、デユーティ比に比例した電圧となる。つまり
、第４図の状態では、Ｖｌ−＞Ｖ２−となる。この結果
、Ｖｌ−、Ｖ２−（はぼ直流と考えてよい）の差を増幅
した電圧が差動増幅器ＩＣＩ（Ｆ）出力電ｆｆＥＶａ
、 Ｖｓ （Ｖａ ・Ｖｓ ）として現われる。
ｌのハイレベルの時間が長く、ローレベルの時間が短く
、また、ｖ２のハイレベルの時間が長く、ローベルの時
間が短いとする。Ｖｒ 、 Ｖ２のハイレベル、ローレ
ベルとをそれぞれ一致させることを考えると、Ｖｌのデ
ユーティ比が高く、ｖ２のデユーライの比が低いが、Ｖ
ｌ、Ｖ２をそれぞれ抵抗Ｒ８とコンデンサＣｓからなる
ローパスフィルタおよび抵抗Ｒ９とコンデンサＣ２から
なるローパスフィルタを通して得られる電圧Ｖｌ −、
Ｖｚ−は、デユーティ比に比例した電圧となる。つまり
、第４図の状態では、Ｖｌ−＞Ｖ２−となる。この結果
、Ｖｌ−、Ｖ２−（はぼ直流と考えてよい）の差を増幅
した電圧が差動増幅器ＩＣＩ（Ｆ）出力電ｆｆＥＶａ
、 Ｖｓ （Ｖａ ・Ｖｓ ）として現われる。
したがって、トランジスタＱｌｌの電流は大きく、Ｑｕ
の電流は小さくなる。
の電流は小さくなる。
ところで、第１図に示す結線の回路では、コンデンサＣ
の充電電流が変わる。いま、トランジスタＱｉの電流を
Ｉｃｉで表わすと、充電電流は次式のようになる。■３
が充電により変化する時間の充電電流にＩＶ３は、 ＩＶ３ ＝Ｉｏ ＋ＩＣｕ 、 ・・・ （５
）（第４図のｔ２〜ｔ３の間に相当） ここに、ＩＯはトランジスタＱａ 、Ｑａの電流したが
って、 ｉ ｃ ｕ ＜ Ｉ ｃ ｕ ・（８
）＝ ７ − であるから、ＶＢＥｌ、 ＶＢＥ２はそれぞれＩ Ｃｕ
＊ＩＣｕによる変化が小さいので無視すると、Ｉｔ＞
Ｉｚ ・・・ （９）となる。す
なわち、Ｖｌのローレベル時間を長くし、デユーティ比
を５０％に近づける方向に働くので、平均デユーティ比
はＶｌ、Ｖｚともに５０％に近づいてゆく。
の充電電流が変わる。いま、トランジスタＱｉの電流を
Ｉｃｉで表わすと、充電電流は次式のようになる。■３
が充電により変化する時間の充電電流にＩＶ３は、 ＩＶ３ ＝Ｉｏ ＋ＩＣｕ 、 ・・・ （５
）（第４図のｔ２〜ｔ３の間に相当） ここに、ＩＯはトランジスタＱａ 、Ｑａの電流したが
って、 ｉ ｃ ｕ ＜ Ｉ ｃ ｕ ・（８
）＝ ７ − であるから、ＶＢＥｌ、 ＶＢＥ２はそれぞれＩ Ｃｕ
＊ＩＣｕによる変化が小さいので無視すると、Ｉｔ＞
Ｉｚ ・・・ （９）となる。す
なわち、Ｖｌのローレベル時間を長くし、デユーティ比
を５０％に近づける方向に働くので、平均デユーティ比
はＶｌ、Ｖｚともに５０％に近づいてゆく。
上記した本発明の実施例によれば、エミッタ結合形マル
チバイブレータの出力パルスをデユーティ比５０％に保
つことができる。
チバイブレータの出力パルスをデユーティ比５０％に保
つことができる。
なお、上記した実施例では、充電電流を制御してデユー
ティ比を５０％としたが、＋６）、（７）式から明らか
なように、Ｖｄｘ 、Ｖｄ２を変えるようにしても同様
な結果が得られるので、Ｖｌ、Ｖ２に外部から電圧を変
えて制御するようにしてもよい。
ティ比を５０％としたが、＋６）、（７）式から明らか
なように、Ｖｄｘ 、Ｖｄ２を変えるようにしても同様
な結果が得られるので、Ｖｌ、Ｖ２に外部から電圧を変
えて制御するようにしてもよい。
［発明の効果１
以上説明したように、本発明によれば、デユーティ比５
０％の出力パルスを得ることができ、ＦＭ変調器、タイ
ミング抽出用ＰＬＬのクロック発生用として使用するの
に好適であるという効果がある。
０％の出力パルスを得ることができ、ＦＭ変調器、タイ
ミング抽出用ＰＬＬのクロック発生用として使用するの
に好適であるという効果がある。
第１図は本ぜ明の電圧制御発振器の一実施例を示す回路
図、第２図は従来の比安定マルチバイブレータ形発振器
の回路図、第３図、第４図は第２図の各部信号波形を示
す図である。 ＱＬ〜０幻・・・トランジスタ。 Ｄ！、Ｄ２・・・ダイオード。 Ｒ１〜ＲＩ２・・・抵 抗。 Ｃ，Ｃ３，Ｃｚ・・・コンデンサ。 ＩＣ１・・・差動増幅器。
図、第２図は従来の比安定マルチバイブレータ形発振器
の回路図、第３図、第４図は第２図の各部信号波形を示
す図である。 ＱＬ〜０幻・・・トランジスタ。 Ｄ！、Ｄ２・・・ダイオード。 Ｒ１〜ＲＩ２・・・抵 抗。 Ｃ，Ｃ３，Ｃｚ・・・コンデンサ。 ＩＣ１・・・差動増幅器。
Claims (1)
- （１）エミッタ結合形非安定マルチバイブレータを用い
た発振器と、該発振器の同相と逆層の２つの出力の平均
値をそれぞれ検出する検出回路と、前記２つの平均値の
差を増幅する差動増幅器と、該差動増幅器の出力を前記
発振器に帰還して前記２つの平均値が一致するようにす
る帰還回路とからなることを特徴とする電圧制御発振器
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60069785A JPS61228720A (ja) | 1985-04-02 | 1985-04-02 | 電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60069785A JPS61228720A (ja) | 1985-04-02 | 1985-04-02 | 電圧制御発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61228720A true JPS61228720A (ja) | 1986-10-11 |
Family
ID=13412758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60069785A Pending JPS61228720A (ja) | 1985-04-02 | 1985-04-02 | 電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61228720A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995022202A1 (en) * | 1994-02-15 | 1995-08-17 | Rambus, Inc. | Amplifier with active duty cycle correction |
| US5799051A (en) * | 1992-05-28 | 1998-08-25 | Rambus, Inc. | Delay stage circuitry for a ring oscillator |
| US5808498A (en) * | 1995-05-26 | 1998-09-15 | Rambus, Inc. | At frequency phase shifting circuit for use in a quadrature clock generator |
| USRE38482E1 (en) * | 1992-05-28 | 2004-03-30 | Rambus Inc. | Delay stage circuitry for a ring oscillator |
| US7893667B2 (en) | 2005-08-05 | 2011-02-22 | Rohm Co., Ltd. | PWM power supply apparatus having a controlled duty ratio without causing overall system oscillation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS566648A (en) * | 1979-06-27 | 1981-01-23 | Hitachi Ltd | Rotary electric machine to which high temperature load is connected |
-
1985
- 1985-04-02 JP JP60069785A patent/JPS61228720A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS566648A (en) * | 1979-06-27 | 1981-01-23 | Hitachi Ltd | Rotary electric machine to which high temperature load is connected |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5799051A (en) * | 1992-05-28 | 1998-08-25 | Rambus, Inc. | Delay stage circuitry for a ring oscillator |
| USRE38482E1 (en) * | 1992-05-28 | 2004-03-30 | Rambus Inc. | Delay stage circuitry for a ring oscillator |
| WO1995022202A1 (en) * | 1994-02-15 | 1995-08-17 | Rambus, Inc. | Amplifier with active duty cycle correction |
| US5808498A (en) * | 1995-05-26 | 1998-09-15 | Rambus, Inc. | At frequency phase shifting circuit for use in a quadrature clock generator |
| USRE37452E1 (en) | 1995-05-26 | 2001-11-20 | Rambus Inc. | At frequency phase shifting circuit for use in a quadrature clock generator |
| US7893667B2 (en) | 2005-08-05 | 2011-02-22 | Rohm Co., Ltd. | PWM power supply apparatus having a controlled duty ratio without causing overall system oscillation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04349713A (ja) | クロック回復回路 | |
| JPS61228720A (ja) | 電圧制御発振器 | |
| GB1342808A (en) | Temperature stable integrated oscillator | |
| JPH02141121A (ja) | 遅延回路及び遅延装置 | |
| JPS6271320A (ja) | 電流制御発振器 | |
| JPH042295A (ja) | 非対称信号生成回路 | |
| US6466097B1 (en) | Phase locked loop and associated control method | |
| JPS5930337B2 (ja) | 発振回路 | |
| JP2880013B2 (ja) | クロック発振回路及びクロック抽出回路 | |
| JPH06204808A (ja) | 発振器 | |
| JPH11340797A (ja) | 電圧制御発振器 | |
| JPH02246411A (ja) | リアクタンス制御回路 | |
| JP2573172B2 (ja) | 電圧制御発振器 | |
| JPS61224514A (ja) | 非安定マルチバイブレ−タ | |
| JPH05191276A (ja) | 位相検出器 | |
| JPH11205095A (ja) | 電圧制御発振回路 | |
| JPS6124844B2 (ja) | ||
| JPS6193714A (ja) | デユ−テイ変換回路 | |
| JPS5851446B2 (ja) | 角度変調信号の復調器 | |
| JPS5929397Y2 (ja) | 単安定回路 | |
| JP3299367B2 (ja) | パルス発生回路 | |
| JP3586973B2 (ja) | スイッチング回路 | |
| JP3744780B2 (ja) | 発振回路 | |
| JPH025619A (ja) | チャージポンプ装置 | |
| JP2850325B2 (ja) | 基準電圧発生回路 |