JPH01307312A - 予め定められ制御された衝撃係数を有する一連のパルスを発生するための回路 - Google Patents
予め定められ制御された衝撃係数を有する一連のパルスを発生するための回路Info
- Publication number
- JPH01307312A JPH01307312A JP12689888A JP12689888A JPH01307312A JP H01307312 A JPH01307312 A JP H01307312A JP 12689888 A JP12689888 A JP 12689888A JP 12689888 A JP12689888 A JP 12689888A JP H01307312 A JPH01307312 A JP H01307312A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- pulses
- input
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 33
- 230000010354 integration Effects 0.000 claims abstract description 12
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 230000004069 differentiation Effects 0.000 claims description 2
- 230000005669 field effect Effects 0.000 claims 2
- 238000000034 method Methods 0.000 claims 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 3
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 230000006870 function Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 5
- 230000035939 shock Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
発明の分野
この発明は一般にパルス発生回路に関するものであり、
特に、任意の衝撃係数を有する一連のパルスに応答して
制御された衝撃係数を有する一連のパルスを発生するた
めの回路に関するものである。
特に、任意の衝撃係数を有する一連のパルスに応答して
制御された衝撃係数を有する一連のパルスを発生するた
めの回路に関するものである。
先行技術の説明
マイクロコンピュータ、マイクロプロセッサなどの半導
体チップは一連のクロックパルスの関数で動作される。
体チップは一連のクロックパルスの関数で動作される。
たとえば、現在市場で人手可能なｒ８０２８６Ｊと呼ば
れるマイクロコンピュータの半導体チップは、衝撃係数
の特定の公差の範囲が４５％ないし５５％である３２Ｍ
Ｈｚはどの高さの一連のクロックパルスを必要とし、そ
のような公差の範囲の要件は高品位の半導体チップの場
合には特に、厳格である。それにもかかわらず、そのよ
うな目的のために現在市場で入手可能な水晶発振器は４
０％ないし６０％の特定範囲の衝撃係数しかＨさない。
れるマイクロコンピュータの半導体チップは、衝撃係数
の特定の公差の範囲が４５％ないし５５％である３２Ｍ
Ｈｚはどの高さの一連のクロックパルスを必要とし、そ
のような公差の範囲の要件は高品位の半導体チップの場
合には特に、厳格である。それにもかかわらず、そのよ
うな目的のために現在市場で入手可能な水晶発振器は４
０％ないし６０％の特定範囲の衝撃係数しかＨさない。
４５％ないし５５％の特定のより小さな公差の範囲の衝
撃係数を有するクロックパルスを必要とする半導体チッ
プに４０２６ないし６０％のより大きな範囲の衝撃係数
を有するそのような水晶発振器を採用すれば誤動作を引
き起こし？与る。
撃係数を有するクロックパルスを必要とする半導体チッ
プに４０２６ないし６０％のより大きな範囲の衝撃係数
を有するそのような水晶発振器を採用すれば誤動作を引
き起こし？与る。
所与のパルス繰返し周波数と所与のまたは可変衝撃係数
とを有する一連のもとのパルスを同じパルス繰返し周波
数と厳密に制御されたｐめ定められた衝撃係数とを有す
る別な一連の新たなパルスに変換することは一般に困難
である。その目的への１つの可能なアプローチは、所与
のパルス繰返し周波数と所与のまたは可変な衝撃係数と
をＨする一連のもとのパルスが単安定マルチバイブレー
クまたは位相ロックループを使用することにより一連の
より高い周波数のパルスに変換され、次いでその一連の
新たなパルスから周波数分割が行なわれて同じ周波数の
かつ予め定められた衝撃係数の一連のパルスを与えるこ
とである。しかしながら、単安定マルチバイブレータの
採用は変換された一連のパルスの衝撃係数が入力パルス
のパルス繰返し周波数の変化によって、したがって入力
パルスの期間の変化によって影響を及ぼされるという問
題を含んでいる。他方で、位相ロックループの採用でそ
のような問題は除去しｉするが、電圧制御発振器、周波
数分割器、位相比較器などが必要であり、その結果回路
が複雑かつ高価になるという別な不利な点が含まれる。
とを有する一連のもとのパルスを同じパルス繰返し周波
数と厳密に制御されたｐめ定められた衝撃係数とを有す
る別な一連の新たなパルスに変換することは一般に困難
である。その目的への１つの可能なアプローチは、所与
のパルス繰返し周波数と所与のまたは可変な衝撃係数と
をＨする一連のもとのパルスが単安定マルチバイブレー
クまたは位相ロックループを使用することにより一連の
より高い周波数のパルスに変換され、次いでその一連の
新たなパルスから周波数分割が行なわれて同じ周波数の
かつ予め定められた衝撃係数の一連のパルスを与えるこ
とである。しかしながら、単安定マルチバイブレータの
採用は変換された一連のパルスの衝撃係数が入力パルス
のパルス繰返し周波数の変化によって、したがって入力
パルスの期間の変化によって影響を及ぼされるという問
題を含んでいる。他方で、位相ロックループの採用でそ
のような問題は除去しｉするが、電圧制御発振器、周波
数分割器、位相比較器などが必要であり、その結果回路
が複雑かつ高価になるという別な不利な点が含まれる。
発明の概要
したがって、この発明の主要な目的は、構造がより複雑
でなくかつより廉価な、任意の異なる衝撃係数の一連の
パルスに応答して制御された衝撃係数の一連のパルスを
発生するためのパルス発生回路を提供することである。
でなくかつより廉価な、任意の異なる衝撃係数の一連の
パルスに応答して制御された衝撃係数の一連のパルスを
発生するためのパルス発生回路を提供することである。
この発明の別な目的は、入力パルスのパルス繰返し周波
数の変化とは無関係に、任意の異な条衝撃係数の一連の
パルスに応答して、制御されたｒめ定められた衝撃係数
の一連のパルスを発生するためのパルス発生回路を提供
することである。
数の変化とは無関係に、任意の異な条衝撃係数の一連の
パルスに応答して、制御されたｒめ定められた衝撃係数
の一連のパルスを発生するためのパルス発生回路を提供
することである。
ｆｆｔｌ ｌｉｔに説明すると、この発明は一連の入力
パルスに応答して予め定められた制御された衝撃係数を
Ｈする一連のパルスを発生するための回路を含み、入力
パルスに応答して、ランプ部分が入力パルスの繰返しの
周波数として）し成されるランプ信号を発生するための
手段と、ランプ信号発生手段に結合されて、予め定めら
れたしきい値レベルでランプ信号のランプ部分をしきい
値検出するための手段と、しきい値検出手段の出力から
しきい値検出手段の入力に結合されて、しきい値検出手
段の出力を積分しかつそれをしきい値検出手段の入力に
フィードバックするための手段と、積分およびフィード
バック手段に結合されて、しきい値検出手段の出力から
しきい値検出手段の入力への積分およびフィードバック
された信号の直流レベルを決定するための手段とを含む
。その結果として、入力パルスの周波数と同じ周波数お
よび予め定められた衝撃係数を有する一連の出力パルス
が与えられる。
パルスに応答して予め定められた制御された衝撃係数を
Ｈする一連のパルスを発生するための回路を含み、入力
パルスに応答して、ランプ部分が入力パルスの繰返しの
周波数として）し成されるランプ信号を発生するための
手段と、ランプ信号発生手段に結合されて、予め定めら
れたしきい値レベルでランプ信号のランプ部分をしきい
値検出するための手段と、しきい値検出手段の出力から
しきい値検出手段の入力に結合されて、しきい値検出手
段の出力を積分しかつそれをしきい値検出手段の入力に
フィードバックするための手段と、積分およびフィード
バック手段に結合されて、しきい値検出手段の出力から
しきい値検出手段の入力への積分およびフィードバック
された信号の直流レベルを決定するための手段とを含む
。その結果として、入力パルスの周波数と同じ周波数お
よび予め定められた衝撃係数を有する一連の出力パルス
が与えられる。
この発明のこれら目的および他の目的、特徴、局面およ
び利点は添付の図面と関連して理解されるとこの発明の
次の詳細な説明からより明らかとなるであろう。
び利点は添付の図面と関連して理解されるとこの発明の
次の詳細な説明からより明らかとなるであろう。
好ましい実施例の説明
第１図はこの発明のパルス発生回路の原理を示すブロッ
ク図である。第１図に示されるパルス発生回路は所与の
パルス繰返し周波数のかつ可変であり得る所与の衝撃係
数の一連の入力パルスを受信するための入力端子Ｔｉｎ
と、入力端子Ｔｉｎに結合されて入力パルスに応答し、
パルス繰返し期間より短い時定数でランプ部分がパルス
の繰返しの関数として形成されるランプ信号を発生する
ためのランプ信号発生回路ｔ１と、一方の入力でランプ
信号発生回路ｔ１から出力を受けかつ他方の入力で後で
説明される積分およびフィードバック回路ｔ２から出力
を受けるように結合される加算回路Ｓと、増幅機能が加
算回路Ｓに結合されるしきい値検出回路Ａ１と、しきい
値検出回路Ａ１からの出力に結合される出力端子Ｔｏｕ
ｔと、演算増幅器機能をＨして、基準電圧源Ｖｚからの
基準電圧に関してしきい値検出回路Ａ１からの出力を増
幅し、予め定められた基準電圧に関してしきい値検出回
路Ａ１からの出力を積分し、上で説明された加算回路の
他方の入力へ積分された出力を供給するための積分およ
びフィードバック回路ｔ２とを含む。ランプ信号発生回
路ｔ１は、それがランプ部分が入力パルスの繰返しの関
数として形成されるランプ信号を発生する機能を有して
いる限りは、積分回路または微分回路を含み得る。
ク図である。第１図に示されるパルス発生回路は所与の
パルス繰返し周波数のかつ可変であり得る所与の衝撃係
数の一連の入力パルスを受信するための入力端子Ｔｉｎ
と、入力端子Ｔｉｎに結合されて入力パルスに応答し、
パルス繰返し期間より短い時定数でランプ部分がパルス
の繰返しの関数として形成されるランプ信号を発生する
ためのランプ信号発生回路ｔ１と、一方の入力でランプ
信号発生回路ｔ１から出力を受けかつ他方の入力で後で
説明される積分およびフィードバック回路ｔ２から出力
を受けるように結合される加算回路Ｓと、増幅機能が加
算回路Ｓに結合されるしきい値検出回路Ａ１と、しきい
値検出回路Ａ１からの出力に結合される出力端子Ｔｏｕ
ｔと、演算増幅器機能をＨして、基準電圧源Ｖｚからの
基準電圧に関してしきい値検出回路Ａ１からの出力を増
幅し、予め定められた基準電圧に関してしきい値検出回
路Ａ１からの出力を積分し、上で説明された加算回路の
他方の入力へ積分された出力を供給するための積分およ
びフィードバック回路ｔ２とを含む。ランプ信号発生回
路ｔ１は、それがランプ部分が入力パルスの繰返しの関
数として形成されるランプ信号を発生する機能を有して
いる限りは、積分回路または微分回路を含み得る。
動作において、ランプ信号発生回路ｔ１は入力パルスに
応答してランプ部分が入力パルスの繰返しの関数として
形成されるランプ信号を発生し、さらにランプ信号発生
回路ｔ１からの出力はランプ信号のランプ部分が予め定
められたしきい値レベルでしきい値検出されるようにし
きい値検出回路Ａ１によりしきい値検出され、さらにし
きい値検出された出力は増幅され“てパルス波形の出力
を与える。次にしきい値検出回路Ａ１からのパルス波形
の出力は基準電圧源ＶＺからの基準電圧に関して増幅さ
れて入力パルス繰返し期間より長い時定数で積分され、
その結集積分された出力は加算回路Ｓを介してしきい値
検出回路Ａ１にフィードバックされる。しきい値検出回
路Ａ１、積分およびフィードバック回路ｔ２および加算
回路Ｓを含むフィードバックループで得られる直流成分
は基準電圧源Ｖｚからの基準電圧の関数で決定され、そ
れゆえ加算回路Ｓからの出力がしきい値検出されるしき
い値レベルはそれに従って、基準電圧源が適当に調整さ
れるときに基準電圧により決定される。他方で、しきい
値検出回路Ａ１のしきい値レベルはランプ信号のランプ
部分のしきい値検出の位相を決定するのに役立つ。した
がって、しきい値検出回路Ａ１からの出力パルスの衝撃
係数は主に基準電圧源ｖｚからの基準電圧により決定さ
れる。
応答してランプ部分が入力パルスの繰返しの関数として
形成されるランプ信号を発生し、さらにランプ信号発生
回路ｔ１からの出力はランプ信号のランプ部分が予め定
められたしきい値レベルでしきい値検出されるようにし
きい値検出回路Ａ１によりしきい値検出され、さらにし
きい値検出された出力は増幅され“てパルス波形の出力
を与える。次にしきい値検出回路Ａ１からのパルス波形
の出力は基準電圧源ＶＺからの基準電圧に関して増幅さ
れて入力パルス繰返し期間より長い時定数で積分され、
その結集積分された出力は加算回路Ｓを介してしきい値
検出回路Ａ１にフィードバックされる。しきい値検出回
路Ａ１、積分およびフィードバック回路ｔ２および加算
回路Ｓを含むフィードバックループで得られる直流成分
は基準電圧源Ｖｚからの基準電圧の関数で決定され、そ
れゆえ加算回路Ｓからの出力がしきい値検出されるしき
い値レベルはそれに従って、基準電圧源が適当に調整さ
れるときに基準電圧により決定される。他方で、しきい
値検出回路Ａ１のしきい値レベルはランプ信号のランプ
部分のしきい値検出の位相を決定するのに役立つ。した
がって、しきい値検出回路Ａ１からの出力パルスの衝撃
係数は主に基準電圧源ｖｚからの基準電圧により決定さ
れる。
第２図はこの発明のパルス発生回路の一実施例の概略図
である。ランプ信号発生回路ｔ１は入力抵抗器ＲＸ、利
得−ＧＯを有する増幅器ＡＯおよび増幅器ＡＯの入力と
出力間に結合されるコンデンサＣＸを含む。加算回路Ｓ
は抵抗器ＲＡおよび抵抗器ＲＢを含む抵抗器回路網を念
む。積分およびフィードバック回路ｔ２は利得Ｇ２を有
しかつ抵抗器ＲＹを介して増幅器Ａ１の出力に接続され
る反転入力と基準電圧源ｖｚに接続される非反転入力を
有する演算増幅器Ａ２と、増幅器Ａ２の入力および出力
間に接続されるコンデンサＣＹとを含む。それぞれ増幅
器ＡＯ１ＡｌおよびＡ２の利得−ＧＯ１Ｇ１およびＧ２
は比較的大きな値を有するように選択される。抵抗器Ｒ
ＸおよびコンデンサＣＸにより決定される時定数は増幅
器ＡＯが積分回路として役立ち得てランプ部分が入力パ
ルスの繰返しの関数として形成されるランプ信号を与え
るように選択される。
である。ランプ信号発生回路ｔ１は入力抵抗器ＲＸ、利
得−ＧＯを有する増幅器ＡＯおよび増幅器ＡＯの入力と
出力間に結合されるコンデンサＣＸを含む。加算回路Ｓ
は抵抗器ＲＡおよび抵抗器ＲＢを含む抵抗器回路網を念
む。積分およびフィードバック回路ｔ２は利得Ｇ２を有
しかつ抵抗器ＲＹを介して増幅器Ａ１の出力に接続され
る反転入力と基準電圧源ｖｚに接続される非反転入力を
有する演算増幅器Ａ２と、増幅器Ａ２の入力および出力
間に接続されるコンデンサＣＹとを含む。それぞれ増幅
器ＡＯ１ＡｌおよびＡ２の利得−ＧＯ１Ｇ１およびＧ２
は比較的大きな値を有するように選択される。抵抗器Ｒ
ＸおよびコンデンサＣＸにより決定される時定数は増幅
器ＡＯが積分回路として役立ち得てランプ部分が入力パ
ルスの繰返しの関数として形成されるランプ信号を与え
るように選択される。
第２図に示されるパルス発生回路の動作は、第２図の回
路の種々の部分の信号の波形を示すグラフを示す第３図
を参照するとよりよく理解されるであろう。入力端子Ｔ
ｉｎからの入力パルスＰＯはＡＯにより時定数ＲＸ−Ｃ
Ｘで積分され、その結果三角波形の出力Ｐ１が増幅ＷＡ
Ｏの出力から得られる。出力Ｐ１は抵抗器ＲＡを介して
増幅器Ａ１の入力に供給されるが、増幅ＳＡＩからの出
力が時定数ＲＹ−ＣＹで積分された値を含む出力は抵抗
ＷＲＢを介して増幅器Ａ１の入力に供給される。したが
って、増幅ＷＡＯからの出力および増幅器Ａ２からの出
力は抵抗器ＲＡおよびＲＢを含む加算回路Ｓにより加算
され、さらに加算された出力は増幅器Ａ１によりしきい
値検出される。
路の種々の部分の信号の波形を示すグラフを示す第３図
を参照するとよりよく理解されるであろう。入力端子Ｔ
ｉｎからの入力パルスＰＯはＡＯにより時定数ＲＸ−Ｃ
Ｘで積分され、その結果三角波形の出力Ｐ１が増幅ＷＡ
Ｏの出力から得られる。出力Ｐ１は抵抗器ＲＡを介して
増幅器Ａ１の入力に供給されるが、増幅ＳＡＩからの出
力が時定数ＲＹ−ＣＹで積分された値を含む出力は抵抗
ＷＲＢを介して増幅器Ａ１の入力に供給される。したが
って、増幅ＷＡＯからの出力および増幅器Ａ２からの出
力は抵抗器ＲＡおよびＲＢを含む加算回路Ｓにより加算
され、さらに加算された出力は増幅器Ａ１によりしきい
値検出される。
時定数ＲＹ−ＣＹは入力パルスの繰返し期間と比べると
十分に大きくなるように選択されるので、増幅器Ａ２か
らの出力は直流成分と考えられ得る。
十分に大きくなるように選択されるので、増幅器Ａ２か
らの出力は直流成分と考えられ得る。
その結果として、増幅器ＡＯからの出力が増幅器Ａ１に
よりしきい値検出されるときに、増幅器ＡＯからの三角
波形の出力は抵抗器ＲＢを介して増幅器Ａ２から人手可
能な直流成分でバイアスされる。
よりしきい値検出されるときに、増幅器ＡＯからの三角
波形の出力は抵抗器ＲＢを介して増幅器Ａ２から人手可
能な直流成分でバイアスされる。
増幅器Ａ１からの高レベルの出力電圧が■。Ｈｓ高レし
ル出力電圧Ｖ。Ｈの期間がｔ。Ｈ１増幅器Ａ１からの低
レベルの出力電圧がＶ。Ｌ１低レベル出力電圧Ｖ。Ｌの
期間がｔＯＬであると仮定すれば、増幅ｒＡＡ２の非反
転入力に与えられる基準電圧Ｖ、に関して次の方程式が
得られる。
ル出力電圧Ｖ。Ｈの期間がｔ。Ｈ１増幅器Ａ１からの低
レベルの出力電圧がＶ。Ｌ１低レベル出力電圧Ｖ。Ｌの
期間がｔＯＬであると仮定すれば、増幅ｒＡＡ２の非反
転入力に与えられる基準電圧Ｖ、に関して次の方程式が
得られる。
（ＶｏＩＩＸｔｏＩＩ）＋（ＶｏｔＸｔｏｔ）＝Ｖ２ｊ
ｏ Ｈ＋ｔｏ Ｌ −Ｔ （−
２）増幅器Ａ１が相補型ＭＯＳデバイスで実現されると
すれば、値Ｖ。、ＩおよびＶ。Ｌは公知であ１、力かつ
安定している。その結果として、増幅器Ａ１からの出力
の衝撃係数は入力パルスの繰返し期間Ｔとは無関係に基
準電圧ｖｚの関数で決定される。
ｏ Ｈ＋ｔｏ Ｌ −Ｔ （−
２）増幅器Ａ１が相補型ＭＯＳデバイスで実現されると
すれば、値Ｖ。、ＩおよびＶ。Ｌは公知であ１、力かつ
安定している。その結果として、増幅器Ａ１からの出力
の衝撃係数は入力パルスの繰返し期間Ｔとは無関係に基
準電圧ｖｚの関数で決定される。
第３図における前者の波形Ｐ２およびＰ３は衝撃係数が
１０％になるように調整された場合の増幅ＳＡＯからの
三角波形と増幅ＳＡＩからの出力パルスであり、さらに
第３図における後者の波形Ｐ２およびＰ３は衝撃係数が
９０％になるように調整された場合の増幅器ＡＯからの
三角波形と増幅器Ａ１からの出力パルスであることが指
摘される。
１０％になるように調整された場合の増幅ＳＡＯからの
三角波形と増幅ＳＡＩからの出力パルスであり、さらに
第３図における後者の波形Ｐ２およびＰ３は衝撃係数が
９０％になるように調整された場合の増幅器ＡＯからの
三角波形と増幅器Ａ１からの出力パルスであることが指
摘される。
増幅器Ａ２の利得Ｇ２が十分に大きくがっ差動入力の誤
差が安定していると仮定すれば、より長い繰返し期間の
しきい電圧ｖＴＨの変動および増幅器ＡＯおよびＡ１の
遅延時間の変動は増幅器Ａ２および時定数ＣＹ−ＲＹを
含む積分回路により無視され得る。さらに、出力パルス
の繰返し期間Ｔの大きさは増幅器Ａ２からの出力の三角
波形の振幅のみに影響を及ぼすので、増幅器Ａ１の利得
Ｇ１が十分に大きい限りは衝撃係数への影響が引き起こ
されることはない。
差が安定していると仮定すれば、より長い繰返し期間の
しきい電圧ｖＴＨの変動および増幅器ＡＯおよびＡ１の
遅延時間の変動は増幅器Ａ２および時定数ＣＹ−ＲＹを
含む積分回路により無視され得る。さらに、出力パルス
の繰返し期間Ｔの大きさは増幅器Ａ２からの出力の三角
波形の振幅のみに影響を及ぼすので、増幅器Ａ１の利得
Ｇ１が十分に大きい限りは衝撃係数への影響が引き起こ
されることはない。
第４図はこの発明のパルス発生回路の別な実施例の概略
図であり、第５図は第４図に示される回路の種々の部分
の信号の波形を示すグラフである。
図であり、第５図は第４図に示される回路の種々の部分
の信号の波形を示すグラフである。
第２図に示される実施例と比べると、第４図に示される
実施例は増幅器ＡＯおよびコンデンサＣＸならびに抵抗
器ＲＸ２で実現される微分回路を含むランプ信号発生回
路を採用するが、それの残余の部分は第２図に示される
ものと実質的に同じである。
実施例は増幅器ＡＯおよびコンデンサＣＸならびに抵抗
器ＲＸ２で実現される微分回路を含むランプ信号発生回
路を採用するが、それの残余の部分は第２図に示される
ものと実質的に同じである。
第５図に示される波形を参照すると、増幅器ＡＯからの
出力は三角波形ではなく、典型的には微分の場合に生じ
られる切込波形である。しかしながら、第５図に示され
た波形を参照すればわかるように、波形の差にもかかわ
らず、実質的には第３図に関連して説明されたのと同じ
動作が第４図の実施例の場合にも同様に起こる。
出力は三角波形ではなく、典型的には微分の場合に生じ
られる切込波形である。しかしながら、第５図に示され
た波形を参照すればわかるように、波形の差にもかかわ
らず、実質的には第３図に関連して説明されたのと同じ
動作が第４図の実施例の場合にも同様に起こる。
第６図はこの発明のパルス発生回路のさらなる実施例の
概略図である。第６図の実施例の場合には、ランプ信号
発生回路ｔ１はコンデンサＣｘおよび抵抗器ＲＸで実現
される微分回路の形式で実現され、積分およびフィード
バック回路【２は抵抗器ＲＹおよびコンデンサＣＹで実
現され、それの接続点は抵抗器ＲＸを介してＰチャネル
ＭＯＳトランジスタＰｃｈとＮチャネルトランジスタＮ
ｃｈを含む増幅器Ａで実現されるしきい値検出回路の入
力へ接続される。増幅器Ａは十分に大きな利得−〇、Ｌ
きい値検出のために十分に安定化されたしきい値レベル
、抵抗ＲＷと比べると十分に大きい直流入力抵抗および
抵抗ＲＹと比べると十分に小さな出力抵抗をＨするよう
にされる。そのような増幅器はＣＭＯＳ型論理インバー
タ／増幅器を含み得る。
概略図である。第６図の実施例の場合には、ランプ信号
発生回路ｔ１はコンデンサＣｘおよび抵抗器ＲＸで実現
される微分回路の形式で実現され、積分およびフィード
バック回路【２は抵抗器ＲＹおよびコンデンサＣＹで実
現され、それの接続点は抵抗器ＲＸを介してＰチャネル
ＭＯＳトランジスタＰｃｈとＮチャネルトランジスタＮ
ｃｈを含む増幅器Ａで実現されるしきい値検出回路の入
力へ接続される。増幅器Ａは十分に大きな利得−〇、Ｌ
きい値検出のために十分に安定化されたしきい値レベル
、抵抗ＲＷと比べると十分に大きい直流入力抵抗および
抵抗ＲＹと比べると十分に小さな出力抵抗をＨするよう
にされる。そのような増幅器はＣＭＯＳ型論理インバー
タ／増幅器を含み得る。
先の説明と同様に、次の方程式は増幅器Ａ１が固有に有
するしきい電圧ＶＴＨ％その出力の高レベルの電圧Ｖ。
するしきい電圧ＶＴＨ％その出力の高レベルの電圧Ｖ。
Ｈ１高レベルの期間ｔｏ１１％その出力の低レベルの電
圧■。、および低レベルの期間ｔ。Ｌの間で得られる。
圧■。、および低レベルの期間ｔ。Ｌの間で得られる。
（ＶｏＨＸｔｏＨ）÷（Ｖｏｔ×ｔｏｔ）”＝ＶｖＨｔ
ｏ 、Ｉ＋ｔｏ ｔ −Ｔ （４
）普通は、ＣＭＯ３集積回路はＶｖＨ−１／２Ｖｃｃお
よびＶ。Ｌ −Ｑ Ｖの関係を有するように設計される
。それゆえ、市場で入手可能なＣＭＯ３論理インバータ
／増幅器が増幅器Ａとして採用されるときには、５０％
の衝撃係数の出力パルスが入力パルスの繰返し期間およ
び衝撃係数とは無関係に得られる。しかしながら、この
実施例の積分およびフィードバック回路の直流利得が「
１」であるので、入力の衝撃係数の誤差を十分に除去す
ることは不可能である。任意の他の衝撃係数の出力パル
スが所望されるときには、インバータ／増幅器のしきい
値レベルｖＴＨはＣＭＯ３集積回路のパターンを適当に
設計することにより変えられる必要がある。
ｏ 、Ｉ＋ｔｏ ｔ −Ｔ （４
）普通は、ＣＭＯ３集積回路はＶｖＨ−１／２Ｖｃｃお
よびＶ。Ｌ −Ｑ Ｖの関係を有するように設計される
。それゆえ、市場で入手可能なＣＭＯ３論理インバータ
／増幅器が増幅器Ａとして採用されるときには、５０％
の衝撃係数の出力パルスが入力パルスの繰返し期間およ
び衝撃係数とは無関係に得られる。しかしながら、この
実施例の積分およびフィードバック回路の直流利得が「
１」であるので、入力の衝撃係数の誤差を十分に除去す
ることは不可能である。任意の他の衝撃係数の出力パル
スが所望されるときには、インバータ／増幅器のしきい
値レベルｖＴＨはＣＭＯ３集積回路のパターンを適当に
設計することにより変えられる必要がある。
この発明の詳細な説明されかつ例示されてきたが、それ
は例示および具体例としてのみであり、限定として理解
されるべきではないことがはっきりと理解されるべきで
あり、この発明の精神および範囲は前掲の特許請求の範
囲の表現によってのみ限定される。
は例示および具体例としてのみであり、限定として理解
されるべきではないことがはっきりと理解されるべきで
あり、この発明の精神および範囲は前掲の特許請求の範
囲の表現によってのみ限定される。
ｍ１図はこの発明のパルス発生回路の原理を示すブロッ
ク図である。 第２図はこの発明のパルス発生回路の一実施例の概略図
である。 第３図は第２図に示される回路の種々の部分の信号の波
形を示すグラフである。 第４図はこの発明のパルス発生回路の別な実施例の概略
図である。 第５図は第４図に示される回路の種々の部分の信号の波
形を示すグラフである。 第６図はこの発明のパルス発生回路のさらなる実施例の
概略図である。 図において、ｔｌはランプ信号発生回路、ｔ２は積分お
よびフィードバック回路、ＡＯは増幅器、Ａ１はしきい
値検出回路、Ａ２は演算増幅器、Ｓは加算回路である。 特許出願人 アドバンスト・マイクロ・ディバイシズ・
インコーホレーテッド
ク図である。 第２図はこの発明のパルス発生回路の一実施例の概略図
である。 第３図は第２図に示される回路の種々の部分の信号の波
形を示すグラフである。 第４図はこの発明のパルス発生回路の別な実施例の概略
図である。 第５図は第４図に示される回路の種々の部分の信号の波
形を示すグラフである。 第６図はこの発明のパルス発生回路のさらなる実施例の
概略図である。 図において、ｔｌはランプ信号発生回路、ｔ２は積分お
よびフィードバック回路、ＡＯは増幅器、Ａ１はしきい
値検出回路、Ａ２は演算増幅器、Ｓは加算回路である。 特許出願人 アドバンスト・マイクロ・ディバイシズ・
インコーホレーテッド
Claims (7)
- （１）一連の入力パルスに応答して予め定められ制御さ
れた衝撃係数を有する一連のパルスを発生するための回
路であって、 前記入力パルスに応答して、ランプ部分が前記入力パル
スの繰返しの関数として形成されるランプ信号を発生す
るための手段と、 前記ランプ信号発生手段に結合されて、予め定められた
しきい値レベルで前記ランプ信号の前記ランプ部分をし
きい値検出するための手段と、前記しきい値検出手段の
出力から前記しきい値検出手段の入力に結合されて、前
記しきい値検出手段の出力を積分しかつそれを前記しき
い値検出手段の入力にフィードバックするための手段と
、前記積分およびフィードバック手段および前記しきい
値検出手段に結合されて、基準電圧を与えて前記しきい
値検出手段のしきい値検出レベルを決定するための基準
電圧源手段とを含む、回路。 - （２）前記ランプ信号発生手段が、入力パルスに応答し
て前記入力パルスを積分してランプ部分が前記入力パル
スの積分の結果として形成されるランプ信号を与えるた
めの手段を含む、請求項１に記載のパルス発生回路。 - （３）前記ランプ信号発生手段が、入力パルスに応答し
て前記入力パルスを微分してランプ部分が前記入力パル
スの微分の結果として形成されるランプ信号を与えるた
めの手段を含む、請求項１に記載のパルス発生回路。 - （４）前記ランプ信号発生手段からの出力と前記積分お
よびフィードバック手段からの出力を加算するための加
算手段をさらに含む、請求項１に記載の一連のパルスを
発生するための回路。 - （５）前記積分およびフィードバック手段が前記しきい
値検出手段からの出力を増幅するための増幅手段と、 前記増幅手段からの出力を積分するための積分回路手段
とを含む、請求項１に記載のパルスを発生するための回
路。 - （６）前記増幅手段が前記しきい値検出手段からの出力
と前記基準電圧手段からの基準電圧とを受けるようにさ
れる演算増幅手段を含む、請求項５に記載のパルスを発
生するための回路。 - （７）前記しきい値検出手段が予め定められたしきい電
圧を有する電界効果デバイスを含む増幅器を含み、さら
に 前記基準電圧源手段が前記電界効果デバイスの前記予め
定められたしきい電圧に基づいたしきい値検出レベルを
決定するための手段を含む、請求項１に記載のパルスを
発生するための回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12689888A JPH01307312A (ja) | 1988-05-23 | 1988-05-23 | 予め定められ制御された衝撃係数を有する一連のパルスを発生するための回路 |
| EP19890305155 EP0343899A3 (en) | 1988-05-23 | 1989-05-22 | Circuit for generating pulses having controlled duty cycle |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12689888A JPH01307312A (ja) | 1988-05-23 | 1988-05-23 | 予め定められ制御された衝撃係数を有する一連のパルスを発生するための回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01307312A true JPH01307312A (ja) | 1989-12-12 |
Family
ID=14946609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12689888A Pending JPH01307312A (ja) | 1988-05-23 | 1988-05-23 | 予め定められ制御された衝撃係数を有する一連のパルスを発生するための回路 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0343899A3 (ja) |
| JP (1) | JPH01307312A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4018615A1 (de) * | 1989-06-09 | 1990-12-13 | Licentia Gmbh | Schaltungsanordnung zur aufbereitung eines oszillatorsignals |
| DE4020977A1 (de) * | 1990-07-02 | 1992-01-16 | Broadcast Television Syst | Schaltungsanordnung zur erzeugung eines symmetrischen impulssignals |
| US5136264A (en) * | 1990-12-05 | 1992-08-04 | At&T Bell Laboratories | Transmitter including an fsk modulator having a switched capacitor |
| FI96551C (fi) * | 1993-11-24 | 1996-07-10 | Nokia Telecommunications Oy | Menetelmä ja laite kellosignaalin symmetroimiseksi |
| AU1726795A (en) * | 1994-02-15 | 1995-08-29 | Rambus Inc. | Amplifier with active duty cycle correction |
| EP1146642B1 (en) * | 1995-05-26 | 2006-12-27 | Rambus Inc. | Phase shifter for use in a quadrature clock generator |
| GB9522223D0 (en) * | 1995-10-31 | 1996-01-03 | Sgs Thomson Microelectronics | A circuit for generating an output signal having a 50% duty cycle |
| US6833743B2 (en) | 2002-10-29 | 2004-12-21 | Gong Gu | Adjustment of a clock duty cycle |
| JP4781744B2 (ja) | 2005-08-05 | 2011-09-28 | ローム株式会社 | 電源装置及びこれを用いた電気機器 |
| DE102007054326A1 (de) * | 2007-11-14 | 2009-05-20 | Siemens Ag | Empfangsschaltung für ein frequenzumgetastetes Eingangssignal, Modem mit einer derartigen Empfangsschaltung, Messumformer, Stellungsregler sowie Ein- und Ausgabebaugruppe |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5949014A (ja) * | 1982-09-14 | 1984-03-21 | Mitsubishi Electric Corp | 波形整形回路 |
| US4616332A (en) * | 1982-09-24 | 1986-10-07 | The Foxboro Company | Apparatus for converting analog-format signals to pulse-format signals |
| LU86638A1 (de) * | 1986-03-14 | 1987-04-02 | Siemens Ag | Schaltungsanordnung zur zeitregeneration von breitband-digitalsignalen |
-
1988
- 1988-05-23 JP JP12689888A patent/JPH01307312A/ja active Pending
-
1989
- 1989-05-22 EP EP19890305155 patent/EP0343899A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0343899A2 (en) | 1989-11-29 |
| EP0343899A3 (en) | 1990-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5619170A (en) | PLL timing generator with voltage controlled oscillator | |
| JPS603098A (ja) | 電圧電流変換回路 | |
| JPH01307312A (ja) | 予め定められ制御された衝撃係数を有する一連のパルスを発生するための回路 | |
| JPS61214615A (ja) | 集積回路 | |
| JPS60223319A (ja) | ５０％デユ−テイサイクル出力信号を持つた周波数２倍器 | |
| US5019722A (en) | Threshold crossing detection with improved noise rejection | |
| US6140880A (en) | Circuits, architectures and methods for detecting and correcting excess oscillator frequencies | |
| US4034309A (en) | Apparatus and method for phase synchronization | |
| US4395703A (en) | Precision digital random data generator | |
| EP0343898A2 (en) | Frequency doupling circuit | |
| EP0164616B1 (en) | Field effect transistor timing signal generator circuit | |
| US5831567A (en) | Method and signal processing apparatus for generating digital signal from analog signal | |
| US4843340A (en) | Monolithically integrable controller circuit | |
| US20060114042A1 (en) | Duty cycle correction circuit | |
| EP0377978B1 (en) | A PLL control apparatus | |
| JP2880013B2 (ja) | クロック発振回路及びクロック抽出回路 | |
| US3946253A (en) | Pulse train generator | |
| US20230387889A1 (en) | Clock generator and electronic device including the same | |
| KR101153911B1 (ko) | 링 오실레이터 | |
| JP2823300B2 (ja) | 直交発振回路 | |
| JPS6138264Y2 (ja) | ||
| JPH06224747A (ja) | 分周回路 | |
| JPH05268020A (ja) | クロック切換回路 | |
| JPS62111519A (ja) | Ｐｗｍ波発生回路 | |
| JPH0846494A (ja) | 波形整形回路 |