FI96551C - Menetelmä ja laite kellosignaalin symmetroimiseksi - Google Patents
Menetelmä ja laite kellosignaalin symmetroimiseksi Download PDFInfo
- Publication number
- FI96551C FI96551C FI935225A FI935225A FI96551C FI 96551 C FI96551 C FI 96551C FI 935225 A FI935225 A FI 935225A FI 935225 A FI935225 A FI 935225A FI 96551 C FI96551 C FI 96551C
- Authority
- FI
- Finland
- Prior art keywords
- clock signal
- pulse
- voltage
- edge
- balanced
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
Description
9655
Menetelmä ja laite kellosignaalin symmetroimiseksi
Keksinnön kohteena on menetelmä ja laite kello-signaalin symmetroimiseksi.
5 Monilla komponenteilla, kuten mikroprosessoreilla on tiukat laatuvaatimukset koskien käytettävän kellosignaalin pulssisuhteen symmetriaa, etenkin toimittaessa lähellä komponentille sallittua ylärajataajuutta.
Kellosignaalin symmetrointi voidaan suorittaa 10 automaattisesti käyttämällä takaisinkytkettyä säätäjää. Tunnetussa (vrt. esim. US-patentti 4,959,557) laitteessa kellosignaali johdetaan alipäästösuotimen kautta AC-kyt-kettynä puskuripiirille, jonka lähdöstä saadaan symmet-roitu kellosignaali. Pulssisuhteen säätö on toteutettu 15 siten, että puskuripiirin lähtösignaali johdetaan inte-graattorille, josta saadaan signaalin pulssisuhteeseen verrannollinen DC-jännite. Tätä jännitettä ja haluttua pulssisuhteen asetusarvojännitettä verrataan vahvistimessa, joka muodostaa mitatun ja asetusarvojännitteen 20 perusteella ohjausjännitteen. Tämä ohjausjännite johdetaan bias-jännitteeksi samaan puskuripiirin tuloon, johon on viety myös symmetroitava kellosignaali. Bias-jännitteellä ohjataan puskuripiirin näkemää triggaustasoa tulevassa kellosignaalissa.
25 Koska tuleva kellosignaalin nousu- ja laskureuno- ja on loivennettu alipäästösuotimella, muuttuu bias-jän-nitteen muuttuessa myös puskuripiirin ulostulosignaalin pulssisuhde. Säätäjä pyrkii etsimään tulevasta kellosignaalista sellaisen triggaustason, jonka ylä- ja alapuo-30 lella kellosignaalin tilojen kestot ovat yhtä pitkät.
Normaalisti kaupallisesti saatavien tavallisten kideoskillaattoreiden pulssisuhteeksi luvataan noin 40/60. Haluttaessa parempaa pulssisuhdetta oskillaattorin hinta nousee merkittävästi. Käsin säädettäessä puls-35 sisuhdetta valmistettavan laitteen tuotantotestauskus- 2 9655 tannukset kasvavat.
Tunnetun takaisinkytkettyyn säätösilmukkaan perustuvan laitteen varjopuolet ovat: - rajoituksen asettaminen tulevan signaalin puls-5 sisuhteelle, jolloin laite yrittää löytää tulevasta signaalista sellaisen triggaustason, jonka ylä- ja alapuolella signaalien jaksot ovat yhtä pitkät. Riittävän huonolla tulevan signaalin pulssisuhteella tällaista trig-gaustasoa ei löydy.
10 - säätötarkkuus on riippuvainen tulevan signaalin pulssisuhteesta.
- laitteen muodostaman kellosignaalin molemmat reunat ovat satunnaisessa vaiheessa tulevan kellosignaalin reunojen vaiheisiin nähden, eli laitetta ei voi 15 käyttää hajautetuissa sovelluksissa, joissa tulevan kellosignaalin jommankumman reunan vaihe tulee säilyttää.
Tämän keksinnön tarkoituksena on aikaansaada menetelmä ja laite kellosignaalin symmetroimiseksi, jolla ei ole edellä mainittuja rajoituksia ja haittoja. Tämän 20 aikaansaamiseksi keksinnön mukaiselle menetelmälle on tunnusomaista se, että symmetroitavan kellosignaalin kunkin pulssin nousevalla tai laskevalla reunalla muodostetaan vastaavan symmetroidun kellosignaalin pulssin ensimmäinen reuna, mitataan symmetroidun kellosignaalin 25 pulssisuhdetta ja säädetään mitatun pulssisuhteen perus teella säätösilmukan avulla symmetroidun kellosignaalin pulssin toisen reunan sijaintia asettavaa aikavakiopii-riä siten, että symmetroidun kellosignaalin pulssin toinen reuna asettuu haluttuun kohtaan symmetroidussa kel-30 losignaalissa.
Keksinnön mukaisen menetelmän avulla voidaan pulssisuhteeltaan huonokin kellosignaali symmetroida sopivaksi käytettäväksi ajastukseltaan kriittisissä sovelluksissa. Keksinnön mukaisen laitteen toteutus on yksin-35 kertainen. Tunnetun säätäjään perustuvan ratkaisun ra il 3 9655' joitukset on poistettu muodostamalla symmetroidun kello-signaalin toinen reuna suoraan symmetroitavasta kello-signaalista ja toinen reuna itsenäisesti säädettävän aikavakiopiirin avulla.
5 Keksinnön mukaiselle laitteelle ja keksinnön muille edullisille sovellutusmuodoille on tunnusomaista se, mitä jäljempänä olevissa patenttivaatimuksissa on esitetty.
Keksintöä selostetaan seuraavassa yksityiskohtai-10 semmin esimerkin avulla viittaamalla oheiseen piirustukseen, jossa kuvio 1 esittää keksinnön mukaista laitetta kellosignaalin symmetroimiseksi, ja kuvio 2 esittää kuvion 1 mukaiseen kytkentään 15 liittyvää ajastuskaaviota.
Kuviossa 1 tuleva symmetroitava kellosignaali Fin johdetaan kelloksi D-kiikkupiirille IC. Kellosignaalin
Fin nousevan reunan kohdalla saadaan IC:n lähdöstä Q 1-tilainen signaali. Samalla hetkellä IC:n Q lähdöstä saa-20 daan O-tilainen signaali, jolloin diodin Dl jännite muuttuu estosuuntaiseksi.
D-kiikun IC RESET-tulo R on kytketty aikava-kiopiiriin Rl ja Cl. Jännitteen Vadj avulla puretaan kondensaattorin Cl jännitettä, kunnes IC tunnistaa R-sig-25 naalin. Tällöin D-kiikun lähtö Q muuttuu O-tilaiseksi ja lähtö Q 1-tilaiseksi, jolloin kondensaattori Cl latautuu diodin Dl kautta vakiojännitteeseen ja R-signaali passivoituu.
Edellä kuvattu toistuu jokaisen tulevan signaalin 30 nousureunan jälkeen. Täten D-kiikun IC lähdöstä saadaan ulos kellosignaali Fout, jonka nousureuna on tulevan sym-metroitavan kellosignaalin Fin nousureunan kohdalla ja jonka laskureunan paikan määrää aikavakiopiiri Rl ja Cl.
Muodostettu Fout signaali symmetroidaan käyttäen 35 hyväksi takaisinkytkettyä säätösilmukkaa. Kellosignaali 4
9 6 9 F
Fout johdetaan integraattoriin R6 ja C2, jonka lähdöstä saatava Fout-signaalin pulssisuhteeseen verrannollinen DC-jännite Vd johdetaan operaatiovahvistimen A invertoivaan tuloon. Vahvistimelle A on johdettu myös pulssisuhteen 5 asetusarvoa vastaava jännite Vref jännite jakajan R4 ja R5 kautta.
Vahvistin A vertaa muodostetun kellosignaalin Fout pulssisuhteeseen verrannollista jännitettä Vd asetusarvo-jännitteeseen Vre£ ja muodostaa ohjaus jännitteen Vadj, jol-10 la ohjataan aikavakiopiiriä Rl ja Cl. Jos muodostetun kellosignaalin 1-tilan pituus on liian suuri 0-tilan pituuteen nähden, pienentää vahvistin A ohjausjännitettä Vadj. Tällöin kondensaattori Cl purkautuu nopeammin ja R-signaali aktivoituu aikaisemmin, joten pulssisuhde kor-15 jautuu. Kellosignaalin Fout 0-tilan ollessa liian pitkä vahvistin A nostaa ohjaus jännitettä Vadj, jolloin R-sig-naali aktivoituu myöhemmin.
Lopputuloksena D-kiikusta IC saadaan ulos symmet-roitu kellosignaali Fout. Aikavakiopiirin Rl ja Cl arvot 20 mitoitetaan käytettävän kellosignaalin taajuuden mukaan. Mitoituksen tarkkuus vaikuttaa myös saavutettavaan säädön tarkkuuteen.
Keksinnön mukaista laitetta voidaan käyttää sym-metroimaan digitaalisten puhelinkeskusten, kuten esim. 25 Nokia DX 200 -keskuksen synkronointiyksikön kideoskil-laattorin muodostama 16,384 MHz taajuinen kellosignaali. Seuraavassa on esitetty kuvion 1 mukaisin viitemerkin-nöin tähän tarkoitukseen sopivan laitteen osaluettelo. 1 2 3 4 5 6
II
Fin = 16,384 MHz, Vref= 2,5 V
2
IC 74AC74 R5 1 kQ
3
A LF356 R6 1 kQ
4
Rl 270 Q Cl 47 pF
5
R2 10 kQ C2 100 nF
6 R3 1 kQ Dl 1N4153
R4 10 kQ
5 9655
Kaikki ylläolevassa osaluettelossa esiintyvät komponentit ovat vakiokomponentteja, joiden hankinta ja käyttö ovat alan ammattimiehelle selviä asioita. Lisäksi on selvää, että aikavakiopiirin komponenttiarvot on mi-5 toitettava sovelluskohtaisesti symmetroitavan kellosignaalin taajuuden mukaan.
Vahvistimen A vahvistukseksi on tässä valittu arvoksi -10. Vahvistin vertaa asetetun pulssisuhteen referenssi jännitteen Vref (+2,5 V) suuruutta jännitteeseen Vd, 10 joka on verrannollinen muodostetun kellosignaalin puls-sisuhteeseen. Vahvistin A pyrkii säätämään jännitteen Vd as etu s arvoon Vref.
Alan ammattimiehelle on selvää, että keksinnön eri sovellutusmuodot eivät rajoitu ylläesitettyyn esi-15 merkkiin, vaan että ne voivat vaihdella oheisten patenttivaatimusten puitteissa.
« * f
Claims (5)
1. Menetelmä kellosignaalin symmetroimiseksi, tunnettu siitä, että symmetroitavan kellosignaalin 5 (Fin) kunkin pulssin nousevalla tai laskevalla reunalla muodostetaan vastaavan symmetroidun kellosignaalin (Fout) pulssin ensimmäinen reuna, mitataan symmetroidun kellosignaalin pulssisuhdetta ja säädetään mitatun pulssisuhteen perusteella säätösilmukan (R6,C2,A) avulla symmetroidun kello-10 signaalin pulssin toisen reunan sijaintia asettavaa aikava-kiopiiriä (Rl,Cl) siten, että symmetroidun kellosignaalin <Fout) pulssin toinen reuna asettuu haluttuun kohtaan sym-metroidussa kellosignaalissa.
2. Patenttivaatimuksen 2 mukainen menetelmä, t u n-15 n e t t u siitä, että säätösilmukassa (R6,C2,A) symmetroidun kellosignaalin (Fout) pulssisuhteen mittaustulosta edustava jännite (Vd) verrataan ennalta asetettuun jännitteeseen (Vref), ja muodostetaan aikavakiopiirille (Rl,Cl) ohjaus jännite (Vadj), jonka suuruus riippuu muodostetun kello- 20 signaalin (Fout) 1-tilan pituudesta sen 0-tilan pituuteen nähden.
3. Laite symmetroitavan kellosignaalin symmetroimiseksi, joka sisältää integraattorin symmetroidun kellosignaalin pulssisuhteeseen verrannollisen jännitteen muodosta- ·.' 25 miseksi, tunnettu siitä, että se edelleen sisäl tää: - aikavakiopiirin (Rl, Cl), jolla on muuttuva lähtö-jännite, - pulssinmuodostuvälineen (IC), joka vasteena siihen 30 johdetun symmetroitavan pulssin (Fin) reunalle muodostaa symmetroidun pulssin (Fout) ensimmäisen reunan ja vasteena sille, että siihen johdettu muuttuva lähtöjännite (R) saavuttaa herätearvon, muodostaa symmetroidun pulssin toisen reunan, 35. ohjausjännitteen muodostamisvälineen (A, R2,R3), li 7 9655 jonka lähtö on kytketty aikavakiopiiriin (Rl, Cl) siten, että ohjaus jännite (Vadj) määrää muuttuvan lähtö jännitteen (R) muutosnopeuden, jolloin mainitun ohjaus jännitteen (Vadj) perusteella pulssin toinen reuna asettuu niin, että muodos-5 tuu symmetroitu kellosignaali.
4. Patenttivaatimuksen 3 mukainen laite, tunnettu siitä, että ohjausjännitteen muodostamisväline on vahvistin (A), jonka lähdöstä saatava ohjausjännite (Vadj) muuttuu vasteena siihen johdettujen pulssisuhteeseen 10 verrannollisen jännitteen (Vd) ja vertailu jännitteen (Vre() eroon.
5. Patenttivaatimuksen 3 mukainen laite, tunnettu siitä, että aikavakiopiiri sisältää energiaa varastoivan elimen (Cl) siten kytkettynä, että ohjausjän- 15 nitteen muodostamisväline purkaa sen jännitettä ensimmäisen pulssinreunan muodostamishetkestä lähtien maksimiarvostaan kohti ohjausjännitettä (Vadj) ja että toisen pulssinreunan muodostamishetkestä lähtien energiaa varastoiva elin (Cl) kytkeytyy pulssinmuodostusvälineeseen (IC), joka lataa mai- 20 nittua elintä (Cl) niin, että mainittu lähtöjännite nousee maksimiarvonsa. 9655
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI935225A FI96551C (fi) | 1993-11-24 | 1993-11-24 | Menetelmä ja laite kellosignaalin symmetroimiseksi |
| PCT/FI1994/000525 WO1995015030A1 (en) | 1993-11-24 | 1994-11-24 | Method and device for symmetrizing a clock signal |
| AU81465/94A AU680066C (en) | 1993-11-24 | 1994-11-24 | Method and device for symmetrizing a clock signal |
| CN94194273A CN1092422C (zh) | 1993-11-24 | 1994-11-24 | 使时钟信号对称化的方法和装置 |
| US08/649,721 US5786718A (en) | 1993-11-24 | 1994-11-24 | Method and device for symmetrizing a clock signal |
| EP95900786A EP0775387A1 (en) | 1993-11-24 | 1994-11-24 | Method and device for symmetrizing a clock signal |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI935225 | 1993-11-24 | ||
| FI935225A FI96551C (fi) | 1993-11-24 | 1993-11-24 | Menetelmä ja laite kellosignaalin symmetroimiseksi |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| FI935225A0 FI935225A0 (fi) | 1993-11-24 |
| FI935225A FI935225A (fi) | 1995-05-25 |
| FI96551B FI96551B (fi) | 1996-03-29 |
| FI96551C true FI96551C (fi) | 1996-07-10 |
Family
ID=8539003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI935225A FI96551C (fi) | 1993-11-24 | 1993-11-24 | Menetelmä ja laite kellosignaalin symmetroimiseksi |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5786718A (fi) |
| EP (1) | EP0775387A1 (fi) |
| CN (1) | CN1092422C (fi) |
| FI (1) | FI96551C (fi) |
| WO (1) | WO1995015030A1 (fi) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6060922A (en) * | 1998-02-20 | 2000-05-09 | Industrial Technology Research Institute | Duty cycle control buffer circuit with selective frequency dividing function |
| US6088415A (en) * | 1998-02-23 | 2000-07-11 | National Semiconductor Corporation | Apparatus and method to adaptively equalize duty cycle distortion |
| US6445219B1 (en) * | 1999-02-08 | 2002-09-03 | Siemens Aktiengesellschaft | Method and circuit configuration for converting a frequency signal to a DC voltage |
| DE19927903A1 (de) * | 1999-06-18 | 2000-12-28 | Bosch Gmbh Robert | Vorrichtung zum Betreiben einer Last |
| US20070024338A1 (en) * | 2005-07-28 | 2007-02-01 | Altera Corporation, A Corporation Of Delaware | Circuitry and methods for programmably adjusting the duty cycles of serial data signals |
| US20080136468A1 (en) * | 2006-12-06 | 2008-06-12 | Dandan Li | Method and system for doubling phase-frequency detector comparison frequency for a fractional-n pll |
| CN101087132B (zh) * | 2007-07-10 | 2010-05-19 | 中国人民解放军国防科学技术大学 | 基于相位合成的时钟50%占空比调节方法 |
| CN106921370B (zh) * | 2017-02-20 | 2021-04-13 | 江苏旭微科技有限公司 | 时钟信号的占空比调整电路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4449102A (en) * | 1982-03-15 | 1984-05-15 | Bell Telephone Laboratories, Incorporated | Adaptive threshold circuit |
| JPH01307312A (ja) * | 1988-05-23 | 1989-12-12 | Advanced Micro Devicds Inc | 予め定められ制御された衝撃係数を有する一連のパルスを発生するための回路 |
| US4959557A (en) * | 1989-05-18 | 1990-09-25 | Compaq Computer Corporation | Negative feedback circuit to control the duty cycle of a logic system clock |
| DE4020977A1 (de) * | 1990-07-02 | 1992-01-16 | Broadcast Television Syst | Schaltungsanordnung zur erzeugung eines symmetrischen impulssignals |
-
1993
- 1993-11-24 FI FI935225A patent/FI96551C/fi active
-
1994
- 1994-11-24 CN CN94194273A patent/CN1092422C/zh not_active Expired - Fee Related
- 1994-11-24 WO PCT/FI1994/000525 patent/WO1995015030A1/en not_active Application Discontinuation
- 1994-11-24 US US08/649,721 patent/US5786718A/en not_active Expired - Fee Related
- 1994-11-24 EP EP95900786A patent/EP0775387A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| CN1136371A (zh) | 1996-11-20 |
| EP0775387A1 (en) | 1997-05-28 |
| CN1092422C (zh) | 2002-10-09 |
| WO1995015030A1 (en) | 1995-06-01 |
| US5786718A (en) | 1998-07-28 |
| FI935225A (fi) | 1995-05-25 |
| AU8146594A (en) | 1995-06-13 |
| FI935225A0 (fi) | 1993-11-24 |
| FI96551B (fi) | 1996-03-29 |
| AU680066B2 (en) | 1997-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI96551C (fi) | Menetelmä ja laite kellosignaalin symmetroimiseksi | |
| GB2209443A (en) | Stabilized phase locked loop | |
| CN114337607B (zh) | 一种时钟信号占空比修调电路 | |
| US7106140B2 (en) | Calibratable phase-locked loop | |
| US5343167A (en) | One-shot control circuit for tracking a voltage-controlled oscillator | |
| JPH07264055A (ja) | 周波数ロックドループ | |
| JP2006270424A (ja) | 基準信号に基づいて信号を発生させる発振装置 | |
| US3641461A (en) | Temperature compensated crystal oscillator | |
| FI87868B (fi) | Slingfilter foer en frekvenssyntetisator | |
| CN105227179B (zh) | 振荡电路 | |
| JPH01157612A (ja) | 電圧制御発振回路 | |
| JPS5458467A (en) | Electronic watch | |
| AU680066C (en) | Method and device for symmetrizing a clock signal | |
| US20080211590A1 (en) | Method and system for a varactor-tuned voltage-controlled ring oscillator with frequency and amplitude calibration | |
| KR100970916B1 (ko) | 위상 동기 루프의 루프-필터의 튜닝 | |
| JPS5938759Y2 (ja) | 位相同期回路 | |
| SU1067602A1 (ru) | Перестраиваемый синхронизируемый генератор | |
| SU455454A1 (ru) | Синхронный фильтр | |
| JPH02290332A (ja) | 位相ロックループ回路 | |
| KR100537877B1 (ko) | 컨트롤러 내장형 디지탈 위상 동기 루프_ | |
| SU1594507A1 (ru) | Стабилизированный преобразователь посто нного напр жени | |
| JPS54129959A (en) | Phase lock loop circuit | |
| JPS61135228A (ja) | 周波数可変発振装置 | |
| JPS57174928A (en) | Adjusting circuit for delay time | |
| JPH0358626A (ja) | 位相同期制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BB | Publication of examined application |