JPS5938759Y2 - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPS5938759Y2 JPS5938759Y2 JP9483379U JP9483379U JPS5938759Y2 JP S5938759 Y2 JPS5938759 Y2 JP S5938759Y2 JP 9483379 U JP9483379 U JP 9483379U JP 9483379 U JP9483379 U JP 9483379U JP S5938759 Y2 JPS5938759 Y2 JP S5938759Y2
- Authority
- JP
- Japan
- Prior art keywords
- variable frequency
- frequency oscillator
- low
- phase difference
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】
本考案は位相同期回路に関するものである。
従来の位相同期の例を第１図に示しである。
この同期回路は可変周波数発振器５と入力端子１より入
力された入力パルス信号と前記可変周波数発振器５の出
力パルス信号との位相差を検出するデジタル位相比較器
２と、前記デジタル位相比較器２の出力端子に接続され
位相差信号を出力し、前記可変周波数発振器５を制御す
る低域ろ波器３とにより構成されている。
力された入力パルス信号と前記可変周波数発振器５の出
力パルス信号との位相差を検出するデジタル位相比較器
２と、前記デジタル位相比較器２の出力端子に接続され
位相差信号を出力し、前記可変周波数発振器５を制御す
る低域ろ波器３とにより構成されている。
この回路に釦いてデジタル位相比較器２の出力パルスの
高および低レベルは温度により大きく変動する（たとえ
ば−２０℃〜＋６０℃で０．５Ｖ変動する）ので、低域
ろ波器３の出力の位相差信号の直流成分が変動し、位相
同期回路の引込み周波数範囲が変動するという欠点を有
する。
高および低レベルは温度により大きく変動する（たとえ
ば−２０℃〜＋６０℃で０．５Ｖ変動する）ので、低域
ろ波器３の出力の位相差信号の直流成分が変動し、位相
同期回路の引込み周波数範囲が変動するという欠点を有
する。
本考案の目的は、前述の欠点を除去した位相同期回路を
提供することにある。
提供することにある。
本考案の特徴は、デジタル位相比較器の相補パルスの出
力を各々低域ろ波器に通して得られる２つの位相差信号
を差動増巾器の２つの入力端子に供給し、湿度による位
相差信号の直流変動を除去することにある。
力を各々低域ろ波器に通して得られる２つの位相差信号
を差動増巾器の２つの入力端子に供給し、湿度による位
相差信号の直流変動を除去することにある。
以下、図面を参照しながら本考案を詳細に説明する。
第２図は本考案の一実施例である。図に釦いて、１は入
力端子、２はデジタル位相比較器（たとえばＳ−Ｒフリ
ップフロップ）、３．３’は低域ろ波器（抵抗３１ 、
３１’およびコンデンサー）３２．３ブを含む。
力端子、２はデジタル位相比較器（たとえばＳ−Ｒフリ
ップフロップ）、３．３’は低域ろ波器（抵抗３１ 、
３１’およびコンデンサー）３２．３ブを含む。
）６は差動増巾器、５は可変周波数発振器、４は出力端
子である。
子である。
入力端子１の入力パルス信号と可変周波数発振器の出力
パルス信号はデジタル位相比較器２に供給される。
パルス信号はデジタル位相比較器２に供給される。
このデジタル位相比較器２のＱ、Ｑの２出力パルスは、
各々低域ろ波器３．ゴに印加され位相差信号に変換され
、差動増巾器６の反転、非反転入力端子に供給される。
各々低域ろ波器３．ゴに印加され位相差信号に変換され
、差動増巾器６の反転、非反転入力端子に供給される。
これら入力端子の差動成分は可変周波数発振器５に加え
られる。
られる。
湿度変動によってデジタル位相比較器２のＱ、Ｑの出力
の高レベルおよび低レベルが変動するので、ろ波器３，
３′の出力の直流分が変動する。
の高レベルおよび低レベルが変動するので、ろ波器３，
３′の出力の直流分が変動する。
そこで同一回路２内のＱ、Ｑの出力レベルの温度による
変動は等しり・ので、ろ波器３，３′の出力の直流変動
分はほぼ等しい。
変動は等しり・ので、ろ波器３，３′の出力の直流変動
分はほぼ等しい。
これを差動増巾器６に入力すると差動増巾器６によって
互いの温度による直流変動分が打ち消し合い、差動増巾
器６の出力では温度による直流分の変動がない位相差信
号が得られ、温度変動に対して安定な位相同期回路が得
られることになる。
互いの温度による直流変動分が打ち消し合い、差動増巾
器６の出力では温度による直流分の変動がない位相差信
号が得られ、温度変動に対して安定な位相同期回路が得
られることになる。
以上、この本考案は温度補償について詳述したか、電源
変動に対しても位相比較器２のＱ、Ｑ出力の高低レベル
の変動がある７５曳それに対しても同様の効果を生じ、
Ｙ源変動に対しても強くなる利点がある。
変動に対しても位相比較器２のＱ、Ｑ出力の高低レベル
の変動がある７５曳それに対しても同様の効果を生じ、
Ｙ源変動に対しても強くなる利点がある。
第３図は本考案の一実施例である。
この回路はデジタル位相比較器２、ＩＣパッケージ７、
低域ろ波器３．ぎ、差動増巾器６、可変周波数発振器５
により構成されている。
低域ろ波器３．ぎ、差動増巾器６、可変周波数発振器５
により構成されている。
第２図との相違は、デジタル位相比較器２の出力よりＩ
Ｃパッケージ７内のＩＣ論理回路によって位相の反転し
たデジタル信号を作り、それぞれを低域ろ波器３および
ぎを通したあと差動増巾器６に供給し、温度による直流
分の変動があい位相差信号を得ている点である○ 第２図の位相比較器２としてＡＮＤ回路を用いたカヘ他
の位相比較論理回路（たとえばＥＸ、ＯＲ。
Ｃパッケージ７内のＩＣ論理回路によって位相の反転し
たデジタル信号を作り、それぞれを低域ろ波器３および
ぎを通したあと差動増巾器６に供給し、温度による直流
分の変動があい位相差信号を得ている点である○ 第２図の位相比較器２としてＡＮＤ回路を用いたカヘ他
の位相比較論理回路（たとえばＥＸ、ＯＲ。
フリップフロップ等）を用いてもよい、第３図のＩＣパ
ッケージ７内の論理回路としてＮＡＮ［］路を用いたが
、他のゲート回路（たとえばＮＯＲ等）を用いてもよい
ことは明らかである。
ッケージ７内の論理回路としてＮＡＮ［］路を用いたが
、他のゲート回路（たとえばＮＯＲ等）を用いてもよい
ことは明らかである。
第１図は従来の位相同期回路、第２図むよび第３図は本
考案の同期回路例を示す。 図において、１は入力端子、２は位相比較器、３は低域
ろ波器、４は出力端子、５は可変周波数発振器、６は差
動増幅器、７はＩＣパッケージである。
考案の同期回路例を示す。 図において、１は入力端子、２は位相比較器、３は低域
ろ波器、４は出力端子、５は可変周波数発振器、６は差
動増幅器、７はＩＣパッケージである。
Claims (1)
- 可変周波数発振器と、入力パルス信号と前記可変周波数
発振器の出力パルス信号との位相差に比例したパルス幅
を有する相補パルスを出力する論理回路と、前記論理回
路の第１および第２の出力端子に接続され、各々位相差
信号を出力する第１むよび第２の低域ろ波器と、前記第
１および第２のろ波器の出力にそれぞれ接続された第１
および第２の入力端子を有し、前記可変周波数発振器に
制御信号を供給する差動増巾器とを含むことを特徴とす
る位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9483379U JPS5938759Y2 (ja) | 1979-07-10 | 1979-07-10 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9483379U JPS5938759Y2 (ja) | 1979-07-10 | 1979-07-10 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5615133U JPS5615133U (ja) | 1981-02-09 |
| JPS5938759Y2 true JPS5938759Y2 (ja) | 1984-10-29 |
Family
ID=29327704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9483379U Expired JPS5938759Y2 (ja) | 1979-07-10 | 1979-07-10 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5938759Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61141212U (ja) * | 1985-02-23 | 1986-09-01 |
-
1979
- 1979-07-10 JP JP9483379U patent/JPS5938759Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5615133U (ja) | 1981-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI87868B (fi) | Slingfilter foer en frekvenssyntetisator | |
| US5144645A (en) | Circuit apparatus for generating a symmetrical pulse sequence of variable frequency | |
| JPS5938759Y2 (ja) | 位相同期回路 | |
| US4389621A (en) | Phase locked loop stabilized against temperature and voltage variations | |
| JPS58107727A (ja) | 位相同期回路 | |
| JPH10327043A (ja) | 周波数追跡装置 | |
| US5057705A (en) | Clock formation circuit with phase locked loop control | |
| JPS63187950A (ja) | 復調回路 | |
| JPS6339209A (ja) | 同期回路 | |
| JPH0749870Y2 (ja) | Ｐｌｌ回路 | |
| JPS6331314A (ja) | 位相同期回路 | |
| JPH0724819Y2 (ja) | 位相同期回路 | |
| JPS63127636A (ja) | Ｐｌｌ回路 | |
| JPS60173922A (ja) | 変換回路 | |
| SU1166080A1 (ru) | Стабилизатор переменного напр жени | |
| JPS59156029A (ja) | 位相同期回路 | |
| JPS5822346Y2 (ja) | 位相同期発振器 | |
| SU1054867A1 (ru) | Умножитель частоты | |
| JPS63240215A (ja) | Ｐｌｌ回路 | |
| JPS62299112A (ja) | 矩形波移相回路 | |
| JPS63139417A (ja) | パルス発生回路 | |
| JPH03173217A (ja) | フィルタの自動調整装置 | |
| JPS61274406A (ja) | 位相ロツク回路 | |
| JPH02171026A (ja) | アナログｐｌｌ回路 | |
| JPH01218214A (ja) | 位相同期発振回路 |