JPS63139417A - パルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばデジタル回路に使用して好適で、一定
デューティ比のパルスを得るパルス発生回路に関する。

〔発明の概要〕

本発明は、遅延線を用いて一定デューティ比のパルスを
得るパルス発生回路において、人力パルスの周波数及び
デユーティ比に応じて遅延線の遅延時間が制御されるよ
うにしたことにより、入力パルスの周波数及びデユーテ
ィ比に関係なく一定デューティ比のパルスを得ると共に
、時定数回路等の温度特性を持つデバイスを使用しない
で構成できるようにしたことにより、温度による影響を
受けないようにしたものである。

〔従来の技術〕

例えば、デジタル回路では、信号処理の必要のために、
一定デューティ比のパルスを必要とすることがある。一
定デューティ比のパルスを得る回路として、従来モノマ
ルチバイブレークを用いたもの、一定の遅延時間を持つ
遅延線を用いたものが使用されている。

モノマルチバイブレークを用いたものは、入力パルスの
立上りまたは立下りに同期して、モノマルチバイブレー
クに接続した抵抗Ｒ、コンデンサＣによる時定数ＲＣに
比例した時間だけ高レベルまたは低レベルの信号を出力
するようにしたものである。

また、遅延線を用いたものは、例えば第４図及び第６図
に示すように構成される。第４図において、（２１）は
入力パルスの供給される端子、（２２）は遅延線、（２
３）はアンド回路、（２４）は出力端子である。端子（
２１）に第５図Ａに示すように周波数ｆ（ｆ＝１／Ｔで
Ｔは周期である）でデユーティ比αの入力パルスＰｉが
供給されるとき、遅延線（２２）からは同図Ｂに示すよ
うなパルスが出力され、出力端子（２４）には同図Ｃに
示すように周波数ｒでデユーティ比β（β〈α）のパル
スＰａが得られる。また、第６図例は第４図例のアンド
回路（２３）をオア回路（２５）に代えたものである。

端子（２１）に第７図Ａに示すように周波数ｆでデユー
ティ比αの大力パルスＰｉが供給されるとき、遅延線（
２２）からは同図Ｂに示すようなパルスが出力され、出
力端子（２４）には同図Ｃに示すように周波数ｆでデユ
ーティ比β（β〉α）のパルスＰａが得られる。

〔発明が解決しようとする問題点〕

このように、従来のパルス発生回路からは一定デューテ
ィ比βのパルスＰａを得ることができる。

しかし、モノマルチパイプレークを用いたものによれば
、温度変化で時定数が変化しデユーティ比βが変化する
ことと、大力パルスＰｉの周波数（周期）が変った場合
、デユーティ比βが変ってしまう不都合があった。一方
、遅延線を用いたものによれば、入力パルスＰｉのデユ
ーティ比αと得ようとするパルスＰａのデユーティ比β
との兼ねおいて回路構成を変えなければならないことと
（第４図及び第６図参照）、入力パルスＰｉの周波数及
びデユーティ比αが変った場合、デユーティ比βが変っ
てしまう不都合があった。

本発明は斯る点に鑑み、温度特性を持たず、大力パルス
の周波数及びデユーティ比に関係なく一定デューティ比
のパルスを得ることができるようにしたものである。

〔問題点を解決するための手段〕

本発明は、互いに位相反転された所定周波数のパルスＰ
ｉが供給される第１及び第２の１／２分周器（３）及び
（５）と、第２の１／２分周器（５）の出力Ｐ２が供給
される可変遅延線（１０）と、第１の１／２分周器（３
）の出力Ｐ１及び可変遅延線（１０）の出力Ｐ３が供給
される・イクスクルーシブオ７回路（１３）及び位相比
較器（１１）とを有するものであり、位相比較器（１１
）の出力ＥＲにより可変遅延線（１０）の遅延時間を制
御し、イクスクルーシブオア回路（１３）より所定周波
数で、かつ一定デューティ比のパルスＰｏを得るもので
ある。

〔作用〕

上述構成においては、第１の１／２分周器（３）の出力
Ｐ１及び可変遅延線（１０）の出力Ｐ３が位相比較！′
５（１１）に供給され、この位相比較器（１１）の出力
により可変遅延線（１０）の遅延時間が制御され、第１
の１／２分周器（３）の出力及び可変遅延線（１０）の
出力Ｐ３の位相は常に一定位相関係とされる。したがっ
て、イクスクルーシプオア回路（１３）からは、入力パ
ルスＰＬの周波数【及びデユーティ比αに関係なく一定
デニーティ比のパルスＰｏが得られる。また、上述構成
においては、回路の基本的部分に時定数回路等の温度特
性を持つデバイスを使用しないので、温度による影響を
受けなくなる。

〔実施例〕

以下、第１図を参照しながら本発明の一実施例について
説明する。

同図において、（１）は入力パルスＰｉの供給される端
子である。この端子（１１からの入力パルスＰｉは、イ
ンバータ（２）を介して１／２分周器を構成するＤフリ
ップフロップ（３）のクロック端子に供給される。そし
て、フリップフロップ（３）はインバータ（２）の出力
の立上りでトリガされて状態が反転される。また、イン
バータ（２）の出力はインバータ（４）を介して１／２
分周器を構成するＤフリ・７プフロ・ノブ（５）のクロ
ック端子に供給される。そして、フリップフロンプ（５
）はインバータ（４）の出力の立上りでトリガされて状
態が反転される。また、フリップフロップ（３）及び（
５）のクリア端子Ｃは正の直流電圧子Ｂが供給される電
源端子（６）に接続される。

また、電源端子（６）は抵抗器（７）及びダイオード（
８）の直列回路を介して接地され、この抵抗器（力及び
ダイオード（８）の接続点Ｐはコンデンサ（９）を介し
て接地される。そして、接続点Ｐに得られる信号は、フ
リップフロップ（３）及び（５）のセント端子Ｓに供給
される。この場合、接続点Ｐに得られる信号が低レベル
であるとき、フリッププロップ（３）及び（５）はセッ
ト状態とされ、出力端子Ｑに高レベル、反転出力端子ｄ
に低レベルの信号が得られる状態とされる。

また、フリップフロップ（３）及び（５）の反転出力端
子向に得られる信号は、夫々Ｄ端子に供給される。

また、フリップフロップ（５）の出力端子Ｑに得られる
パルスＰ２は、電圧制御型可変遅延線（１０）に供給さ
れる。この遅延線（１０）より得られるパルスＰ３は位
相比較器（１１）に供給される。この位相比較器（１１
）には、フリップフロップ（３）の出力端子Ｑに得られ
るパルスＰ１が供給され、パルスＰ□及びＰ３の位相が
比較される。そして、この位相比較器（１１）からの比
較誤差信号ＥＲはローパスフィルタ（１２）を介して遅
延線（１０）に制御信号として供給される。この場合、
位相比較器（１１）からの比較誤差信号ＥＲは、パルス
Ｐ１及びＰ３の位相差が９０°のときに零となり、この
位相差が９０°より大及び小のとき夫々負及び正となる
。そして、遅延線（１０）は、比較誤差信号ＥＲが負及
び正であるとき、夫々遅延時間が小及び大となるように
制御される。したがって、遅延線（１０）　、位相比較
器（１１）及びローパスフィルタ（１２）の制御ループ
により、フリップフロップ（３）の出力端子Ｑに得られ
るパルスＰ１に対する遅延線（１０）より得られるパル
スＰ３の位相差は９０゜となるようにされる。

また、フリップフロップ（３）の出力端子Ｑに得られる
パルスＰ１及び遅延線（ｌＯ）より得られるパルスＰ３
は、イクスクルーシブオア回路（以下ｒ　ＥＸ−ＯＲ回
路」という）　　（１３）に供給される。そして、この
ＥＸ−ＯＲ回路（１３）より出力端子（１４）が導出さ
れる。

以上の構成において、電源オン時接続点Ｐの電圧は所定
の時定数をもって上昇し、従って電源オン時接続点Ｐに
得られる信号は低レベルとなるので、フリップフロップ
（３）及び（５）はともにセント状態とされる。したが
って、これらフリップフロップ（３）及び（５）の出力
極性は等しくされる。

ここで、端子（１）に、第２図Ａに示すように周波数ｆ
（ｆ＝１／Ｔであり、Ｔは周期である）で、かつデユー
ティ比αの入力パルスＰｉが供給されると、インバータ
（２）及び（４）の出力は、夫々同図Ｂ及びＣに示すよ
うになる。フリップフロップ（３）及び（５）は、イン
バータ（２）及び（４）の出力の立上りでトリガされる
ので、これらフリップフロップ（３）及び（５）の出力
端子Ｑに得られるパルスＰ１及びＰ２は、同図り及びＥ
に示すように、周波数がｆ／２のものとなる。

また、遅延線（１０）より得られるパルスＰ３は、遅延
線（１０）　、位相比較器（１１）　、ローパスフィル
タ（１２）の制御ループにより、フリップフロップ（３
）の出力端子Ｑに得られるパルスＰ１に対して位相差が
９０°となるように制御されるので、同図Ｆに示すよう
になる。したがって、　ＥＸ−ＯＲ回路（１３）より出
力端子（１４）には、同図Ｈに示すように、周波数がｆ
　（ｆ＝　１／Ｔ）で、かつデユーティ比が５０％のパ
ルスＰｏが得られる。

尚、同図Ｇは位相比較器（１１）からの比較誤差信号Ｅ
Ｒを示している。

このように本例によれば、遅延線（１０）　、位相比較
Ｄ　（１１）　、ローパスフィルタ（１２）の制御ルー
プにより、遅延線（１０）より得られるパルスＰ３の位
相差がフリップフロップ（３）の出力端子Ｑに得られる
パルスＰ１に対して９０°となるように制御されるので
、端子（１）に供給される入力パルスＰｉの周波数ｆ及
びデユーティ比αに関係なく、周波数がｆで、かつデユ
ーティ比が５０％のパルスＰａを得ることができる。

また、本例によれば時定数回路等の温度特性を持つデバ
イスを使用しないので、温度による影響を受けなくでき
る。

次に、第３図は本発明の他の実施例を示すものである０
本例においては、出力１０ムスＰ０のデユーティ比を任
意の値βとすることができるものである。この第３図に
おいて、第１図と対応する部分には同一符号を付し、そ
の詳細説明は省略する。

同図において、ローパスフィルタ（１２）の出力はオペ
アンプ（１５）の非反転入力端子に供給され、このオペ
アンプ（１５）の反転入力端子には端子（１６）より制
御信号Ｖｃが供給される。そして、このオペアンプ（１
５）の出力は遅延線（ｌＯ）に制御信号として供給され
る。

その他は第１図例と同様に構成される。

以上の構成において、遅延線（１０）は、オペアンプ（
１５）の出力が負及び正であるとき、夫々遅延時間が小
及び大となるように制御される。したがって、端子（１
６）に供給される制御信号の大きさを正負の方向に可変
することにより、遅延線（１０）の遅延時間が可変され
る。したがって、フリツプフロツプ（３）の出力端子Ｑ
に得られるパルスＰＬに対して遅延線（ｌＯ）より得ら
れるパルスＰ３の位相差が任意に変えられるので、出力
端子（１４）には、周波数がｆでデユーティ比が任意の
値βのパルスＰＯを得ることができる。この場合、遅延
線（ｌＯ）の遅延時間を０〜Ｔ　（Ｔは入力パルスＰｉ
の周期）で可変できるものであれば、デユーティ比を０
〜１００％の間の任意の値βとすることができる。

このように、本例によれば、端子（１）に供給される入
力パルスＰｉの周波数ｆ及びデユーティ比αに関係なく
、周波数がｆで、かつデユーティ比が任意の値βのパル
スＰａを得ることができる。また、本例においても時定
数回路等の温度特性を持つデバイスを使用しないので、
温度による影響を受けなくできる。

〔発明の効果〕

以上述べた本発明によれば、入力パルスの周波数及びデ
ユーティ比に応じて遅延線の遅延時間が制御されるので
、入力パルスの周波数及びデユーティ比に関係な（一定
デューティ比のパルスを得ることができる。また、回路
の基本的部分に時定数回路等の温度特性を持つデバイス
を使用しないので、温度による影響を受けなくできる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図、第２図はその
説明のための図、第３図は本発明の他の実施例を示す構
成図、第４図及び第６図は従来例の構成図、第５図及び
第７図はその説明のための図である。 （３）及び（５）はＤフリップフロップ、（１０）は電
圧制御型可変遅延線、（１１）は位相比較器、（１３）
は・イクスクルーシプオア回路、（１４）は出力端子、
（１５）はオペアンプである。

Claims (1)

1. 【特許請求の範囲】 互いに位相反転された所定周波数のパルスが供給される
   第１及び第２の１／２分周器と、上記第２の１／２分周
   器の出力が供給される可変遅延線と、上記第１の１／２
   分周器の出力及び上記可変遅延線の出力が供給されるイ
   クスクルーシブオア回路及び位相比較器とを有し、 上記位相比較器の出力により上記可変遅延線の遅延時間
   を制御し、上記イクスクルーシブオア回路より上記所定
   周波数で、かつ一定デューティ比のパルスを得ることを
   特徴とするパルス発生回路。