JPS5822346Y2 - 位相同期発振器 - Google Patents
位相同期発振器Info
- Publication number
- JPS5822346Y2 JPS5822346Y2 JP5960078U JP5960078U JPS5822346Y2 JP S5822346 Y2 JPS5822346 Y2 JP S5822346Y2 JP 5960078 U JP5960078 U JP 5960078U JP 5960078 U JP5960078 U JP 5960078U JP S5822346 Y2 JPS5822346 Y2 JP S5822346Y2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- oscillator
- input signal
- variable frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】
本考案は人力信号位相又は人力信号搬送波の位相に同期
する位相を有する出力信号を発生するための位相同期発
振器に関するものである。
する位相を有する出力信号を発生するための位相同期発
振器に関するものである。
位相同期発振器(フェーズ・ロックド・オシレータ)は
通信装置の種々の同期回路に広く使用されているが、最
近の高周波化およびディジタル信号の高速化の傾向に関
連して高い周波数で動作するものが要求されるようにな
った。
通信装置の種々の同期回路に広く使用されているが、最
近の高周波化およびディジタル信号の高速化の傾向に関
連して高い周波数で動作するものが要求されるようにな
った。
この場合の問題点の一つは高い周波数の位相同期発振器
で広い捕捉範囲(キャプチュア・レンジ)を得ることが
従来の方法では極めて困難で、入力周波数や可変周波数
発振器の自由発振周波数の変動に対して捕捉不能になり
やすいという欠点を有することである。
で広い捕捉範囲(キャプチュア・レンジ)を得ることが
従来の方法では極めて困難で、入力周波数や可変周波数
発振器の自由発振周波数の変動に対して捕捉不能になり
やすいという欠点を有することである。
本考案はこの点を解決して簡単な付加回路により十分広
い捕捉範囲を実現することのできる位相同期発振器を提
供するものである。
い捕捉範囲を実現することのできる位相同期発振器を提
供するものである。
以下詳細に説明する。
第1図は本考案の実施例であって、1は信号入力端子、
2は位相比較器、3は直流増幅器、4はループ・フィル
タ、5は可変周波数発振器、6は信号出力端子を示す。
2は位相比較器、3は直流増幅器、4はループ・フィル
タ、5は可変周波数発振器、6は信号出力端子を示す。
以上の1〜6が従来公知の位相同期発振器の基本形と同
一であることはいうまでもない。
一であることはいうまでもない。
本実施例ではこれ以外に、微分回路7、ピーク検出回路
7″、積分回路8などが付加しである点が従来とことな
る。
7″、積分回路8などが付加しである点が従来とことな
る。
最初説明の便宜上、7.7’、8がない従来の回路の動
作について説明する。
作について説明する。
いまf。
を可変周波数発振器5の自由発振周波数、f +nを信
号入力端子1から供給される入力信号の周波数、f a
vを第1図の回路がハンチングを起しているときの可変
周波数発振器5の平均発振周波数とする。
号入力端子1から供給される入力信号の周波数、f a
vを第1図の回路がハンチングを起しているときの可変
周波数発振器5の平均発振周波数とする。
高い周波数の位相同期発振器では帰還ループの1周遅延
時間の影響が無視しえないため、定常的なハンチング状
態において d f =v/ d f In>O”・・(1)なる動
作領域を持つことが最近の研究により示されている。
時間の影響が無視しえないため、定常的なハンチング状
態において d f =v/ d f In>O”・・(1)なる動
作領域を持つことが最近の研究により示されている。
すなわち入力信号周波数f、。を変化して平均発振周波
数f avに近づけようとしても、favが逃げて行く
ため、なかなか捕捉に至らないという現象が存在する。
数f avに近づけようとしても、favが逃げて行く
ため、なかなか捕捉に至らないという現象が存在する。
極端な場合には入力信号周波数を高い方から下げて行く
と、Ln<f、の状態で始めて捕捉がなされ、一方低い
方から上げて行くと、f +。
と、Ln<f、の状態で始めて捕捉がなされ、一方低い
方から上げて行くと、f +。
> f oで始めて捕捉がなされるため捕捉範囲がマイ
ナスになり、いわゆるヒステリシス現象を呈して実用に
耐えない場合すらある。
ナスになり、いわゆるヒステリシス現象を呈して実用に
耐えない場合すらある。
この点を改良するために、本考案ではf In 、7
avの正負に応じて、可変周波数発振器5に別途制御電
圧を印加し、その平均発振周波数f avを強制的に上
げるか下げるかして、favをf Inに接近させるよ
うにすることにより捕捉範囲を著しく拡大する効果を得
ている。
avの正負に応じて、可変周波数発振器5に別途制御電
圧を印加し、その平均発振周波数f avを強制的に上
げるか下げるかして、favをf Inに接近させるよ
うにすることにより捕捉範囲を著しく拡大する効果を得
ている。
このためfin、7”avの正負の変化に応じて互に逆
極性の電圧を発生する微分回路7、ピーク検出回路7′
を第1図に付加する。
極性の電圧を発生する微分回路7、ピーク検出回路7′
を第1図に付加する。
この際第1図の回路は2重制御ループになり、不安定と
なる可能性があるが、検討の結果さらに積分回路8を付
加すれば、安定に動作することが判明した。
なる可能性があるが、検討の結果さらに積分回路8を付
加すれば、安定に動作することが判明した。
微分回路7.ピーク検出回路7′は第1図の位相比較器
2に鋸歯状特性のもの(近似的鋸歯状特性のものを含む
)を使用すればハンチング時にはその出力波形が第2図
のように急峻な立上り、あるいは立下りを有するものと
なることを利用して容易に実現できる。
2に鋸歯状特性のもの(近似的鋸歯状特性のものを含む
)を使用すればハンチング時にはその出力波形が第2図
のように急峻な立上り、あるいは立下りを有するものと
なることを利用して容易に実現できる。
第2図の波形に関しては回路の接続によって
f in > f av のとき波形(イ)(
fin<fwr のとき波形(ロ)
または
f in <f□のとき波形(イ)
(
f in 〉’a−。
と1波形(。)となるが、いずれの場合でもこの波形を
処理することにより、f in −f@1正負に対応す
る情報を抽出しうる。
処理することにより、f in −f@1正負に対応す
る情報を抽出しうる。
具体的な一実施例を第3図に示す。
図において、C1,rlは微分回路を、Dl、D2のダ
イオード対とC2,r3は双極性ピーク検波回路を構威
し、r2はこれらの微分回路と双極性ピーク検波回路と
の結合用抵抗である。
イオード対とC2,r3は双極性ピーク検波回路を構威
し、r2はこれらの微分回路と双極性ピーク検波回路と
の結合用抵抗である。
第2図の波形を微分およびピーク検波すれば、波形イに
対しては正電圧波形、口に対しては負電圧を生じる。
対しては正電圧波形、口に対しては負電圧を生じる。
第1図の積分回路8としては、種々の形式のものが使用
できるが、後述するようにこれを利用して位相同期発振
器の正常動作時における安定性を改善しようとする場合
には、時定数が有限の積分回路では望ましい効果を得る
ことはできず、いわゆるサーボ・モータ、トランスフラ
クサ回路、記憶回路などの回路を用いることが必要であ
る。
できるが、後述するようにこれを利用して位相同期発振
器の正常動作時における安定性を改善しようとする場合
には、時定数が有限の積分回路では望ましい効果を得る
ことはできず、いわゆるサーボ・モータ、トランスフラ
クサ回路、記憶回路などの回路を用いることが必要であ
る。
いまこのような積分回路を用いるものとして、第1図に
おいては微分回路7.ピーク検出回路7′を省略した場
合を考えれば、同図はいわゆる無定位形制御ループを持
つ位相同期発振器となり、正常動作時における安定性が
改善されることになる。
おいては微分回路7.ピーク検出回路7′を省略した場
合を考えれば、同図はいわゆる無定位形制御ループを持
つ位相同期発振器となり、正常動作時における安定性が
改善されることになる。
一方微分回路7.ピーク検出回路7′が存在する場合に
は、この回路は低周波信号に対して非導通となり、この
ままでは正常時には積分回路8は動作しないので上述の
効果は期待できないが、第1図において点線で示すよう
に、たとえば接続回路9を介して位相比較器2の低周波
出力を積分回路8に印加するようにすれば、この結果、
捕捉範囲が広く、シかも正常動作時の安定性もよい極め
て高性能の位相同期発振器が実現しうる。
は、この回路は低周波信号に対して非導通となり、この
ままでは正常時には積分回路8は動作しないので上述の
効果は期待できないが、第1図において点線で示すよう
に、たとえば接続回路9を介して位相比較器2の低周波
出力を積分回路8に印加するようにすれば、この結果、
捕捉範囲が広く、シかも正常動作時の安定性もよい極め
て高性能の位相同期発振器が実現しうる。
なおこの場合ハンチング時には積分回路8に対する人力
の極性がピーク検出回路7′の出力の極性と一致する必
要がある一方、正常動作時には積分回路8に接続回路9
を介して適当なレベルの制御信号を印加する必要がある
から、この両条件を満足するため接続回路9は低域フィ
ルタと減衰器あるいはバッファ増幅器などで構成するこ
とになる。
の極性がピーク検出回路7′の出力の極性と一致する必
要がある一方、正常動作時には積分回路8に接続回路9
を介して適当なレベルの制御信号を印加する必要がある
から、この両条件を満足するため接続回路9は低域フィ
ルタと減衰器あるいはバッファ増幅器などで構成するこ
とになる。
第1図の位相比較器3として鋸歯状特性のものを実現す
る手段としては種々の方法が考えられるが、その−構成
例を第4図に示す。
る手段としては種々の方法が考えられるが、その−構成
例を第4図に示す。
同図において10は信号入力端子、11は可変周波数発
振器5との接続端子、12は積検波器、13はスライス
回路、14はリング変調器などを用いる位相変調器、1
5は積検波器、16は出力端子を示す。
振器5との接続端子、12は積検波器、13はスライス
回路、14はリング変調器などを用いる位相変調器、1
5は積検波器、16は出力端子を示す。
スライス回路13の入力S1対出力S。
の特性を第5図に示す通りとすれば第4図の回路は2相
PSK波の同期検波受信に信用されるいわゆる搬送波同
期回路と同一の動作を呈し、したがって鋸歯状比較特性
を持つことになる。
PSK波の同期検波受信に信用されるいわゆる搬送波同
期回路と同一の動作を呈し、したがって鋸歯状比較特性
を持つことになる。
なお本考案は単に入力信号が無変調波の場合だけでなく
、変調波の場合にも適用できる。
、変調波の場合にも適用できる。
たとえば第4図の位相比較器を用いる第1図の位相同期
発振器はそのまま2相PSK波の搬送波同期回路に使用
しうる。
発振器はそのまま2相PSK波の搬送波同期回路に使用
しうる。
またこれを4相PSK波に適用するには第4図の積検波
器12を2組の積検波器から成る2系統間期検波回路と
し、スライス回路13をこれに対応して2組設け、位相
変調器14を4相位相変調器とすればよい。
器12を2組の積検波器から成る2系統間期検波回路と
し、スライス回路13をこれに対応して2組設け、位相
変調器14を4相位相変調器とすればよい。
以上説明したように本考案は広い捕捉範囲と安定な動作
特性の位相同期発振器を実現するもので、高周波通信高
速ディジタル通信に適用すれば効果が著るしい。
特性の位相同期発振器を実現するもので、高周波通信高
速ディジタル通信に適用すれば効果が著るしい。
第1図は本考案の一実施例を示すブロック図、第2図は
動作説明のための波形図、第3図は本考案に用いる差周
波数検出回路の一構成例の回路図、第4図は本考案に用
いる位相比較器の一構成例を示すブロック図、第5図は
第4図におけるスライス回路の動作説明のための入出力
特性図である。
動作説明のための波形図、第3図は本考案に用いる差周
波数検出回路の一構成例の回路図、第4図は本考案に用
いる位相比較器の一構成例を示すブロック図、第5図は
第4図におけるスライス回路の動作説明のための入出力
特性図である。
Claims (1)
- 入力信号位相又は入力信号搬送波の位相と可変周波数発
振器の位相とを鋸歯状特性の位相比較器により比較した
結果によって該可変周波数発振器を制御することにより
、可変周波数発振器から前記入力信号位相又は入力信号
搬送波の位相に同期する位相の出力信号をとり出すよう
にした位相同期発振器において、前記位相比較器出力か
ら入力信号周波数と前記可変周波数発振器の平均発振周
波数との周波数差の極性の変化を検出するための微分回
路およびピーク検出回路の出力ならびに前記位相比較器
出力の低周波成分を積分して可変周波数発振器に供給す
る完全積分回路からなる副ループを有することを特徴と
する位相同期発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5960078U JPS5822346Y2 (ja) | 1978-05-04 | 1978-05-04 | 位相同期発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5960078U JPS5822346Y2 (ja) | 1978-05-04 | 1978-05-04 | 位相同期発振器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS53166359U JPS53166359U (ja) | 1978-12-26 |
JPS5822346Y2 true JPS5822346Y2 (ja) | 1983-05-13 |
Family
ID=28959427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5960078U Expired JPS5822346Y2 (ja) | 1978-05-04 | 1978-05-04 | 位相同期発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5822346Y2 (ja) |
-
1978
- 1978-05-04 JP JP5960078U patent/JPS5822346Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS53166359U (ja) | 1978-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5252865A (en) | Integrating phase detector | |
US5557648A (en) | Phase lock loop circuit using a sample and hold switch circuit | |
WO2001001577A8 (en) | Adjustable bandwidth phase locked loop with fast settling time | |
JPS61191121A (ja) | 発振装置 | |
JPH05211413A (ja) | 位相比較回路 | |
JPS6369315A (ja) | Cmos回路を用いた可変遅延装置 | |
JPS5822346Y2 (ja) | 位相同期発振器 | |
JPS6130814A (ja) | デジタル式位相検波器 | |
JP3377057B2 (ja) | 位相同期回路 | |
US5057705A (en) | Clock formation circuit with phase locked loop control | |
JP3712141B2 (ja) | 位相同期ループ装置 | |
JPH0249060B2 (ja) | ||
US4039952A (en) | Digital frequency shift-keyed transmitter | |
JP2890537B2 (ja) | 位相同期発振器 | |
JPH0650883B2 (ja) | Dpsk変調デ−タの復調回路 | |
JPS623944Y2 (ja) | ||
KR940011376B1 (ko) | Vtr의 캐리어 주파수 자동 조정 회로 | |
JPS59127425A (ja) | 位相同期回路 | |
JPH0724819Y2 (ja) | 位相同期回路 | |
CA1067589A (en) | Tracking oscillator and use of the same in a frequency to voltage converter | |
JPS5951786B2 (ja) | タイミング信号検出回路 | |
JPS63139417A (ja) | パルス発生回路 | |
JP2000341116A (ja) | 位相同期回路 | |
JPS61157008A (ja) | 位相変調回路 | |
JPH08329604A (ja) | デジタルオーディオインターフェース |