JPS6130814A

JPS6130814A - デジタル式位相検波器

Info

Publication number: JPS6130814A
Application number: JP9214085A
Authority: JP
Inventors: スチーブン・ピー・コーク
Original assignee: John Fluke Manufacturing Co Inc
Current assignee: Fluke Corp
Priority date: 1984-07-10
Filing date: 1985-04-26
Publication date: 1986-02-13
Also published as: GB8512666D0; DE3523787C2; FR2567698A1; GB2161660A; DE3523787A1; FR2567698B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野１本発明は２つのデジタル入力信号間の位相及び又は周波
数（以下単に「位相／周波数」と言う）の差を比較する
デジタル式位相検波器に関し、特に２つの入力信号間の
位相／周波数の差が各信号の１サイクルを越えた時に、
位相口ｙクドルーブ（Ｐ　ｈａｓｅ　　Ｌ　ｏｃｋｅｄ
ｌｏｏｐ）内の位相／周波数検波器の有効最大平均出力
を増加さゼて、この検波器の位相／周波数捕捉を改良す
るものに関する。

［関連技術及びその問題点コ従来より、２つのデジタル入力信号間の位相／周波数の
差を検波する回路は実用化されており、特にデジタル伝
送や周波数シン上１ノイザにおいて重要である。この種
の回路としてはデジタル式位相ロックドループが知られ
ており、入力信号を位相検波器へ供給し基準信号と比較
する。この入力信号と基準信号間の瞬時の位相／周波数
の差である誤差信号はフィルタを介して電圧制御発振器
（以下ＶＣＯという）のｔｌｌ　ＷＥ　ｌＩ圧となり、
ＶＣＯｌ、：加えられる。ｖＣＯの出力は位相ロックド
ループの出力に相当し、また基準信号として位相検波器
へ加えられｖＣＯの位相／周波数に入力信号の位相／周
波数を゛ロック°′させる。

一般に、位相ロックドループは１９７９年発行のフロイ
ド・エム・ガードナー著Ｆフェーズ・ロック・テクニッ
クスＪ　　（Ｐｈａｓｅしｏｃｋ　Ｔｅｃｈｎｉｑｕｅ
ｓ　　；　Ｊ　ｏｈｎ　Ｗ　１ｌｅｙ＆　３　ｏｎｓｎ
出社）の第２版第９章に開示されているように、復調の
ために使用されている。また、位相ロックドループはガ
ードナーの前記著書の第９章に記述されている変調に用
いられたり本願出願人に譲渡された米国特許第４，３６
０．７８８号に開示されているように周波数シンセサイ
ザに使用されている。

いずれの場合でも、従来のデジタル位相／周波数検波器
はフィードバック回路内のロジックゲートに接続してい
る一組の７リツプ７０ツブ又は双安定回路を備えている
。この２つの７リツプ７０ツブのロジック状態は位相／
周波数の差が検出される２つのデジタル入力信号とフィ
ードバックゲートによって決まる。始め、両フリップフ
ロップはリセットされており、データ入力端子にロジッ
ク゛°１″が加えられてクロック端子に各々２つのデジ
タル入力信号が加えられる。そして、入力信号の立ち上
がりが検出されるとそのフリップフロップの出力は°１
″にセットされる。このように、第１のノリツブフロッ
プに加わる入力信号が１番目の立ち上がりを検出すれば
、第１のフリップフロップの出力が１′′になり、その
後第２の７リツプフロツプに加わる入力信号が立ち上が
りを検出して第２の７リツプフＯツブの出力も１″にセ
ットされる。

しかし、第２のフリップフロップが１°°になるや否や
、両フリップフロップの出力に応答するロジックゲート
が両フリップフロップをリセットし、次にどちらか一方
の７リツプフロツプがその入力信号の立も上がりを検出
づるまで両フリップフロップはリセットされたままにな
る。

このように、両フリップフロップの出力は２つの入力信
号間の位相／周波数の差に応答したデユーティ比を持つ
矩形波となる。第１の入力信号が第２の入力信号よりリ
ードしていれば第１の７リツプ７０ツブのみが肉入力信
号間の位相／周波数の差に応答したデユーティ比を持つ
矩形波を出力し、一方、第２の入ツノ信号が第１の入力
信号よりリードしていれば第２のフリップフロップのみ
が肉入力信号間の位相／周波数の差に応じたデユーティ
比を持つ矩形波を出力する。この２つの矩形波（ｊ比較
回路で合成された後積分されて、Ｏ（ゼロ）を中心とし
て第１の入力信号がリードしている時に一方の極性を有
し第２の入力信号がリードしている時に他方の極性を有
する鋸波となる。この鋸波の振幅は入力信号間の位相／
周波数の差に対応し、また周期は３６０°に固定してい
る。入力信号間の位相／周波数の差が単調に増加してい
れば、検波器の出力は入力信号間の位相／周波数の差の
一連のサイクルに対応するサイクルを有する鋸波群とな
る。

検波器の出力はフィルタを通ってｖＣＯの出力を入力信
号にロックさせると、この検波器の出力は鋸波のピーク
値の手分になる。これは正確に検波器の出力の最大周期
を制限し、検波器のアクティブ領域（入力信号の１周期
内）に基準信号を設定できる時間を増加させ、その結果
位相ロックを行わせる。さらに、ノイズ成分を減少させ
るために位相ロックドループ内にフィルタを挿入すれば
ループ内に位相シフトが生ずるため、位相オフセットに
依存するバイアス電圧がループに供給されて変調による
歪みが減少する。

実際には、前記米国特許第４，３６０，７８８号に開示
されているタイプの周波数シンセサイザで得られるバイ
アスは検波器の出力のピーク値の４０％となる。前述し
たように検波器の最大平均出力は鋸波のピーク値の５０
％にしかすぎないため、バイアスと最大平均出力間の１
０％のマージンでは不十分であり、位相Ｏツクドループ
は゛ロック外れ″となる。位相ロックドループ内のフィ
ルタによる位相シフトの詳細はガードナーの前記著書に
詳述されているため、その説明は省略する。

このように、デジタル式位相ロックドループの位相検波
器においては、検波器の最大平均出力を増加させると、
バイアスと最大平均出力間のマージン差とフィルタとの
間に相互作用が発生し、ロック外れや他の問題が発生す
る。また、入力信号と基準信号がロックから外れている
と、位相検波器の最大平均出力を増加させた場合、位相
ロックドループの捕捉時間が減少する問題もある。

［発明の目的１本発明は上記問題点に基づいてなされたものであり、第
１の目的はデジタル式位相検波器の最大平均出力を増加
するデジタル式位相検波器を提供することにある。

第２の目的は前記位相検波器の最大平均出力を増加する
ことによって信号の捕捉時間を短縮するデジタル式位相
検波器を提供することにある。

第３の目的は入力信号と基準信号との間の位相／周波数
の差が所定値を越えた時に、デジタル式位相検波器の最
大平均出力をラッチさせて、この出力を増加するデジタ
ル式位相検波器を提供することにある。

第４の目的は入力信号と基準信号との間の位相／周波数
の差が１サイクルを越えた時に、その差の関数として繰
り返し鋸波を発生し、デジタル式位相検波器の出力を鋸
波のピーク値にラッチすることにより従来の検波器を改
良できるデジタル式位相検波器を提供することにある。

し発明の構成１本発明の上記又は他の目的を達成するための第１発明の
構成は入力信号と基準信号とを入力する入力手段と、前
記入力信号と基準信号との間の位相及び周波数の差に応
答し、かつ、前記差のサイクルと共に繰り返されるデユ
ーティ比を持つ矩形波を出力する矩形波出力手段と、前
記位相及び周波数の差が前記入力信号又は基準信号の１
サイクルを越えた時に前記デユーティ比を最大デユーテ
ィ比にラッチするラッチ手段とを備え、入力信号と基準
信号との間の位相及び周波数の差を検知することである
。

第２発明の構成は入力信号と基準信号とに応答してこの
入力信号と基準信号との間の位相及び周波数の差の関数
として誤差信号を出力する位相検波手段と、このｗ４差
信号を減衰するフィルタ手段と、この減衰された誤差信
号に応答して前記基準信号として前記位相検波手段に出
力信号を供給する発振手段とを備えたデジタル式位相ロ
ックドループにおいて、前記位相検波手段が前記入力信
号と基準信号との間の位相及び周波数の差に応答し、か
つ、この差のサイクルとともにり返されるデユーティ比
を持つ矩形波を出力する矩形波出力手段と、前記矩形波
を積分して前記矩形波のデユーティ比に応答する傾きを
有する鋸波を出力する砺波出力手段と、前記位相及び周
波数の差が前記入力信号又は基準信号の１サイクルを越
えた時に前記鋸波の最大振幅を有する一定の出力信号を
出力するラッチ手段とを備えたことである。

第３の発明構成は入力信号と基準信号を入力する入力手
段と、この入力信号と基準信号を各々入力する端子を有
し固定電位に接続された第１及び第２の双安定回路と、
ロジックゲートとを備え、前記第１及び第２の双安定回
路は前記ロジックゲートの入力端子に各々接続する出力
端子と前記ロジックゲートの出力に応答する入力端子と
を有するとともに、前記入力信号と基準信＠間の位相及
び周波数の差に応答し、かつこの差のサイクルで繰り返
されるデユーティ比を持つ矩形波を出力し、かつ前記第
１及び第２の双安定回路の出力を積分して鋸波を出力す
る鋸波出力手段と、前記位相及び周波数の差が前記入力
信号又は基準信号の１サイクルを越えた時に前記第１及
び第２の双安定回路の出力をラッチするラッチ手段を備
え、前記位相及び周波数の差を検知することである。

第４の発明構成は入力信号の位相及び周波数を基準信号
の位相及び周波数と比較し、これらの信号間の位相及び
周波数の差に応答しかつこの差のサイクルで繰り返され
るデユーティ比を持つ矩形波を出力するよう前記入力信
号と基準４８＠に各々応答する第１及び第２の双安定回
路と、これらの第１及び第２の双安定回路の出力を積分
して鋸波を出力する鋸波出力手段とを備えたデジタル式
位相検波器において、前記位相及び周波数の差が前記入
力信号又番よ基準信号の１サイクルを越えた時に前記第
１又は第２の双安定回路の出力を最大デユーティ比にラ
ッチするラッチ手段を備えたことである。

第５発明の構成は入力信号の位相及び周波数を基準信号
の位相及び周波数と比較し、これらの信号間の位相及び
周波数の差に応答しかつこの差のサイクルで繰り返され
るデユーティ比を持つ矩形波を出力するよう前記入力信
号と基準信号に各々応答する第１及び第２の双安定回路
と、これらの第１及び第２の双安定回路の出力を積分し
て鋸波を出力する鋸波出力手段とを備えたデジタル式位
相検波器において、前記位相及び周波数の差が前記入力
信号又は基準信号の１サイクルを越えた時に前記第１又
は第２の双安定回路の出力を最大デユーティ比にラッチ
するラッチ手段を備え、前記位相検波器の最大平均出力
信号を増加することである。

本発明の他の目的及び効果は具体例を記した以下の明細
書により当業者に容易に理解されよう。また、本発明の
要旨の範囲内で適宜変形可能である。

Ｅ発明の実Ｍ例コ本発明によればデジタル入力信号と基準信号との間の位
相／周波数の差を関数とする繰り返しの調波を発生する
従来のデジタル式位相／周波数検波器の出力ピーク値に
ラッチすることによって達成できる。すなわち、フィル
ドパック回路に接続するロジックゲートを有づる例えば
フリツブフロツブのような一組の双安定回路の各々入力
端子に入力信号と基準信号を提供すると、この双安定回
路は入力信号と基準信号間の瞬間の位相／周波数差とど
ちらの信号がリードしているかによって決定するデユー
ティ比を有する矩形波を出力する。これらの信号は減算
や積分されて、２つの双安定回路から出力される矩形波
のデユーティ比に対応する傾きや極性を有する繰り返し
鋸波となる。この鋸波の最大平均出力は鋸波のピーク値
の半分である。したがって、最大平均出力を２母にする
には、位相／周波数の差が１サイクルを越えた時に入力
信号と基準信号のどちらかがリードしているかにもよる
が、双安定回路の一方から出力されている矩形波に１０
０％のデユーティ比を有するように、双安定回路の出力
をラッチさせる。このように鋸波をそのピーク値にラッ
チさせて、位相ロックドループを捕捉へと移行させるよ
う検波器の出力値を２倍にする。

従来のデジタル式位相／周波数検波器を構成する回路は
、入力信号と基準信号を入力する手段と、この入力信号
と基準信号間の位相／周波数の差に対応し、この差に関
するリーイクルで繰り返丈デコーティ比を有する矩形波
を出ツノする手段とを有している。そして、本発明の改
良点は、入力信号と基準信号間の位相／周波数の差が所
定のサイクルを越えた時に矩形波出力手段の出力を最大
にラッチするラッチ手段を備えたことである。

さらに、詳述すると、位相／周波数検波器はフィルタと
電圧制御発振器（ＶＣＯ）を有し、このｖＣＯの出力は
基準信号として検波器へと供給される。好ましくは、矩
形波出力手段は双安定回路特にＤフリップフロップから
なり、位相／周波数の差の所定周期は１サイクルすなわ
ち３６０＠である。

また、ラッチ手段は矩形波を出力するフリップフロップ
と他の一組のロジックゲートに接続されるもう一組のフ
リップフロップを有し、位相／周波数の差が１サイクル
を越えた時に入力信号と基準信号のどちらがリードして
いるかにしたがって矩形波を出力するフリップフロップ
の出力をラッチする。

本発明は、本願出願人が製造している周波数シンセサイ
ザ（商品番号６０６０Ａ）に関する米国特許第４，３６
０，７８８号等に記述されているタイプのデジタル式位
相ロックドループにおいて捕捉時間を短縮したりロック
外れをなくすものであり、本発明の改良点はデジタル式
位相／周波数検波器が測定する位相／周波数の差が１サ
イクルを越えた時に、この検波器の出力を一定の最大値
にラッチさせるものである。

第１図において、従来の位相ロックドループ１０は位相
検波器１２と、フィルタ１４と、前のループにフィード
バックする電圧制御発ｉ器１６（以下■ＣＯという）を
備えている。位相検波器１２は入力信号Ｆｉを入力する
第１入力端子と基準信号Ｆｒを入力する第２入力端子と
を有しており、両信号間の位相及び周波数の差に対応す
る信号を出力づる。この検波器１２の出力信号はフィル
タ１４で平滑化されて■ｃｏｉｅへ制御信号として加え
られる。■Ｃ０１６の出力は基準信号Ｆｒとしてプログ
ラマブル分周器１８を介して位相検波器１２ヘフイード
バツクされる。前記米国特許Ｎｏ、　４，３６０，７８
８等に開示されているように、Ｖ　Ｃ０１６の出力信号
は分周器１８のプログラムに応じて入力信号Ｆ１の整数
倍又は分周した周波数及び入力信号の位相に関連して検
波器１２内のオフセットバイアスに応答する所定の位相
を持つように制御されている。

第１図には本発明の位相検波器を位相ロックドループに
使用したものを詳述しているが、信号処理や信号測定な
どの他の種々に使用できる。

しかし、フィルタ１４や他の回路によって生ずる位相シ
フトと、従来の位相検波器のオフセラ１〜電圧と最大平
均出力間に存在する比較的小さなマージンとの間の相互
作用を除去するために、従来と比較して増加する最大平
均出力が重要であるので、本発明ｔよ特にモデル６０６
０Ａ分周器に内蔵されているタイプの位相ロックドルー
プに使用することが有用である。

第２図において、検波器１２は一組のＤフリップフロッ
プ２０．２２を備えており、このフリップフロップにお
いて、Ｄ端子に供給されるロジック信号はクロック端子
に供給されるクロックパルスの立ち上がりにより出力端
子Ｑに移動する。Ｄフリップフロップ２０．２２は出力
端子Ｑのコンブリメントである出力端子ごと、ロジック
１１０　Ｉ＋すなわちＬ″に応答して出力端子ＱをＯ″
にリセットするリセット端子Ｒとを有している。すなわ
ち、ノリツブフロップ２０．２２は正のロジックで動作
するよう成されており、ロジック゛１″はＨ′。

（高）Ｎ圧、Ｏ′″は’Ｌ”（低）電圧を定義している
。

ＮＡＮＤゲート２４は各々フリップフロップ２０、２２
の出力端子Ｑに接続する２つの入力とフリップフロップ
２０．２２のりヒラ１〜端子Ｒに接続する出力とを有し
ている。ノリツブフロップ２０．２２の入力端子りには
”　ｉ　”が供給され、フリップフロップ２０のクロッ
ク端子には入力信号Ｖが、フリップフロップ２２のクロ
ック端子には基準信号Ｒが各々供給される。この信号Ｖ
、Ｒは任意であるが、入力信号Ｖｔよ第１図におけるＦ
（に、基準信号ＲはＦｒに各々対応する。また、両信号
Ｖ、Ｒともに可変でかつ異なる周波数と位相とを持つデ
ジタル又は矩形波であるが、信＠Ｒは一定の周波数と位
相とを持つ基準信号としてもよい。

フリップフロップ２０．２２の出力Ｑは各々ライン２６
．２８を介して任意のフィルタ３０．３２へ出力され、
それらの出力信号Ｕ、Ｌは減算器又は比較回路３４へ送
られる。この比較回路３４の出力は積分器３６で平均又
は平滑化される。

位相ロックドループ内に検波器１２が有れば、この積分
された出力はフィルタ１４へ出力される。

検波器１２を詳述すれば、ノリツブ７０ツブ２０、２２
の出力Ｑは入力信号Ｖ又はＲのどちらかがそのりＯツク
端子に入力された時にその立ち上がりによって°゛１″
にセットされる。

しかし、もし両フリップフロップ２０．２２ともにセッ
トされると、ＮＡＮＤゲート２４がＯ″を７リツプ７０
ツブのリセット端子に出力するため、すぐに７リツプフ
ロツブ２０．２２の出力Ｑはリセットされる。このよう
にして、入力（ｇ　＠　Ｖ又はＲの最初の立ち上がりに
より、フリップフロップ２０．２２のどちらかがセット
され、次の立ち上がりにより、両フリップフロップとも
にリセットされる。このように、フリップフロップ２０
．２２は２つの入力信号間の位相及び周波数の差に対応
するデユーティ比を持った矩形波を出力し、もし入力信
号ＶがＲよりリードしている時、ノリツブフロップ２０
が優先して矩形波を出力し、フリップフロップ２２は動
作しない。一方、入力信号Ｒがリードすると、フリップ
フロップ２２が優先して矩形波を出力し、フリップフロ
ップ２０は動作しない。

この検波器１２の動作を第３図の波形図を基に説明する
。第３図の（１）、（２）は各々ノリツブフロップ２０
．２２のクロック端子に供給される入力信号Ｖ、Ｒを示
す。これらの入力信号は異なる周波数とデユーティ比を
持つが、各々の７リツプフロツブ２０．２２がリードづ
る立ち上がりに応答するため、デユーティ比は重要では
ない。第３図の（３）、（４）はライン２６．２８の出
力信号波形を示す。

フリップフロップ２０．２２は入力信号の最初の立ち上
がり３８によってリセットされており、第３図（３ン、
（４ンの４０．４２で示すようにフリップフロップ２０
．２２の出力ＱはＯ″である。第３図（２）の入力信号
Ｒの立ち上がり４４によってノリツブフロップ２２の出
力Ｑは（４）の４６で示すように１″にセットされる。

次の入力信号Ｖの立ち上がり４８によってフリップフロ
ップ２０の出力Ｑは′１″にセットされようとするが、
ＮＡＮＤゲート２４はすぐに７リツプフロツブ２０．２
２をリセットし、（４）の５０で示すようにフリップフ
ロップ２２の出力ＱをＯ″に反転する。

そして、引き続き入力信号Ｒの立ち上がり５２と入力信
号Ｖの立ち上がり５４及び入力信号Ｒの立ち上がり５６
と入力信＠Ｖの立も上がり５８によってこのサイクルが
繰り返される。この間、フリップノロツブ２２が゛優先
”°して矩形波を出力するが、この矩形波のデユーティ
比は両信号Ｒ，Ｖ間の位相／周波数の差が減少するにつ
れて減少する。そして、その間ノリツブ７０ツブ回路２
０の出力はＯ′°のままである。　しかし、入力信号Ｖ
の立ち上がり６０によって、次の入力信号Ｒの立ら上が
り６２の前に、フリップフロップ２０のクロック端子に
は２つの立ち上がり５８．６０が連続して供給されるこ
とになる。立ち上がり６０の前にフリップフロップ２０
．２２がともにリセットされているため、この立ち上が
り６０によって７リツプフロツプ２２の出力が１゛にセ
ラ１〜される。

その結果、入力信号Ｒの立ち上がり６２がフリップフロ
ップ２０の出力Ｑをリセッ］〜し、第３図（３）、（４
）で示すように、逆にフリップフロップ２０が優先して
動作し、フリップフロップ２２が動作しない。このよう
に、入力信号ＲとＶとの間の位相／周波数の差が変化覆
るにつれて、常に一方のフリップフロップが動作して位
相／周波数の差に応じたデユーティ比をもつ矩形波を出
力し、他方の７リツプ７０ツブは動作しない。ノリツブ
７０ツブ２０゜２２のどちらが動作するかは入力信号Ｖ
、Ｒのどららがリードするかによる。

そして、フリップフロップ２０．２２の出力ライン２６
．２８は任意のローパスフィルタ３０．３２を介して比
較器３４に接続され、この比較器３４の出力は積分器３
６で平均又は平滑化される。

゛優先”が第３図（１）〜（４）で示す領域内にノリツ
ブ７０ツブ２０．２２の間で交互に起こるとともに、第
４図で示す２πの周期で繰り返されると、積分器３６で
積分された比較信号は第３図（５）のように０″を通過
する鋸波となる。２つの入力信号Ｖ、Ｒが正又は負のり
一イクル内で互いに同調又は゛ロック″された時、検波
器１２の特性は第４図のように゛アクティブ領域”にあ
る。２つの入力信号がこのアクティブｆＩ４ｗｔから外
れていると、検波器１２は鋸波のピーク値の半分の振幅
とどちらの入力信号がリードしているかによる極性を持
つ最大平均信号（第４図の点線で示す）を有する鋸波を
出力する。

鋸波の最大平均値がピーク値の半分であることから（２
つの入力信号が位相／周波数において」−分に互いに離
れていると検波器１２の信号の振幅は制限され、前述し
たようにオフセット位相と最大平均出力との間の小マー
ジンによって問題が悪化する。

本発明はこのような従来のデジタル式位相検波器を改良
することにあり、２つの入力信号間の位相／周波数の差
がアクティブ領域外にある時に、第５図で示すように最
大平均出力を砺波出力のピーク値へ増加させるものであ
る。

第６図において、従来の検波器１２の回路は点線で示さ
れており、この検１１１２の出力を第４図の鋸波のピー
ク値に等しい最大出力にラッチする前記ラッチ手段はも
う１組のＤノリツブ７０ツブ回路６４．６６と１組の負
論ｌ！Ｉ！ＮＯＲグー１〜６８．７０から構成される。

この負論理ＮＯＲゲート６８．７０は正論理ＮＡＮＤゲ
ー１−ど同機能を有する。ゲート６８はフリップフロッ
プ２０．６４を有する回路に、一方ゲート１０はフリッ
プフロップ２２．６６を有する回路に各々接続されてい
る。すなわち、ゲート６８のインバート入力端子はフリ
ップフロップ２０．６４の出力端子ごに、その出力端子
はフリップフロップ６４のＤ端子に接続している。同様
に、ゲート７０のインバート入力端子はフリップフロッ
プ２２．６６の出力端子ｄに、出力端子はフリップフロ
ップ６６のＤ端子に接続している。

この場合、第２図に示した従来の位相検波器１２と異な
り、ゲート６８．７０が負論理であることから、フリッ
プフロップ２２．６６の出力Φを出力用としてゲート６
８．７０の入力端子へ接続している。フリップフロップ
６４のリセット端子Ｒはフリップフロップの出力０に、
一方フリップフロップ６Ｇのリセット端子Ｒはフリップ
フロップ２０の出力ｄに接続している。尚、抵抗Ｒとコ
ンデンサＣとでローパスフィルタを構成している。

先ず、入力信号Ｖ、Ｒ間の位相／周波数の差が第４図の
アクティブ領域内にあるとする。

フリップフロップ２０．２２のクロック端子には交互に
パルスが供給されて、入力信＠Ｖ、　Ｒのどちらがリー
ドしているかによって、一方の７リツプフロツプが動作
する。始め、フリップフロップ６４．６６はリセットさ
れており、互いの出力ｄは１″であり、ゲート６８．７
０はフリップフロップ２０．２２の出力を通過させる。

このフリップフロップ２０．２２の出力は第３図＜３）
、＜４）で示されている。しかし、入力信号間の位相／
周波数の差が第４図のアクティブ領域外に掃引されてい
ると、フリップフロップ６４．６６の出力はラッチされ
て各々ゲート６８又は１０を動作さゼない。

もし、フリップフロップ２０が優先してかつ位相／周波
数の差がアクティブ領域外にあると、ゲート６８は動作
せず、ゲート出力Ｃをうツチして最大の出力Ｕとなる。

一方、フリップフロップ２２が優先しかつアクティブ領
域外にあると、ゲート１０は動作せず、出力りを最大に
ラッチする。フリップフロップ６４は一方の入力信号Ｒ
の連続した２つの立ち上がり内に発生する他方の入力信
号Ｖの連続した２つの立ち上がりに応答してフリップフ
ロップ２０が優先しかつアクティブ領域外にあることを
検知する。このようにして、フリップフロップ６４は入
力信号Ｖ、Ｒ間の位相／周波数の差が１サイクル以上に
なることを検知し、そしてゲート６８を不動作にする。

第７図は要部の波形を示しており、入ツノ信号Ｖは＜１
）、Ｒは（７）である。フリップフロップ６４の出力ζ
は（２）の８１フリツプ７０ツブ２０の出力は（３）の
ｂ、ゲート６８の出力は（４）のＣ、フリップフロップ
２０のリセット信号は（５）のｄ、フリップフロップ６
４のリセット信号は（６）のｅで各々示されている。

次に第６図の上半分の回路を用いて動作を詳述する。（
下半分の回路動作も同じ）始め、ノリツブフロップ２０
．２２は波形ｄの１６で示すゲート２４の出力によりリ
セットされており、フリップフロップ６４．６６もリセ
ットされている。このため、４つの７リツプ７０ツブの
出力Ｑはすべて°１″であり、このノリツブフロップ６
４．２０の出力Ｑのみが（２＞、（３）で図示されてい
る。ゲート６８の出力Ｃは始めフリップフロップ６４の
Ｄ端子とともに０′。

である。入力信号■の最初の立ち上がり７２によってノ
リツブフロップ２０の出力０が第７図（３）の７４で示
すように０″に反転づる。

ゲート６８の出力Ｃは１５で示すように′１″に反転し
、この°１″が７リツプンロツプ６４のＤ端子に供給さ
れる。

第７図（７）で示す入力信号Ｒの立ち上がりの前に入力
信号Ｖの２番目の立ち上がり７７が生ずる。これは入力
信号Ｖ、Ｒ間の位相／周波数の差がアクティブ領域外に
あることを示している。フリップフロップ２０の出力ｄ
はＩＩ　ＯＩＩのままであり、フリップフロップ６４の
出力ζはａ波形の７８で示すように゛０パに反転する。

ゲート６８の出力Ｃはここで゛ラッチ″され、出力Ｃす
なわち信号Ｕはフリップフロップ２０の出力ごとは無関
係に１″となる。

言いかえると、結果として生ずるゲート２４によるフリ
ップフロップ２０のリセット（第７図（３）のハツチン
グ部分）はゲート信号Ｃの状態を左右しない。このよう
に、入力信号８１７間の位相／周波数の差が過去の１ザ
イクル掃引すると、フリップフロップ２０は可変づるデ
ユーティ比をもつ矩形波を出力し、この矩形波は積分さ
れて第４図のように鋸波となり、積分器３６の出力ｖＯ
は第５図に示すように鋸波のピーク値に固定される。

入力信号Ｒ，Ｖ間の位相／周波数の差がアクティブ領域
内に戻るすなわちその差が１サイクル内になるとはじめ
てゲート６８は動作する。これはフリップフロップ２２
の出力ｄが”　ｏ　”になると言う特徴をもも、入力信
号Ｒが入力信号Ｖよりもリードしたことを示す。

フリップフロップ２２の出力ｄのＯ″はライン８０を介
してノリツブフロップ６４のリヒット端子Ｒへ供給され
、ローパスフィルタＲ，Ｃにより適宜減衰される。この
ため、ノリツブフロップ６４がリセットされ、ゲート６
８が動作してフリップフロップ２０の出力ｄを比較器３
４に出力する。

以上、本発明の一実施例を詳述したが、本発明の要旨の
範囲内で適宜変形可能である。

［発明の効果］以上詳述しｔｃように本発明によればデジタル式位相ロ
ックドループにおいて入力信号と基準信号との間の位相
差を検知する位相検波器の出力をピーク値にラッチする
ことにより、最大平均出力を増加して信号の捕捉時間を
短縮できる。そして、前記入力信号と基準信号間の位相
差が１サイクルを越えた時に、その差の関数として繰り
返し鋸波を発生し、位相検波器の出力を樹枝のピーク値
にラッチすることにより、位相検波器のオフセット電圧
と最大平均出力間のノイスマージンの相互作用を除去で
きる。

【図面の簡単な説明】

第１図は従来のデジタル式位相ロックドループのブロッ
ク図、第２図は従来のデジタル式位相検波器の回路図、
第３図（１）〜（５）は第２図の要部の波形図、第４図
は第２図の位相検波器の特性図、第５図は本発明に係る
理想の位相検波器の特性図、第６図は本発明の要部の回
路図、第７図（１）〜（７）は第６図の要部の波形図で
ある。１０・・・位相ロックドループ１２・・・位相検波器１４・・・フィルタ１６・・・Ｎ圧制御発振器（Ｃｏ）１８・・・分周器２０、２２・・・フリップフロップ２４・・・ＮＡＮＤゲート３０、３２・・・フィルタ３４・・・比較器３Ｇ・・・積分器６４、８６・・・フリップフロップ６８、７０・・・ＮＯＲゲート

Claims

【特許請求の範囲】

（１）入力信号と基準信号とを入力する入力手段と、前
記入力信号と基準信号との間の位相及び周波数の差に応
答し、かつ、前記差のサイクルと共に繰り返されるデュ
ーティ比を持つ矩形波を出力する矩形波出力手段と、前
記位相及び周波数の差が前記入力信号又は基準信号の１
サイクルを越えた時に前記デューティ比を最大デューテ
ィ比にラッチするラッチ手段とを備え、入力信号と基準
信号との間の位相及び周波数の差を検知することを特徴
とするデジタル式位相検波器。
（２）前記矩形波出力手段により出力された矩形波を積
分して前記矩形波のデューティ比に応答する傾きを有す
る鋸波を出力すると共に、前記ラッチ手段の出力を前記
鋸波のピーク振幅値で一定とすることを特徴とする特許
請求の範囲第１項記載のデジタル式位相検波器。
（３）前記基準信号が所定の周波数と位相を有すること
を特徴とする特許請求の範囲第１項記載のデジタル式位
相検波器。
（４）前記矩形波出力手段がフリップフロップであるこ
とを特徴とする特許請求の範囲第１項記載のデジタル式
位相検波器。
（５）入力信号と基準信号とに応答してこの入力信号と
基準信号との間の位相及び周波数の差の関数として誤差
信号を出力する位相検波手段と、この誤差信号を減衰す
るフィルタ手段と、この減衰された誤差信号に応答して
前記基準信号として前記位相検波手段に出力信号を供給
する発振手段とを備えたデジタル式位相ロックドループ
において、前記位相検波手段が前記入力信号と基準信号
との間の位相及び周波数の差に応答し、かつ、この差の
サイクルとともにり返されるデューティ比を持つ矩形波
を出力する矩形波出力手段と、前記矩形波を積分して前
記矩形波のデューティ比に応答する傾きを有する鋸波を
出力する鋸波出力手段と、前記位相及び周波数の差が前
記入力信号又は基準信号の１サイクルを越えた時に前記
鋸波の最大振幅を有する一定の出力信号を出力するラッ
チ手段とを備えたことを特徴とするデジタル式位相ロッ
クドループ。
（６）入力信号と基準信号を入力する入力手段と、この
入力信号と基準信号を各々入力する端子を有し固定電位
に接続された第１及び第２の双安定回路と、ロジックゲ
ートとを備え、前記第１及び第２の双安定回路は前記ロ
ジックゲートの入力端子に各々接続する出力端子と前記
ロジックゲートの出力に応答する入力端子とを有すると
ともに、前記入力信号と基準信号間の位相及び周波数の
差に応答し、かつこの差のサイクルで繰り返されるデュ
ーティ比を持つ矩形波を出力し、かつ前記第１及び第２
の双安定回路の出力を積分して鋸波を出力する鋸波出力
手段と、前記位相及び周波数の差が前記入力信号又は基
準信号の１サイクルを越えた時に前記第１及び第２の双
安定回路の出力をラッチするラッチ手段を備え、前記位
相及び周波数の差を検知することを特徴とするデジタル
式位相検波器。
（７）入力信号の位相及び周波数を基準信号の位相及び
周波数と比較し、これらの信号間の位相及び周波数の差
に応答し、かつ、この差のサイクルで繰り返されるデュ
ーティ比を持つ矩形波を出力するよう前記入力信号と基
準信号に各々応答する第１及び第２の双安定回路と、こ
れらの第１及び第２の双安定回路の出力を積分して鋸波
を出力する鋸波出力手段とを備えたデジタル式位相検波
器において、前記位相及び周波数の差が前記入力信号又
は基準信号の１サイクルを越えた時に前記第１又は第２
の双安定回路の出力を最大デューティ比にラッチするラ
ッチ手段を備えたことを特徴とするデジタル式位相検波
器。
（８）入力信号の位相及び周波数を基準信号の位相及び
周波数と比較し、これらの信号間の位相及び周波数の差
に応答しかつこの差のサイクルで繰り返されるデューテ
ィ比を持つ矩形波を出力するよう前記入力信号と基準信
号に各々応答する第１及び第２の双安定回路と、これら
の第１及び第２の双安定回路の出力を積分して鋸波を出
力する鋸波出力手段とを備えたデジタル式位相検波器に
おいて、前記位相及び周波数の差が前記入力信号又は基
準信号の１サイクルを越えた時に前記第１又は第２の双
安定回路の出力を最大デューティ比にラッチするラッチ
手段を備え、前記位相検波器の最大平均出力信号を増加
することを特徴とするデジタル式位相検波器。