JPH0224416B2 - - Google Patents
Info
- Publication number
- JPH0224416B2 JPH0224416B2 JP57092584A JP9258482A JPH0224416B2 JP H0224416 B2 JPH0224416 B2 JP H0224416B2 JP 57092584 A JP57092584 A JP 57092584A JP 9258482 A JP9258482 A JP 9258482A JP H0224416 B2 JPH0224416 B2 JP H0224416B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- oscillator
- amplifier
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 22
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000007493 shaping process Methods 0.000 description 4
- 238000007599 discharging Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は特に入力信号の整数倍にひとしい周波
数で発振する発振回路に関する。
数で発振する発振回路に関する。
従来から入力信号の整数倍の信号を得る方法と
して、てい倍法とフエイズロツクループ(以下、
PLLと略す)法が知られており、必要に応じて
どちらかが用いられている。てい倍法は、入力波
形を歪ませることにより高調波成分を含ませ、そ
のうちの一つを同調回路により選択するものであ
る。このようなてい倍数による発振回路は、ひか
く的簡単に構成できる利点があるものの、出力レ
ベルや入力信号と出力信号の位相関係が精度よく
設定できない欠点があり、また、入力がとだえた
ときに出力が全く現われなくなる欠点があつた。
して、てい倍法とフエイズロツクループ(以下、
PLLと略す)法が知られており、必要に応じて
どちらかが用いられている。てい倍法は、入力波
形を歪ませることにより高調波成分を含ませ、そ
のうちの一つを同調回路により選択するものであ
る。このようなてい倍数による発振回路は、ひか
く的簡単に構成できる利点があるものの、出力レ
ベルや入力信号と出力信号の位相関係が精度よく
設定できない欠点があり、また、入力がとだえた
ときに出力が全く現われなくなる欠点があつた。
PLL法による発振回路は、入力信号の周波数
の整数倍に概略等しい周波数で発振する自走発振
器、分周器、位相比較器ならびに低域ろ波器を具
備し、自走発振器の出力を分周器にて分周した信
号の位相と入力信号の入力位相とを位相比較器に
て比較し、その出力を低減ろ波器を介して自走発
振器に印加せしめることにより、その発振位相を
位相誤差が0になる方向へ制御してなる発器回路
である。かかる発振回路は、出力のレベルや入力
信号と出力信号との位相関係の精度はきわめて高
く、また入力信号がとだえたときも自走発振出力
が出力される利点をもつが、上述のとおり回路構
成が複雑となり、したがつて高価になるという欠
点があつた。また、低域ろ波器の時定数としては
大きな値を必要とするため集積回路に内蔵できな
かつた。
の整数倍に概略等しい周波数で発振する自走発振
器、分周器、位相比較器ならびに低域ろ波器を具
備し、自走発振器の出力を分周器にて分周した信
号の位相と入力信号の入力位相とを位相比較器に
て比較し、その出力を低減ろ波器を介して自走発
振器に印加せしめることにより、その発振位相を
位相誤差が0になる方向へ制御してなる発器回路
である。かかる発振回路は、出力のレベルや入力
信号と出力信号との位相関係の精度はきわめて高
く、また入力信号がとだえたときも自走発振出力
が出力される利点をもつが、上述のとおり回路構
成が複雑となり、したがつて高価になるという欠
点があつた。また、低域ろ波器の時定数としては
大きな値を必要とするため集積回路に内蔵できな
かつた。
また、構成が簡単な発振器として、所謂インジ
エクシヨンロツク方式の発振器が用いられてい
る。この方式の発振器は、入力信号に概略ひとし
い周波数の発振器に入力信号を強制的に印加せし
めることにより、発振過渡現象を制御し、発振周
波数も入力周波数に一致せしめるものである。こ
の方法では、発振周波数を入力周波数に一致させ
ることはできるが、入力周波数の整数倍(1倍を
除く)にひとしくすることは不可能である。
エクシヨンロツク方式の発振器が用いられてい
る。この方式の発振器は、入力信号に概略ひとし
い周波数の発振器に入力信号を強制的に印加せし
めることにより、発振過渡現象を制御し、発振周
波数も入力周波数に一致せしめるものである。こ
の方法では、発振周波数を入力周波数に一致させ
ることはできるが、入力周波数の整数倍(1倍を
除く)にひとしくすることは不可能である。
本発明の目的は、出力のレベルや位相関係が比
較的精度よく入力信号の整数倍の周波数で発振し
しかも簡単な構成で安価な発振回路を提供するこ
とにある。
較的精度よく入力信号の整数倍の周波数で発振し
しかも簡単な構成で安価な発振回路を提供するこ
とにある。
本発明による発振回路は、第1の周波数の信号
を短い幅のトリガ信号に変換する波形変換回路
と、前記第1の周波数の整数倍に概略等しい周波
数で自走発振する発振器であつて、増幅器および
この増幅器の入出力端子間に接続された共振回路
でなる発振器とを備え、前記トリガ信号を前記増
幅器の出力端子と前記共振回路との接続点に印加
してインジエクシヨンロツクをかけるとともに、
前記増幅器の入力端子と前記共振回路との接続点
から発振信号を取り出したことを特徴とする。
を短い幅のトリガ信号に変換する波形変換回路
と、前記第1の周波数の整数倍に概略等しい周波
数で自走発振する発振器であつて、増幅器および
この増幅器の入出力端子間に接続された共振回路
でなる発振器とを備え、前記トリガ信号を前記増
幅器の出力端子と前記共振回路との接続点に印加
してインジエクシヨンロツクをかけるとともに、
前記増幅器の入力端子と前記共振回路との接続点
から発振信号を取り出したことを特徴とする。
以下図面により本発明を詳細に説明する。
第1図は従来のインジエクシヨンロツク方式の
発振器の一例であり、1は入力信号源、2は入力
端子、3は抵抗、4は増幅器、5は共振素子、そ
して6は出力端子である。入力信号1がない場合
増幅器4と共振素子又は共振回路5からなる正帰
還ループにより第2図イのような波形で自走発振
している。ここに、入力信号として第2図ハのよ
うな信号が信号源1から印加されると、入力信号
ハの一周期の最後で自走発振波形イが同図ロのよ
うに引つぱられ、結局周波数としてはハとひとし
くなる。ここで、第2図は説明のため、イとハの
周波数のちがいを誇張して描いてあり、ロの波形
歪がきわめて大きく見れるが、実際にはイとロの
周波数のちがいは5%以下であり、ロの波形歪は
無視できる。
発振器の一例であり、1は入力信号源、2は入力
端子、3は抵抗、4は増幅器、5は共振素子、そ
して6は出力端子である。入力信号1がない場合
増幅器4と共振素子又は共振回路5からなる正帰
還ループにより第2図イのような波形で自走発振
している。ここに、入力信号として第2図ハのよ
うな信号が信号源1から印加されると、入力信号
ハの一周期の最後で自走発振波形イが同図ロのよ
うに引つぱられ、結局周波数としてはハとひとし
くなる。ここで、第2図は説明のため、イとハの
周波数のちがいを誇張して描いてあり、ロの波形
歪がきわめて大きく見れるが、実際にはイとロの
周波数のちがいは5%以下であり、ロの波形歪は
無視できる。
このように、発振周波数を入力周波数にほぼ一
致させることはできるが、整数倍(1を除く)の
発振周波数は得られない。
致させることはできるが、整数倍(1を除く)の
発振周波数は得られない。
第3図は本発明の一実施例を示すブロツク図で
あり、第1図と同一なものには同一の番号を付し
ている。入力信号1のない場合、幅増器4と共振
素子5により正帰還回路を構成し、第4図イのよ
うな波形で自走発振しており、その周波数は入力
信号1の整数倍に概略ひとしい値に選ばれる(第
4図において、ハが入力信号であり、自走発振周
波数はその概略2倍に選ばれている。)一方、入
力信号1は入力端子2を介して波形成形回路に印
加され、短い巾のトリガ信号(第4図ニ)が作ら
れ、抵抗3を介し増幅器4の出力に加え合わせる
ことにより発振ループにトリガをかけ発振コント
ロールする。その結果、第4図ハの入力信号に対
して2倍の周波数にロツクした発振出力ロが得ら
れる発振器を構成できる。出力は、第1図と同様
に増幅器4の出力から得ることもできるが、第3
図においては共振回路5の出力から端子6を介し
て取りだすことにより、共振回路5で基本波のみ
が通過するため、高調波の少ない正弦波により近
い出力が得られる。
あり、第1図と同一なものには同一の番号を付し
ている。入力信号1のない場合、幅増器4と共振
素子5により正帰還回路を構成し、第4図イのよ
うな波形で自走発振しており、その周波数は入力
信号1の整数倍に概略ひとしい値に選ばれる(第
4図において、ハが入力信号であり、自走発振周
波数はその概略2倍に選ばれている。)一方、入
力信号1は入力端子2を介して波形成形回路に印
加され、短い巾のトリガ信号(第4図ニ)が作ら
れ、抵抗3を介し増幅器4の出力に加え合わせる
ことにより発振ループにトリガをかけ発振コント
ロールする。その結果、第4図ハの入力信号に対
して2倍の周波数にロツクした発振出力ロが得ら
れる発振器を構成できる。出力は、第1図と同様
に増幅器4の出力から得ることもできるが、第3
図においては共振回路5の出力から端子6を介し
て取りだすことにより、共振回路5で基本波のみ
が通過するため、高調波の少ない正弦波により近
い出力が得られる。
波形成形回路7としては、たとえば単安定マル
チバイブレータを用いたり、あるいは入力信号を
リミツタ回路を介して方形波とした後、微分回路
を介し、正又は負の半サイクル分を整流回路を介
してとり出すことにより実現できる。あるいはち
えん時間をもつ素子や回路を介した信号と、もと
の入力信号の排他的論理和をとることによつても
実現できる。このような回路によれば波形成形回
路7の時定数としては小さなものでよいため、集
積回路に内蔵することもできる。従つて、集積回
路の端子がPLL方式より少なくてすむという利
点もある。
チバイブレータを用いたり、あるいは入力信号を
リミツタ回路を介して方形波とした後、微分回路
を介し、正又は負の半サイクル分を整流回路を介
してとり出すことにより実現できる。あるいはち
えん時間をもつ素子や回路を介した信号と、もと
の入力信号の排他的論理和をとることによつても
実現できる。このような回路によれば波形成形回
路7の時定数としては小さなものでよいため、集
積回路に内蔵することもできる。従つて、集積回
路の端子がPLL方式より少なくてすむという利
点もある。
本発明は、上記例に限ることなく、入力周波数
の2倍、3倍、4倍等任意整数倍の発振が可能で
あることは明白である。また、発振器としても差
動増幅器を用いた従来のインジエクシヨンロツク
のかけられるタイプのものならばいかなるもので
も利用可能なことはいうまでもない。また同調素
子として、LC回路、固体振動子等を用いること
も可能であり、またC−Rの充放電による時定数
を用いることもできる。
の2倍、3倍、4倍等任意整数倍の発振が可能で
あることは明白である。また、発振器としても差
動増幅器を用いた従来のインジエクシヨンロツク
のかけられるタイプのものならばいかなるもので
も利用可能なことはいうまでもない。また同調素
子として、LC回路、固体振動子等を用いること
も可能であり、またC−Rの充放電による時定数
を用いることもできる。
第1図は従来のインジエクシヨンロツクタイプ
の発振器の一例を示すブロツク図、第2図は第1
図における各部の信号波形図、第3図は本発明の
一実施例を示すブロツク図、第4図は第3図にお
ける各部の信号波形図である。 1:入力信号、2:入力端子、3:抵抗、4:
増幅器、5:同調素子、6:出力端子、7:波形
成形回路。
の発振器の一例を示すブロツク図、第2図は第1
図における各部の信号波形図、第3図は本発明の
一実施例を示すブロツク図、第4図は第3図にお
ける各部の信号波形図である。 1:入力信号、2:入力端子、3:抵抗、4:
増幅器、5:同調素子、6:出力端子、7:波形
成形回路。
Claims (1)
- 1 第1の周波数の信号を短い幅のトリガ信号に
変換する波形変換回路と、前記第1の周波数の整
数倍に概略等しい周波数で自走発振する発振器で
あつて、増幅器およびこの増幅器の入出力端子間
に接続された共振回路でなる発振器とを備え、前
記トリガ信号を前記増幅器の出力端子と前記共振
回路との接続点に印加してインジエクシヨンロツ
クをかけるとともに、前記増幅器の入力端子と前
記共振回路との接続点から発振信号を取り出した
ことを特徴とする発振回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57092584A JPS58209232A (ja) | 1982-05-31 | 1982-05-31 | 発振回路 |
US06/499,387 US4562412A (en) | 1982-05-31 | 1983-05-31 | Oscillator synchronized to a pulse |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57092584A JPS58209232A (ja) | 1982-05-31 | 1982-05-31 | 発振回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58209232A JPS58209232A (ja) | 1983-12-06 |
JPH0224416B2 true JPH0224416B2 (ja) | 1990-05-29 |
Family
ID=14058480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57092584A Granted JPS58209232A (ja) | 1982-05-31 | 1982-05-31 | 発振回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4562412A (ja) |
JP (1) | JPS58209232A (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8706962D0 (en) * | 1987-03-24 | 1987-04-29 | Filtronic Components Ltd | Oscillator |
US4851789A (en) * | 1988-04-27 | 1989-07-25 | Tektronix, Inc. | Phase triggerable oscillator with temperature compensation |
US5402019A (en) * | 1992-08-06 | 1995-03-28 | Tektronix, Inc. | Phase startable clock device |
JPH07221546A (ja) * | 1994-01-28 | 1995-08-18 | Nippon Telegr & Teleph Corp <Ntt> | 注入同期発振器 |
US5889442A (en) * | 1997-05-16 | 1999-03-30 | General Electric Company | Crystal oscillator starting operation in an electricity meter |
CN1167199C (zh) * | 2000-06-08 | 2004-09-15 | 华为技术有限公司 | 注入型同步窄带再生锁相环 |
FR2838265B1 (fr) * | 2002-04-04 | 2004-09-17 | Centre Nat Etd Spatiales | Procede et dispositif de transmission de donnees numeriques en serie |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4723947U (ja) * | 1971-03-26 | 1972-11-17 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2425165A (en) * | 1943-05-15 | 1947-08-05 | Rca Corp | Stabilized harmonic oscillator |
US3296537A (en) * | 1963-04-24 | 1967-01-03 | Zenith Radio Corp | Superregenerative oscillating detector circuit |
US3278862A (en) * | 1964-06-19 | 1966-10-11 | Paul M Danzer | Crystal controlled synchronized oscillator |
-
1982
- 1982-05-31 JP JP57092584A patent/JPS58209232A/ja active Granted
-
1983
- 1983-05-31 US US06/499,387 patent/US4562412A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4723947U (ja) * | 1971-03-26 | 1972-11-17 |
Also Published As
Publication number | Publication date |
---|---|
US4562412A (en) | 1985-12-31 |
JPS58209232A (ja) | 1983-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4688237A (en) | Device for generating a fractional frequency of a reference frequency | |
JPH0224416B2 (ja) | ||
KR970701952A (ko) | 정밀한 쿼드리쳐 신호 생성 회로 및 방법(Circuit and method for generating accurate guadrature signals) | |
US4449105A (en) | Passive maser using timesharing for control of the cavity and control of the oscillator on the line of stimulated emission | |
JPS6130814A (ja) | デジタル式位相検波器 | |
US4450410A (en) | Phase-lock loop control circuitry | |
US4320355A (en) | Sweep signal generation system | |
JPH06303133A (ja) | 発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路 | |
JP2510130Y2 (ja) | Pll回路 | |
JPS623944Y2 (ja) | ||
US5459431A (en) | Frequency/phase analog detector and its use in a phase-locked loop | |
JPH0443716A (ja) | 周波数逓倍回路 | |
JP3254844B2 (ja) | 発振器 | |
JPH0520005Y2 (ja) | ||
JPH09135167A (ja) | 位相同期ループ装置 | |
JPS58130630A (ja) | Pll回路 | |
JPS6128424Y2 (ja) | ||
JPH08148994A (ja) | ディジタルpll回路 | |
KR910008999Y1 (ko) | Pll을 이용한 모드 판별회로 | |
JPH03758Y2 (ja) | ||
JPS5983415A (ja) | 周波数逓倍器 | |
JPS58153420A (ja) | フエ−ズ・ロツクド・ル−プ | |
JPS60190007A (ja) | 圧電発振器 | |
JPH04105729U (ja) | Pll回路 | |
JPS5937902B2 (ja) | 周波数弁別装置 |