JPS5937902B2 - 周波数弁別装置 - Google Patents
周波数弁別装置Info
- Publication number
- JPS5937902B2 JPS5937902B2 JP52135923A JP13592377A JPS5937902B2 JP S5937902 B2 JPS5937902 B2 JP S5937902B2 JP 52135923 A JP52135923 A JP 52135923A JP 13592377 A JP13592377 A JP 13592377A JP S5937902 B2 JPS5937902 B2 JP S5937902B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- signal
- circuit
- terminal input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
Description
【発明の詳細な説明】
本発明は、高い周波数安定度を有する自動周波数制御(
AFC)回路用等に用いることのできる周波数弁別装置
に関する。
AFC)回路用等に用いることのできる周波数弁別装置
に関する。
周波数弁別回路としては種々の構成が考えられているが
、その中で高い周波数安定度を持ったAFC用周波数弁
別回路として次に述べる如き構成が提案されている。
、その中で高い周波数安定度を持ったAFC用周波数弁
別回路として次に述べる如き構成が提案されている。
即ち、特開昭52−19947号公報に示されるように
fsなる周波数の基準信号Ssを各々N逓倍、N+1逓
倍(但し、fsとNはfM−被周波数弁別信号の中心周
波数である)して周波数fU、fLなる2つの信号を作
り、これらの信号別々に被周波数弁別信号と混合しでf
U fM。
fsなる周波数の基準信号Ssを各々N逓倍、N+1逓
倍(但し、fsとNはfM−被周波数弁別信号の中心周
波数である)して周波数fU、fLなる2つの信号を作
り、これらの信号別々に被周波数弁別信号と混合しでf
U fM。
f M−f Lなるビート周波数をもつ信号を発生させ
、これら2つのビート信号を各々増幅、波形成型した後
、パルスカウント方式により周波数弁別し、2つの周波
数弁別出力の直流分の差をAFC用制御信号とするもの
である。
、これら2つのビート信号を各々増幅、波形成型した後
、パルスカウント方式により周波数弁別し、2つの周波
数弁別出力の直流分の差をAFC用制御信号とするもの
である。
以上の如く構成することにより、個々の回路の温度特性
の経時変化には、2つのパルスカウント方式による周波
数弁別回路を同一構成とすることによって相殺でき高い
周波数安定度をもったAFC用周波数弁別回路が構成で
きることになる。
の経時変化には、2つのパルスカウント方式による周波
数弁別回路を同一構成とすることによって相殺でき高い
周波数安定度をもったAFC用周波数弁別回路が構成で
きることになる。
しかしながら、上記の構成においては、逓倍器に同調回
路が必要であること、又、逓倍器を用いずに直接fU、
fLなる周波数をもつ発振器を用いる場合には高安定な
発振回路が2つ必要となること、fU fMとfMfL
なる2つのビート周波数を発生させるためには混合器の
後段に低域フィルタが必要となること、2つのビート信
号をパルスカウント方式の周波数弁別回路に入力するた
めの増幅・波形成型回路が2系統必要であること、等等
、部品点数が多く回路構成が複雑となり又集積化した場
合も外付部品が多くなるという欠点がある。
路が必要であること、又、逓倍器を用いずに直接fU、
fLなる周波数をもつ発振器を用いる場合には高安定な
発振回路が2つ必要となること、fU fMとfMfL
なる2つのビート周波数を発生させるためには混合器の
後段に低域フィルタが必要となること、2つのビート信
号をパルスカウント方式の周波数弁別回路に入力するた
めの増幅・波形成型回路が2系統必要であること、等等
、部品点数が多く回路構成が複雑となり又集積化した場
合も外付部品が多くなるという欠点がある。
そこで本発明はこれらの欠点を解消した装置を提供する
ことを目的とするものであり、以下、本発明の一実施例
についで図面を参照して説明する。
ことを目的とするものであり、以下、本発明の一実施例
についで図面を参照して説明する。
第1図において、1は中心周波数がfMなる被周波数弁
別信号sMを波形成型する波形成型回路、2はfsなる
周波数の基準信号を発生する基準信号発生回路、3は前
記基準信号発生回路2の出力周波数fsをN1分周して
fs/Nlなる周波数をもつ信号S1を発生する第1の
分周器、4は前記基準信号発生回路2の出力周波数fs
をN1分周してfS/N2なる周波数をもつ信号S2を
発生する第2の分周器である。
別信号sMを波形成型する波形成型回路、2はfsなる
周波数の基準信号を発生する基準信号発生回路、3は前
記基準信号発生回路2の出力周波数fsをN1分周して
fs/Nlなる周波数をもつ信号S1を発生する第1の
分周器、4は前記基準信号発生回路2の出力周波数fs
をN1分周してfS/N2なる周波数をもつ信号S2を
発生する第2の分周器である。
そして、5は波形成型回路1の出力sMをデータ端子D
2の入力とし、第1の分周器3出力信号S1をクロック
端子C1の入力とする第1のD型フリップフロップであ
り、そのデータ端子入力周波数fMとり田ンク端子入力
周波数fsハ、とQ1端子出力周波数fQ1の関係は、
第2図中に実線で示される通り、 (ただしMlは正の整数) となる。
2の入力とし、第1の分周器3出力信号S1をクロック
端子C1の入力とする第1のD型フリップフロップであ
り、そのデータ端子入力周波数fMとり田ンク端子入力
周波数fsハ、とQ1端子出力周波数fQ1の関係は、
第2図中に実線で示される通り、 (ただしMlは正の整数) となる。
即ち、D型フリップフロップ5においては周波数fMの
データ端子入力信号SMと周波数波の混合がなされて周
波数fQ+のビート信号が出力される。
データ端子入力信号SMと周波数波の混合がなされて周
波数fQ+のビート信号が出力される。
また、6は波形成型回路1の出力sMをデータ端子D2
の入力とし、第2の分周器4の出力信号S2をクロック
端子C2の入力する第2のD型フリップフロップであり
、そのデータ端子入力周波数fMとクロック端子周波数
f S、/N2とQ2端子出力周波数fQ2の関係は、
第2図中に破線で示される通り、 (ただしM2は正の整数) となる。
の入力とし、第2の分周器4の出力信号S2をクロック
端子C2の入力する第2のD型フリップフロップであり
、そのデータ端子入力周波数fMとクロック端子周波数
f S、/N2とQ2端子出力周波数fQ2の関係は、
第2図中に破線で示される通り、 (ただしM2は正の整数) となる。
ここで、
即ち、
となるようにfs、N1.N2を設定することにより、
データ端子入力周波数がfMのときはfQr−fQ2と
なり、又、データ端子入力周波数がfMよ一す±ΔfM
偏移した場合には第1のD型フリップフロップ5の出力
周波数fQ1は±ΔfMとなり、第2のD型フリップフ
ロップ6の出力周波数fQ2は〒ΔfMだけ偏移するこ
とになる。
データ端子入力周波数がfMのときはfQr−fQ2と
なり、又、データ端子入力周波数がfMよ一す±ΔfM
偏移した場合には第1のD型フリップフロップ5の出力
周波数fQ1は±ΔfMとなり、第2のD型フリップフ
ロップ6の出力周波数fQ2は〒ΔfMだけ偏移するこ
とになる。
そこで、第1、第2のD型フリップフロップ5゜6の出
力信号fQ□、fQ2を各々第1、第2の単安定フルチ
バイブレーク7,8に入力して出力信号fQ1t、fQ
2の立上り時もしくは立下り時から一定時間τだけ出力
“1″となりその他の間は出力nouとなる出力を発生
させ、その出力を第1、第2の積分回路9,10に加え
で積分してから、差回路11にで2つの直流成分の差を
とれば、第1、第2のD型フリップフロップ5,6のデ
ータ端子入力周波数、即ち被周波数弁別信号sMの周波
数の中心値fMからの偏移量±ΔfMに比例した直流信
号を得ることができる。
力信号fQ□、fQ2を各々第1、第2の単安定フルチ
バイブレーク7,8に入力して出力信号fQ1t、fQ
2の立上り時もしくは立下り時から一定時間τだけ出力
“1″となりその他の間は出力nouとなる出力を発生
させ、その出力を第1、第2の積分回路9,10に加え
で積分してから、差回路11にで2つの直流成分の差を
とれば、第1、第2のD型フリップフロップ5,6のデ
ータ端子入力周波数、即ち被周波数弁別信号sMの周波
数の中心値fMからの偏移量±ΔfMに比例した直流信
号を得ることができる。
この信号はAFC信号としで使用することができる。
このような本発明によれば、第1、第2の単安定マルチ
バイブレークおよび低域フィルタから構成されるパルス
カウント方式の周波数弁別回路を同一構成にすることに
より、温度変化や経時変化を同一にすることができ、そ
の変動分を差回路においで差信号をとることにより相殺
することができて高安定なAFC動作等を可能にする周
波数弁別出力を得ることができるものである。
バイブレークおよび低域フィルタから構成されるパルス
カウント方式の周波数弁別回路を同一構成にすることに
より、温度変化や経時変化を同一にすることができ、そ
の変動分を差回路においで差信号をとることにより相殺
することができて高安定なAFC動作等を可能にする周
波数弁別出力を得ることができるものである。
また、このような高い周波数安定度をもつ装置を逓倍回
路のような同調回路を用いる回路を使用せずに構成でき
るので全てディジタル回路で構成でき集積化した場合の
外は部品点数が極くわずかでよいので集積化が容易にな
る等、大変有用な装置を得ることができるものである。
路のような同調回路を用いる回路を使用せずに構成でき
るので全てディジタル回路で構成でき集積化した場合の
外は部品点数が極くわずかでよいので集積化が容易にな
る等、大変有用な装置を得ることができるものである。
第1図は本発明の一実施例における周波数弁別装置のブ
ロック線図、第2図は同装置におけるD型フリツプフ田
ンプの入力信号周波数と出力信号周波数との関係を示す
特性図である。 1・・・・・・波形成型回路、2・・・・・・基準信号
発生回路、3.4・・・・・・第1、第2の分周器、5
,6・・・・・・第1第2のD型フリップフロップ、7
,8・・・・・・第1、第2の単安定マルチバイブレー
ク、9,10・・・・・・第1、第2の積分回路、11
・・・・・・差回路。
ロック線図、第2図は同装置におけるD型フリツプフ田
ンプの入力信号周波数と出力信号周波数との関係を示す
特性図である。 1・・・・・・波形成型回路、2・・・・・・基準信号
発生回路、3.4・・・・・・第1、第2の分周器、5
,6・・・・・・第1第2のD型フリップフロップ、7
,8・・・・・・第1、第2の単安定マルチバイブレー
ク、9,10・・・・・・第1、第2の積分回路、11
・・・・・・差回路。
Claims (1)
- 1 fsなる周波数の基準信号を発生する基準信号発
生器と、基準信号周波数をN1分周してfs/N1なる
周波数をもつ信号S1を出力する第1の分周器と、前記
基準信号周波数をN2分周してfs/N2なる周波数を
もつ信号S2を発生する第2の分周器と、中心周波数が
fMなる被周波数弁別信号sMをデータ端子入力とし前
記信号S1をクロック端子入力とする第1のD型フリッ
プフロップと、前記被周波数弁別信号sMをデータ端子
入力とし前記信号S2をり田ンク端子入力とする第2の
D型フリップフロップと、前記第1のD型フリップフロ
ップの出力の立上り時もしくは立下り時から一定時間だ
け出力を発生する第1の単安定マルチバイブレークと、
前記第2のD型フリップフロップの出力の立上り時もし
くは立下り時から一定時間だけ出力を発生する第2の単
安定マルチバイブレークと、前記第1の単安定マルチバ
イブレークの出力を積分する第1の積分回路と、前記第
2の単安定マルチバイブレークの出力を積分する第2の
積分回路と、前記第1の積分回路の出力と前記第2の積
分回路の出力との差をとる差回路とを備え、前記基準信
号の周波数fs1分周比N1.N2および被周波数弁別
信号中心周波数fMの関係を2fM−ことを特徴とする
周波数弁別装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52135923A JPS5937902B2 (ja) | 1977-11-11 | 1977-11-11 | 周波数弁別装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52135923A JPS5937902B2 (ja) | 1977-11-11 | 1977-11-11 | 周波数弁別装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5469052A JPS5469052A (en) | 1979-06-02 |
JPS5937902B2 true JPS5937902B2 (ja) | 1984-09-12 |
Family
ID=15163001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52135923A Expired JPS5937902B2 (ja) | 1977-11-11 | 1977-11-11 | 周波数弁別装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5937902B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4648060A (en) * | 1984-07-30 | 1987-03-03 | Hewlett-Packard Company | Dual channel frequency synthesizer system |
JP5611144B2 (ja) * | 2011-08-02 | 2014-10-22 | 三菱電機株式会社 | 位相比較装置 |
-
1977
- 1977-11-11 JP JP52135923A patent/JPS5937902B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5469052A (en) | 1979-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4346477A (en) | Phase locked sampling radio receiver | |
US4688237A (en) | Device for generating a fractional frequency of a reference frequency | |
JPH0251080A (ja) | 広帯域ジッタ発生器 | |
JPS60134633A (ja) | 複変換同調器用制御装置 | |
JPS60177728A (ja) | 低雑音信号発生器 | |
JPS5937902B2 (ja) | 周波数弁別装置 | |
JPS5935218B2 (ja) | Pll回路 | |
JPH0224416B2 (ja) | ||
US4775805A (en) | Differential frequency signal generator | |
US4433433A (en) | Sampling pulse forming circuit for FM stereo demodulator | |
JPS58223918A (ja) | 微小可変周波数発振器 | |
JPS63128816A (ja) | Pll回路 | |
JPH0218608B2 (ja) | ||
JPS63313918A (ja) | 発振装置 | |
JPS6333739B2 (ja) | ||
JPH02214222A (ja) | 電圧制御発振器 | |
JPH05199498A (ja) | クロツク発生回路 | |
JP2977955B2 (ja) | サンプリング回路 | |
SU1029390A1 (ru) | Делитель частоты | |
JPS6128424Y2 (ja) | ||
JPS5873208A (ja) | 変調器 | |
JPS63179616A (ja) | ジツタ付加装置 | |
JPH0772188A (ja) | 周波数偏差比拡大器 | |
JPH0683266B2 (ja) | ジツタ付加装置 | |
JPH0720266B2 (ja) | クロツク信号発生装置 |