JPH0683266B2 - ジツタ付加装置 - Google Patents
ジツタ付加装置Info
- Publication number
- JPH0683266B2 JPH0683266B2 JP61076110A JP7611086A JPH0683266B2 JP H0683266 B2 JPH0683266 B2 JP H0683266B2 JP 61076110 A JP61076110 A JP 61076110A JP 7611086 A JP7611086 A JP 7611086A JP H0683266 B2 JPH0683266 B2 JP H0683266B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input data
- mixer
- local
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は例えば、通信回線網の耐ノイズ特性などを評
価するために、通信回線内でPCMなどのデジタル入力デ
ータ信号に意図的にジッタを付加し、通信回線に出力す
る装置に関するものである。
価するために、通信回線内でPCMなどのデジタル入力デ
ータ信号に意図的にジッタを付加し、通信回線に出力す
る装置に関するものである。
「従来技術」 従来用いられてきたジッタ付加装置は、例えば第３図に
示すようなブロック構成になっている。
示すようなブロック構成になっている。
以下第３図に基づいて従来の装置の動作について説明す
る。バッファアンプ12を通過した高調波成分を持つ入力
データ信号fRは、同期回路19へ送られると共に、その信
号速度に対応するクロック抽出器14aに導かれクロック
信号fCが抽出される。このクロック抽出器は入力データ
の基本周期の信号（クロック）を発生させるものであ
り、例えば入力データの基本周期とほぼ同じ周期の電圧
制御発振器（VCO）を、入力データにより位相同期をか
ける構成になっている。尚このクロック抽出器における
PLLの周波数帯域は狭く、入力データ信号fRのデータの
変化には応答せず基本周波数にのみ位相同期がかかるよ
うに設定されている。
る。バッファアンプ12を通過した高調波成分を持つ入力
データ信号fRは、同期回路19へ送られると共に、その信
号速度に対応するクロック抽出器14aに導かれクロック
信号fCが抽出される。このクロック抽出器は入力データ
の基本周期の信号（クロック）を発生させるものであ
り、例えば入力データの基本周期とほぼ同じ周期の電圧
制御発振器（VCO）を、入力データにより位相同期をか
ける構成になっている。尚このクロック抽出器における
PLLの周波数帯域は狭く、入力データ信号fRのデータの
変化には応答せず基本周波数にのみ位相同期がかかるよ
うに設定されている。
ここで抽出されたクロック信号fCは、位相比較器15aへ
入力される。この位相比較器15aのもう一方の入力に
は、クロック信号fCとPLLを構成するVCO17aの出力信号
が入力される。尚このPLLの周波数帯域は、様々な周波
数の変調信号を加えることができるように広く設定され
ている。位相比較器15aの出力信号に変調信号fMが加算
されてVCO17aの制御信号となる。これによりVCO17aの出
力信号は、入力データ信号の基本周期のクロック信号fC
にジッタが付加された信号となる。このVCO17aの出力信
号をクロック信号とし、同期回路19において入力データ
信号fRを同期させることにより、入力データ信号fRにジ
ッタが付加された信号f6を得ることができる。同期回路
19は例えば、ディレイ型フリップフロップにより構成さ
れている。これをタイミングチャートで示したのが第４
図である。
入力される。この位相比較器15aのもう一方の入力に
は、クロック信号fCとPLLを構成するVCO17aの出力信号
が入力される。尚このPLLの周波数帯域は、様々な周波
数の変調信号を加えることができるように広く設定され
ている。位相比較器15aの出力信号に変調信号fMが加算
されてVCO17aの制御信号となる。これによりVCO17aの出
力信号は、入力データ信号の基本周期のクロック信号fC
にジッタが付加された信号となる。このVCO17aの出力信
号をクロック信号とし、同期回路19において入力データ
信号fRを同期させることにより、入力データ信号fRにジ
ッタが付加された信号f6を得ることができる。同期回路
19は例えば、ディレイ型フリップフロップにより構成さ
れている。これをタイミングチャートで示したのが第４
図である。
タイミングチャートによって従来のジッタ付加装置の動
作について説明すると、バッファアンプ12を通過した入
力データ信号fR（第４図Ａ）は、この基本周期Ｔがクロ
ック抽出器14aによって抽出されクロック信号（第４図
Ｂ）となり位相比較器15aへ入力される。この位相比較
器15aにおいてクロック信号とVCO17aの信号とが位相比
較されその位相差出力信号は、アンプ16aにおいて変調
信号fM（第４図Ｃ）と加算されVCO17aの制御信号とな
る。このためVCO17aの出力信号f5の波形は、第４図Ｄに
示すようになる。この出力信号f5は、クロック抽出器14
aより出力されたクロック信号と同一周期でありかつ変
調信号fMにより位相変調されたものである。すなわち、
位相ジッタを有するものである。この信号f5に入力デー
タ信号fRを同期させることによって信号f6（第４図Ｅ）
を得ることができる。この信号f6は、入力データ信号fR
と同じデータであり、かつジッタが付加されたものであ
る。
作について説明すると、バッファアンプ12を通過した入
力データ信号fR（第４図Ａ）は、この基本周期Ｔがクロ
ック抽出器14aによって抽出されクロック信号（第４図
Ｂ）となり位相比較器15aへ入力される。この位相比較
器15aにおいてクロック信号とVCO17aの信号とが位相比
較されその位相差出力信号は、アンプ16aにおいて変調
信号fM（第４図Ｃ）と加算されVCO17aの制御信号とな
る。このためVCO17aの出力信号f5の波形は、第４図Ｄに
示すようになる。この出力信号f5は、クロック抽出器14
aより出力されたクロック信号と同一周期でありかつ変
調信号fMにより位相変調されたものである。すなわち、
位相ジッタを有するものである。この信号f5に入力デー
タ信号fRを同期させることによって信号f6（第４図Ｅ）
を得ることができる。この信号f6は、入力データ信号fR
と同じデータであり、かつジッタが付加されたものであ
る。
「発明が解決しょうとする問題点」 以上のような構成になっている従来のジッタ付加装置に
おいては、クロック抽出器や変調回路（第３図における
破線内の部分）が、入力信号速度の種類だけ必要とな
る。すなわち、ジッタを付加したい通信回線のデータの
基本周期が異なるたびにそれに対応する別個のクロック
抽出器や変調回路を用意する必要がある。さらにそれぞ
れが異なったクロック信号に対応するように構成されて
いるPLLの回路特性もまた各々に異なるために、大きさ
の同じ変調信号でも、変調信号が入力されるPLLの違い
によって変調度の値が異なるなどの欠点がある。
おいては、クロック抽出器や変調回路（第３図における
破線内の部分）が、入力信号速度の種類だけ必要とな
る。すなわち、ジッタを付加したい通信回線のデータの
基本周期が異なるたびにそれに対応する別個のクロック
抽出器や変調回路を用意する必要がある。さらにそれぞ
れが異なったクロック信号に対応するように構成されて
いるPLLの回路特性もまた各々に異なるために、大きさ
の同じ変調信号でも、変調信号が入力されるPLLの違い
によって変調度の値が異なるなどの欠点がある。
「問題点を解決する手段」 入力データ信号とローカル信号をミキシングして、一定
周波数のIF信号を得るための第１ミキサーと、この第１
ミキサーに上記入力データ信号周波数に対応する周波数
のローカル信号を供給するためのローカル発振器と、位
相同期回路（PLL）よって上記IF信号と位相同期される
とともに、変調信号によりジッタが付加される変調用発
振器と、この変調用発振器より出力された信号と前記ロ
ーカル信号をミキシングして元の入力データ信号の基本
周期と同じ周期となる信号を出力する第２ミキサーと、
この第２ミキサーの出力信号と、上記入力データ信号を
同期させるための同期回路を設けることにより、種々の
異なった信号速度の入力データ信号に対しても、ローカ
ル信号の周波数を変えることによりクロック抽出が行な
えるようにしたものである。
周波数のIF信号を得るための第１ミキサーと、この第１
ミキサーに上記入力データ信号周波数に対応する周波数
のローカル信号を供給するためのローカル発振器と、位
相同期回路（PLL）よって上記IF信号と位相同期される
とともに、変調信号によりジッタが付加される変調用発
振器と、この変調用発振器より出力された信号と前記ロ
ーカル信号をミキシングして元の入力データ信号の基本
周期と同じ周期となる信号を出力する第２ミキサーと、
この第２ミキサーの出力信号と、上記入力データ信号を
同期させるための同期回路を設けることにより、種々の
異なった信号速度の入力データ信号に対しても、ローカ
ル信号の周波数を変えることによりクロック抽出が行な
えるようにしたものである。
「発明の実施例」 第１図に本発明のブロック構成図を示す。
バッファアンプ１を通過した、高周波成分を持つ入力デ
ータ信号fRは、同期回路10へ送られると共に、ローカル
信号fLとミキシングされ一定周波数のIF信号を得るため
にミキサー２へおくられる。このミキサー２のもう一方
の入力には、上記入力データ信号fRの周波数に対応する
周波数のローカル信号fLを供給するために、ローカル発
振器３が接続されている。このローカル信号fLは、複数
個のクリスタル発振器を切り換えるか、シンセサイザー
を用いて得ることができる。すなわちこのローカル発振
器３は入力データ信号fRの基本周波数が異なる場合でも
ミキサー２により得られるIF信号の周波数が常に一定に
なるように調整される。
ータ信号fRは、同期回路10へ送られると共に、ローカル
信号fLとミキシングされ一定周波数のIF信号を得るため
にミキサー２へおくられる。このミキサー２のもう一方
の入力には、上記入力データ信号fRの周波数に対応する
周波数のローカル信号fLを供給するために、ローカル発
振器３が接続されている。このローカル信号fLは、複数
個のクリスタル発振器を切り換えるか、シンセサイザー
を用いて得ることができる。すなわちこのローカル発振
器３は入力データ信号fRの基本周波数が異なる場合でも
ミキサー２により得られるIF信号の周波数が常に一定に
なるように調整される。
この例では、ミキサー２において入力データ信号fRの基
本波及び高調波とローカル信号fLをミックスして一定周
波数のIFをとりだすようにしている。したがって、その
瞬時の入力データが基本周波数の1/Nであってもミキサ
ー２によってそのＮ倍の高調波とローカル信号fLをミッ
クスしてIFを得ることができるので、入力データ信号fR
が不連続であっても連続なIF信号f1を得ることができ
る。
本波及び高調波とローカル信号fLをミックスして一定周
波数のIFをとりだすようにしている。したがって、その
瞬時の入力データが基本周波数の1/Nであってもミキサ
ー２によってそのＮ倍の高調波とローカル信号fLをミッ
クスしてIFを得ることができるので、入力データ信号fR
が不連続であっても連続なIF信号f1を得ることができ
る。
ミキサー２より出力されてバンドパスフィルター４を通
過したIF信号f1は、位相比較器５に入力される。この位
相比較器５のもう一方の入力には、信号f1とPLLを構成
するVCO7の出力信号が入力される。この位相比較器５の
出力信号に変調信号fMが加算されてVCO7の制御信号とな
りVCO7の出力信号f2は、位相変調を受けることになる。
この信号f1と同じ周波数で位相ジッタを有するVCO7の出
力信号f2は、ミキサー８へ送られる。このミキサー８の
もう一方の入力には、前記ローカル発振器３によってミ
キサー２へ送られた信号と同じローカル信号fLが供給さ
れる。ミキサー８より出力された信号は、ローパスフィ
ルター９を通り信号f3となる。この信号f3は、元の入力
データ信号fRの基本周波数と同じ周波数で位相変調され
たクロック信号である。同期回路10においてこの信号f3
に入力データ信号fRを同期させることによって入力デー
タ信号fRにジッタが付加された信号f4が得られる。
過したIF信号f1は、位相比較器５に入力される。この位
相比較器５のもう一方の入力には、信号f1とPLLを構成
するVCO7の出力信号が入力される。この位相比較器５の
出力信号に変調信号fMが加算されてVCO7の制御信号とな
りVCO7の出力信号f2は、位相変調を受けることになる。
この信号f1と同じ周波数で位相ジッタを有するVCO7の出
力信号f2は、ミキサー８へ送られる。このミキサー８の
もう一方の入力には、前記ローカル発振器３によってミ
キサー２へ送られた信号と同じローカル信号fLが供給さ
れる。ミキサー８より出力された信号は、ローパスフィ
ルター９を通り信号f3となる。この信号f3は、元の入力
データ信号fRの基本周波数と同じ周波数で位相変調され
たクロック信号である。同期回路10においてこの信号f3
に入力データ信号fRを同期させることによって入力デー
タ信号fRにジッタが付加された信号f4が得られる。
以上の動作を、第２図に示すタイミングチャートにより
説明すると、バッファアンプ１を通過した後の入力デー
タ信号fR（第２図Ａ）は、同期回路10に送られると共に
ミキサー２へ入力される。このミキサー２のもう一方の
入力には、ローカル信号fL（第２図Ｂ）が入力される。
入力データ信号fRは、ミキサー２においてローカル信号
fLとミキシングされた後、出力されたバンドパスフィル
ター４を通過しIF信号f1（第２図Ｃ）となる。IF信号f1
は、位相比較器５に入力される。この位相比較器５より
出力された信号に、変調信号fM（第２図Ｄ）がアンプ６
において加算されてVCO7の制御信号となりこの制御信号
によってVCO7の出力信号はf2（第２図Ｅ）となる。この
信号f2は、信号f1が位相変調されたものである。VCO7の
出力信号f2は、前記の位相比較器５入力されると共に、
ミキサー８に入力される。ミキサー８のもう一方の入力
には、ミキサー２へ入力された信号と同じローカル信号
fL（第２図Ｂ）が、入力される。f2は、ミキサー８にて
fLとミキシングされた後に、出力されローパスフィルタ
ー９を通過して信号f3（第２図Ｆ）となる。この信号f3
は、入力データ信号fRの基本周波数と同じ周波数でジッ
タの付加されたクロック信号である。この信号f3に入力
データ信号fRを同期回路10において同期させることによ
り信号f4（第２図Ｇ）を得ることができる。この信号f4
は、入力データ信号fRにジッタの付加された波形とな
る。
説明すると、バッファアンプ１を通過した後の入力デー
タ信号fR（第２図Ａ）は、同期回路10に送られると共に
ミキサー２へ入力される。このミキサー２のもう一方の
入力には、ローカル信号fL（第２図Ｂ）が入力される。
入力データ信号fRは、ミキサー２においてローカル信号
fLとミキシングされた後、出力されたバンドパスフィル
ター４を通過しIF信号f1（第２図Ｃ）となる。IF信号f1
は、位相比較器５に入力される。この位相比較器５より
出力された信号に、変調信号fM（第２図Ｄ）がアンプ６
において加算されてVCO7の制御信号となりこの制御信号
によってVCO7の出力信号はf2（第２図Ｅ）となる。この
信号f2は、信号f1が位相変調されたものである。VCO7の
出力信号f2は、前記の位相比較器５入力されると共に、
ミキサー８に入力される。ミキサー８のもう一方の入力
には、ミキサー２へ入力された信号と同じローカル信号
fL（第２図Ｂ）が、入力される。f2は、ミキサー８にて
fLとミキシングされた後に、出力されローパスフィルタ
ー９を通過して信号f3（第２図Ｆ）となる。この信号f3
は、入力データ信号fRの基本周波数と同じ周波数でジッ
タの付加されたクロック信号である。この信号f3に入力
データ信号fRを同期回路10において同期させることによ
り信号f4（第２図Ｇ）を得ることができる。この信号f4
は、入力データ信号fRにジッタの付加された波形とな
る。
以上の実施例においてはローカル信号fLについて特に規
定していないが、高い中心周波数を持つバンドパスフィ
ルター４をもちいて、ミキサー２において入力データ信
号fRのＮ倍の周波数とローカル信号fLとミキシングして
高周波のIF信号を得た後、ミキサー８における出力を1/
Nにして入力データ信号fRの基本周波数と同じ周波数の
信号を得るような構成にしてもよい。
定していないが、高い中心周波数を持つバンドパスフィ
ルター４をもちいて、ミキサー２において入力データ信
号fRのＮ倍の周波数とローカル信号fLとミキシングして
高周波のIF信号を得た後、ミキサー８における出力を1/
Nにして入力データ信号fRの基本周波数と同じ周波数の
信号を得るような構成にしてもよい。
「発明の効果」 以上のような構成からなる本発明には、信号速度の異な
った様々な入力データ信号に対しても、各入力データ信
号の速度ごとに対応するクロック抽出器を設けることな
く一回路によってクロック抽出を可能とし、回路を簡素
化するとともに、入力データ信号の速度に関係なく、大
きさの同じ変調信号であれば変調度の値が一定になると
いう効果がある。
った様々な入力データ信号に対しても、各入力データ信
号の速度ごとに対応するクロック抽出器を設けることな
く一回路によってクロック抽出を可能とし、回路を簡素
化するとともに、入力データ信号の速度に関係なく、大
きさの同じ変調信号であれば変調度の値が一定になると
いう効果がある。
第１図は、本発明の実施例のブロック構成図を示す。第
２図は、第１図のブロック構成図によるタイミングチャ
ートを示す。第３図は、従来のジッタ付加装置のブロッ
ク構成図を示す。第４図は、第３図のブロック構成図に
よるタイミングチャートを示す。 1,11,12,20;バッファアンプ， 2,8;ミキサー， 3;ローカル発振器， 4;バンドパスフィルター， 5,15a,15b;位相比較器， 6,16a,16b;;アンプ， 7,17a,17b;VCO, 9;ローパスフィルター， 10,19;同期回路， 13a,13b,18a,18b;スイッチ， 14a,14b;クロック抽出器，
２図は、第１図のブロック構成図によるタイミングチャ
ートを示す。第３図は、従来のジッタ付加装置のブロッ
ク構成図を示す。第４図は、第３図のブロック構成図に
よるタイミングチャートを示す。 1,11,12,20;バッファアンプ， 2,8;ミキサー， 3;ローカル発振器， 4;バンドパスフィルター， 5,15a,15b;位相比較器， 6,16a,16b;;アンプ， 7,17a,17b;VCO, 9;ローパスフィルター， 10,19;同期回路， 13a,13b,18a,18b;スイッチ， 14a,14b;クロック抽出器，
Claims (2)
- 【請求項１】入力データ信号とローカル信号をミキシン
グして、一定周波数のIF信号を得るためのフィルターを
含む第１ミキサーと、 この第１のミキサーに上記入力データ信号周波数に対応
する周波数の上記ローカル信号を供給するためのローカ
ル発振器と、 位相同期回路（PLL）によって上記IF信号と位相同期さ
れるとともに、変調信号によりジッタが付加される変調
用発振器と、 この変調用発振器より出力された信号と上記ローカル信
号をミキシングして元の入力データ信号の基本周期と同
じ周期となる信号を出力する第２ミキサーと、 この第２ミキサーの出力信号と、上記入力データ信号を
同期させるための同期回路と、 よりなることを特徴とするジッタ付加装置。 - 【請求項２】上記第１ミキサーで上記入力データ信号の
Ｎ倍の高周波と上記ローカル信号とミキシングされ、上
記第２ミキサーの出力を1/Nにして元の入力データ信号
の基本周期と同じ周期となる信号を得る手段を含む特許
請求の範囲第１項記載のジッタ付加装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61076110A JPH0683266B2 (ja) | 1986-04-02 | 1986-04-02 | ジツタ付加装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61076110A JPH0683266B2 (ja) | 1986-04-02 | 1986-04-02 | ジツタ付加装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62233953A JPS62233953A (ja) | 1987-10-14 |
| JPH0683266B2 true JPH0683266B2 (ja) | 1994-10-19 |
Family
ID=13595751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61076110A Expired - Fee Related JPH0683266B2 (ja) | 1986-04-02 | 1986-04-02 | ジツタ付加装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683266B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1164696B1 (en) * | 1999-12-24 | 2008-04-23 | Anritsu Corporation | Wander generator and digital line tester comprising the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5136861A (ja) * | 1974-09-25 | 1976-03-27 | Fujitsu Ltd | |
| JPS59167160A (ja) * | 1983-02-08 | 1984-09-20 | Nippon Telegr & Teleph Corp <Ntt> | 信号識別余裕度測定方法およびその装置 |
-
1986
- 1986-04-02 JP JP61076110A patent/JPH0683266B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62233953A (ja) | 1987-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526847B2 (ja) | ディジタル方式無線電話機 | |
| JPH0454406B2 (ja) | ||
| JPH0251080A (ja) | 広帯域ジッタ発生器 | |
| JPH0683266B2 (ja) | ジツタ付加装置 | |
| JPH0645930A (ja) | 周波数シンセサイザ | |
| JPS62233954A (ja) | ジツタ付加装置 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JPH0738577B2 (ja) | ジツタ付加装置 | |
| JPH05252058A (ja) | 無線送信機 | |
| JP2600866B2 (ja) | 位相比較装置 | |
| JPS63260247A (ja) | 変調器 | |
| JPS61200723A (ja) | 同時送受信通信機における角度変調送信波の作成回路 | |
| JPH04336715A (ja) | 変調装置の周波数分配回路 | |
| JPH0115216Y2 (ja) | ||
| JPH0983597A (ja) | Ｐｓｋ搬送波信号再生装置 | |
| JPH09232949A (ja) | Ｐｌｌ回路 | |
| JPH0724371B2 (ja) | 位相同期復調器 | |
| JPH0520431U (ja) | 発振器 | |
| JPH09224057A (ja) | Ｆｓｋ変調回路 | |
| JPH0691372B2 (ja) | 変調器 | |
| JPH06224753A (ja) | 送信装置 | |
| JPH08139767A (ja) | Ｆｓｋ変調方式 | |
| JPH01154626A (ja) | 位相同期発振回路 | |
| JPH0969859A (ja) | Ｆｓｋ変調回路 | |
| JPS6157126A (ja) | 位相同期原子発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |