JPH0251080A - 広帯域ジッタ発生器 - Google Patents
広帯域ジッタ発生器Info
- Publication number
- JPH0251080A JPH0251080A JP1146524A JP14652489A JPH0251080A JP H0251080 A JPH0251080 A JP H0251080A JP 1146524 A JP1146524 A JP 1146524A JP 14652489 A JP14652489 A JP 14652489A JP H0251080 A JPH0251080 A JP H0251080A
- Authority
- JP
- Japan
- Prior art keywords
- output
- mixer
- frequency
- oscillator
- jitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008878 coupling Effects 0.000 claims 3
- 238000010168 coupling process Methods 0.000 claims 3
- 238000005859 coupling reaction Methods 0.000 claims 3
- 235000014366 other mixer Nutrition 0.000 abstract description 2
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B29/00—Generation of noise currents and voltages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
- H01L21/244—Alloying of electrode materials
- H01L21/246—Alloying of electrode materials with AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本発明は、ジッタ発生器に関する。
し発明の技術的背景及びその問題点]
ジッタ発生器は、音声またはその他のディジタル・デー
タを伝送するためにパルス・コード変調が使用されるデ
ィジタル電気通信システムの試験に使用されるものであ
る。このようなデータ伝送システムは、送信信号がタイ
ミング・ジッタとして知られたものを有する場合、すな
わちこの送信信号がその正常の発生時間すなわち期待発
生時間からシフトした時間に発生する場合でも動作する
ことが要求される。ジッタの存在時にディジタル伝送シ
ステムが動作するさまを試験・評価するため、ジッタ発
生器が、規定量のタイミング・ジッタを含んだディジタ
ル信号を上記のシステムに印加するために使用される。
タを伝送するためにパルス・コード変調が使用されるデ
ィジタル電気通信システムの試験に使用されるものであ
る。このようなデータ伝送システムは、送信信号がタイ
ミング・ジッタとして知られたものを有する場合、すな
わちこの送信信号がその正常の発生時間すなわち期待発
生時間からシフトした時間に発生する場合でも動作する
ことが要求される。ジッタの存在時にディジタル伝送シ
ステムが動作するさまを試験・評価するため、ジッタ発
生器が、規定量のタイミング・ジッタを含んだディジタ
ル信号を上記のシステムに印加するために使用される。
周知のジッタ発生器は、公称動作周波数の周り±10%
において発生する狭レンジのビット・レートしか有して
いない出力を発生する。10%以上異なるいくつかのビ
ット・レートにおけるジッタ発生を提供するため、ある
回路素子を重複した発生回路を作り、ある特定の素子の
みがこの素子と関連している周波数が選択されたときに
使用状態になることを可能ならしめることが慣例であっ
た。
において発生する狭レンジのビット・レートしか有して
いない出力を発生する。10%以上異なるいくつかのビ
ット・レートにおけるジッタ発生を提供するため、ある
回路素子を重複した発生回路を作り、ある特定の素子の
みがこの素子と関連している周波数が選択されたときに
使用状態になることを可能ならしめることが慣例であっ
た。
たとえば、ある周知のジッタ発生器の場合は、このジッ
タ発生器によって提供可能な各々の出力ビット・レート
に対して、個別の電圧制御発振器、キャリア・フィルタ
、ループ・フィルタ、および水晶発振器が設けられてい
る。このような重複を生じることは回路素子の浪費であ
る。
タ発生器によって提供可能な各々の出力ビット・レート
に対して、個別の電圧制御発振器、キャリア・フィルタ
、ループ・フィルタ、および水晶発振器が設けられてい
る。このような重複を生じることは回路素子の浪費であ
る。
[発明の目的]
本発明は回路素子の不必要な重複をすることなく、ビッ
ト・レートの広レンジ化をもたらし得るジッタ発生器を
提供することを目的とする。
ト・レートの広レンジ化をもたらし得るジッタ発生器を
提供することを目的とする。
[発明の概要]
本発明によれば、第1の周波数の信号にジッタを印加す
るように構成されたジッタ発生器と、可変周波数発振器
と、前記ジッタ発生器からの出力と前記発振器の出力と
をミキシングする手段とから成るジッタ発生用回路が提
供される。前記ミキサーの出力は、フィルタに供給する
ことができる。
るように構成されたジッタ発生器と、可変周波数発振器
と、前記ジッタ発生器からの出力と前記発振器の出力と
をミキシングする手段とから成るジッタ発生用回路が提
供される。前記ミキサーの出力は、フィルタに供給する
ことができる。
このフィルタの出力は、正弦波・方形波コンバータに印
加することができる。
加することができる。
可変周波数発振器の出力はジッタ発生器を駆動する発振
器の出力と組み合わせられて中間周波信号を生じること
ができ、この中間周波信号は次に前記ジッタ発生器の出
力と組み合わせられる。可変周波数発振器の出力と前記
能の発振器の出力とはミキサー内で組み合わせられ、こ
のミキサーの出力は帯域通過フィルタに供給されて中間
周波信号を生じる。可変周波数発振器の出力と、ジッタ
発生器を駆動する発振器の出力とは、位相ロックループ
構成を使用して組み合わせられることが好ましい。
器の出力と組み合わせられて中間周波信号を生じること
ができ、この中間周波信号は次に前記ジッタ発生器の出
力と組み合わせられる。可変周波数発振器の出力と前記
能の発振器の出力とはミキサー内で組み合わせられ、こ
のミキサーの出力は帯域通過フィルタに供給されて中間
周波信号を生じる。可変周波数発振器の出力と、ジッタ
発生器を駆動する発振器の出力とは、位相ロックループ
構成を使用して組み合わせられることが好ましい。
[発明の実施例1
本発明を、添付諸図面に特に関連して、単に例示によっ
て説明する。
て説明する。
第1図を参照すると、ジッタを発生する回路は、任意の
固定周波数FIMHzで動作するように構成されている
水晶発振器10を具備している。この発振器の出力は、
周波数F1で動作するように設計されている従来方式の
ジッタ発生器11に印加される。ジッタ発生器11から
の出力はミキサー12に印加され、このミキサー12は
可変周波数F2MH2で動作可能な可変発振器14から
の出力をさらに受信する。このミキサーは前記両信号を
混合して、ジッタが加味されている出力信号を生じる。
固定周波数FIMHzで動作するように構成されている
水晶発振器10を具備している。この発振器の出力は、
周波数F1で動作するように設計されている従来方式の
ジッタ発生器11に印加される。ジッタ発生器11から
の出力はミキサー12に印加され、このミキサー12は
可変周波数F2MH2で動作可能な可変発振器14から
の出力をさらに受信する。このミキサーは前記両信号を
混合して、ジッタが加味されている出力信号を生じる。
この信号はフィルタ15に印加され、その次に正弦波・
方形波コンバータ16に印加される。ミキサー12の出
力における信号の周波数は(F1+F2)または(Fl
−F2)であって、フィルタ15の出力に単一の周波数
が現れるようにこの画周波数の一方がこのフィルタ15
によって選択される。正弦波・方形波コンバータは出力
17に所望の2値波形を生じ、この波形はこの波形に加
味されたジッタを有している。このジッタ化(j i
t tered )信号の周波数は、F2を変化させる
ことによって変化可能である。
方形波コンバータ16に印加される。ミキサー12の出
力における信号の周波数は(F1+F2)または(Fl
−F2)であって、フィルタ15の出力に単一の周波数
が現れるようにこの画周波数の一方がこのフィルタ15
によって選択される。正弦波・方形波コンバータは出力
17に所望の2値波形を生じ、この波形はこの波形に加
味されたジッタを有している。このジッタ化(j i
t tered )信号の周波数は、F2を変化させる
ことによって変化可能である。
上記の回路は、出力17において、多くのオクターブに
わたってジッタ化クロック波形を生じることができる。
わたってジッタ化クロック波形を生じることができる。
通常この回路は、139.264M Hzで動作してい
るジッタ発生器から、O〜35MH2で動作している、
(F2−F 1)MHzを選択する能力を有する低域通
過フィルタを有することができる。
るジッタ発生器から、O〜35MH2で動作している、
(F2−F 1)MHzを選択する能力を有する低域通
過フィルタを有することができる。
したがって、回路素子の不必要な重複がない状態で広レ
ンジのジッタ化出力を得るために比較的簡単な回路を使
用できることが分かるであろう。
ンジのジッタ化出力を得るために比較的簡単な回路を使
用できることが分かるであろう。
このジッタ回路は選択可能かつ可変である単一周波数で
動作することができるとともに、キャリア・フィルタ、
ループ・フィルタ、および電圧制御発振器を除去するも
のである。発振器14の周波数のみが、出力における異
なるビット・レートを得るために変更されることが必要
である。発生器の、より高い動作周波数、すなわち、F
2−Flより大きいFlに於いては、シフタが従来方式
の発生装置で可能であったよりもさらに高い変調周波数
まで発生可能であることを意味する。このことは、最大
変調周波数が、ジッタが発生される周波数のある分数、
約1710に制限されることによるものである。その上
、変調周波数レンジは、出力ビット・レートに無関係で
ある。
動作することができるとともに、キャリア・フィルタ、
ループ・フィルタ、および電圧制御発振器を除去するも
のである。発振器14の周波数のみが、出力における異
なるビット・レートを得るために変更されることが必要
である。発生器の、より高い動作周波数、すなわち、F
2−Flより大きいFlに於いては、シフタが従来方式
の発生装置で可能であったよりもさらに高い変調周波数
まで発生可能であることを意味する。このことは、最大
変調周波数が、ジッタが発生される周波数のある分数、
約1710に制限されることによるものである。その上
、変調周波数レンジは、出力ビット・レートに無関係で
ある。
この基本的な比較的簡単な回路がいくつかの制限を有す
る情況もある。(F1+F2)MHzで動作する発振器
は本装置に特有のものであって、供試システムから便宜
的に利用可能でないかも知れない。その上、2つの発振
器の位相雑音は出力で加算され、FlとF2とはいずれ
もF2−Flより大でありかつ比較し得る発振器の位相
雑音は発振周波数に大略比例するので、出力位相雑音は
出力周波数F2−FIMHzで動作している単一周波数
ジッタ発生器よりも悪いことがありうる。
る情況もある。(F1+F2)MHzで動作する発振器
は本装置に特有のものであって、供試システムから便宜
的に利用可能でないかも知れない。その上、2つの発振
器の位相雑音は出力で加算され、FlとF2とはいずれ
もF2−Flより大でありかつ比較し得る発振器の位相
雑音は発振周波数に大略比例するので、出力位相雑音は
出力周波数F2−FIMHzで動作している単一周波数
ジッタ発生器よりも悪いことがありうる。
第1図の回路からの出力がF1+F2MHzになるよう
にFlとF2との和で選択されたならば、出力位相雑音
はまさにレートF1+F2で動作しているジッタ発生器
の位相雑音に匹敵しうるであろうが、周波数F1のある
分数に制限されている変調周波数のレンジはレー)F1
+F2MHzで発生している場合に得られるレンジより
も小すクなるであろう、また、スルー・ジッタ・モード
として知られている場合に必要である所与の入力周波数
に出力周波数を同期させることが困難である。
にFlとF2との和で選択されたならば、出力位相雑音
はまさにレートF1+F2で動作しているジッタ発生器
の位相雑音に匹敵しうるであろうが、周波数F1のある
分数に制限されている変調周波数のレンジはレー)F1
+F2MHzで発生している場合に得られるレンジより
も小すクなるであろう、また、スルー・ジッタ・モード
として知られている場合に必要である所与の入力周波数
に出力周波数を同期させることが困難である。
上記の諸制限を受けない改良回路が、図面の第2図に示
されている。0.5MHzから200MHzに至る周波
数レンジにわたってジッタ化出力を生じる能力を有する
この回路は、第1図の素子に対応する素子を包含し、こ
れらの素子は対応する参照番号で示されている。第2図
の回路において、可変周波数発振器14の出力は、固定
周波数発振器10からの出力をも受信する別のミキサー
20に対して、供給されていることが分かるであろう。
されている。0.5MHzから200MHzに至る周波
数レンジにわたってジッタ化出力を生じる能力を有する
この回路は、第1図の素子に対応する素子を包含し、こ
れらの素子は対応する参照番号で示されている。第2図
の回路において、可変周波数発振器14の出力は、固定
周波数発振器10からの出力をも受信する別のミキサー
20に対して、供給されていることが分かるであろう。
ミキサー20の出力は、帯域通過フィルタ21を通して
ミキサー12に供給されている。ミキサー20と帯域通
過フィルタ21とは本質的に第1の周波数変換装置を成
し、これに対してミキサー12と低域通過フィルタ15
とは第2の周波数変換装置を形成している。
ミキサー12に供給されている。ミキサー20と帯域通
過フィルタ21とは本質的に第1の周波数変換装置を成
し、これに対してミキサー12と低域通過フィルタ15
とは第2の周波数変換装置を形成している。
第2図の回路において、可変周波数発振器である発振器
14は所望の出力ビット・レー)Foutに対応する周
波数で動作し、これに対し基準発振器10は任意の周波
数F1で動作する。これらの発振器からの出力はミキサ
ー20に対してその再入力として印加され、このためミ
キサー20は出力Fl十/、−Foutを有している。
14は所望の出力ビット・レー)Foutに対応する周
波数で動作し、これに対し基準発振器10は任意の周波
数F1で動作する。これらの発振器からの出力はミキサ
ー20に対してその再入力として印加され、このためミ
キサー20は出力Fl十/、−Foutを有している。
フィルタ21はこれら出力の1つ、たとえば、F1+F
outを選択し、そしてすべての他のミキサー出力を除
去する。
outを選択し、そしてすべての他のミキサー出力を除
去する。
発振器10からの出力は従来方式の設計のものであるジ
ッタ発生器11にも供給され、ジッタが印加されたこの
ジッタ発生器11の出力はミ゛キサ−12で第1の周波
数変換装置からの信号F1+Foutと混合される。こ
のミキサーからの出力は、Foutおよび他の周波数の
信号である。フィルタ15はすべての他の周波数を除去
し、Foutのジッタ化出力のみを残す。この信号は、
出力17に必要なジッタ化ディジタル信号が現れるよう
に、正弦波・方形波コンバータ16において正弦波から
2値信号に変換される。
ッタ発生器11にも供給され、ジッタが印加されたこの
ジッタ発生器11の出力はミ゛キサ−12で第1の周波
数変換装置からの信号F1+Foutと混合される。こ
のミキサーからの出力は、Foutおよび他の周波数の
信号である。フィルタ15はすべての他の周波数を除去
し、Foutのジッタ化出力のみを残す。この信号は、
出力17に必要なジッタ化ディジタル信号が現れるよう
に、正弦波・方形波コンバータ16において正弦波から
2値信号に変換される。
第2図は、本発明の一好適形式の略図であるものと理解
されたい。前述のとおり、ミキサー2oと帯域通過フィ
ルタ2Iとは周波数変換装置を成しているが、この装置
はある種の他の構成で置換することができる。たとえば
、実際の装置の場合はミキサー20の出力はFlの成分
をも有しているので低ビット・レートを発生することは
比較的に困難である。また、諸周波数が共に接近してい
てかつ必要な広帯域動作を依然として保持している場合
にF1+Foutをも通過させ、Flを除去するための
十分に鋭いカットオフを有するフィルタを設計すること
も困難である。この理由のため、第2図は基本的動作原
理を説明するために示されているものの、実際の回路は
第2図に略図的に示されているものと僅かに異なってい
る。同様に、ミキサー12とフィルタ15とは同一の結
果を生じる異なる構成によって置換することができる。
されたい。前述のとおり、ミキサー2oと帯域通過フィ
ルタ2Iとは周波数変換装置を成しているが、この装置
はある種の他の構成で置換することができる。たとえば
、実際の装置の場合はミキサー20の出力はFlの成分
をも有しているので低ビット・レートを発生することは
比較的に困難である。また、諸周波数が共に接近してい
てかつ必要な広帯域動作を依然として保持している場合
にF1+Foutをも通過させ、Flを除去するための
十分に鋭いカットオフを有するフィルタを設計すること
も困難である。この理由のため、第2図は基本的動作原
理を説明するために示されているものの、実際の回路は
第2図に略図的に示されているものと僅かに異なってい
る。同様に、ミキサー12とフィルタ15とは同一の結
果を生じる異なる構成によって置換することができる。
上記の装置は、第1図に関連して説明した混合発生器の
諸制限を削減ないしは除去するものである。出力はここ
でF1+Fontではな(Foutのビット・レートに
あることが分るであろう。したがって、フィルタ21の
帯域幅以内で、フィルタ21からの出力と発生器11か
らの出力との両者に存在する発振器10の位相雑音はミ
キサー12において相殺する傾向を有している。このこ
とは、少量のオフセット周波数に対する発振器14の位
相雑音に近似する出力17における位相雑音を大幅に改
良する。
諸制限を削減ないしは除去するものである。出力はここ
でF1+Fontではな(Foutのビット・レートに
あることが分るであろう。したがって、フィルタ21の
帯域幅以内で、フィルタ21からの出力と発生器11か
らの出力との両者に存在する発振器10の位相雑音はミ
キサー12において相殺する傾向を有している。このこ
とは、少量のオフセット周波数に対する発振器14の位
相雑音に近似する出力17における位相雑音を大幅に改
良する。
このビット・レートにおける発振器14は、外部的に供
給されるクロック波形に対する同期を可能ならしめる他
の信号によって置換可能であることに注目されたい。
給されるクロック波形に対する同期を可能ならしめる他
の信号によって置換可能であることに注目されたい。
特に第2図に関して説明した原理を実施する実際的な構
成が、第3図、第4図、および第5図に示されている。
成が、第3図、第4図、および第5図に示されている。
第3図は、低域通過フィルタ15および正弦波・方形波
コンバータ16の実際的な実施例を示している。第3図
において、周波数F1のジッタ入力は減衰器30、増幅
器31、帯域通過フィルタ32および減衰器33を通し
てミキサー12に印加されている。ミキサー12におい
て、Flのジッタ入力は第1の周波数変換装置からのF
1+Fout入力と混合される。ミキサー12からの出
力は、さらに別の減衰器35、イコライザ36、低域通
過フィ、ルタ37、減衰器38、および増幅器39を通
して、第3図に40で示されている 正弦波・方形波コ
ンバータに供給されている。Foutのジッタ化出力は
、正弦波・方形波コンバータ40の出力に現われる。
コンバータ16の実際的な実施例を示している。第3図
において、周波数F1のジッタ入力は減衰器30、増幅
器31、帯域通過フィルタ32および減衰器33を通し
てミキサー12に印加されている。ミキサー12におい
て、Flのジッタ入力は第1の周波数変換装置からのF
1+Fout入力と混合される。ミキサー12からの出
力は、さらに別の減衰器35、イコライザ36、低域通
過フィ、ルタ37、減衰器38、および増幅器39を通
して、第3図に40で示されている 正弦波・方形波コ
ンバータに供給されている。Foutのジッタ化出力は
、正弦波・方形波コンバータ40の出力に現われる。
第4図は、第2図のミキサー20および帯域通過フィル
タ21が位相ロックループ48によって置換されている
第1の周波数変換装置の実際的実施例をさらに詳しく説
明している。第4図を参照すると、正弦波または方形波
でも構わないライン50上の入力は、シュミット・トリ
ガ51に供給されている。
タ21が位相ロックループ48によって置換されている
第1の周波数変換装置の実際的実施例をさらに詳しく説
明している。第4図を参照すると、正弦波または方形波
でも構わないライン50上の入力は、シュミット・トリ
ガ51に供給されている。
このシュミット・トリガ51の出力は、ディジタル位相
感知検出器52と、ループ・フィルタ53と、電圧制御
発振器54と、パワースプリッタ55と、増幅器56と
、ミキサー57と、減衰器58と、低域通過フィルタ5
9と、微分増幅器60と、シュミット・トリガ61とか
ら成るループに供給される。ミキサー57は、第2図の
発振器10から来るFlの非ジッタ信号をもライン63
に受信する。パワースプリッタ55からの出力は増幅器
64に供給されるが、この増幅器64からの出力は第3
図のミキサー12に供給されるF1+Fout出力であ
る。第4図に示されている構成は、第2図に示されてい
る略構成で実用に達したものよりビット・レートを下げ
るために本システムを使用することを可能ならしめてい
る。
感知検出器52と、ループ・フィルタ53と、電圧制御
発振器54と、パワースプリッタ55と、増幅器56と
、ミキサー57と、減衰器58と、低域通過フィルタ5
9と、微分増幅器60と、シュミット・トリガ61とか
ら成るループに供給される。ミキサー57は、第2図の
発振器10から来るFlの非ジッタ信号をもライン63
に受信する。パワースプリッタ55からの出力は増幅器
64に供給されるが、この増幅器64からの出力は第3
図のミキサー12に供給されるF1+Fout出力であ
る。第4図に示されている構成は、第2図に示されてい
る略構成で実用に達したものよりビット・レートを下げ
るために本システムを使用することを可能ならしめてい
る。
このループ・システムは既知の位相ロックループ・シス
テムでありその動作はこの分野の技術者にとって明らか
なものであるので、ここに詳述しないことにする。
テムでありその動作はこの分野の技術者にとって明らか
なものであるので、ここに詳述しないことにする。
第5図は、ブロック70として示されている第3図の回
路と、ブロック71として示されている第4図のループ
とは、HP3746A計測器およびHP3335 A計
測器に関連して使用することができる。
路と、ブロック71として示されている第4図のループ
とは、HP3746A計測器およびHP3335 A計
測器に関連して使用することができる。
HP3746Aは、回路70の減衰器30に供給される
Flのジッタ化出力と、回路71のライン63に供給さ
れるFlの非ジッタ出力とを生じるジッタ発生器である
。HP3335Aは正弦波出力を有するシンセサイザで
あり、広レンジの周波数にわたって50のビット・レー
ト入力を生じることができる。
Flのジッタ化出力と、回路71のライン63に供給さ
れるFlの非ジッタ出力とを生じるジッタ発生器である
。HP3335Aは正弦波出力を有するシンセサイザで
あり、広レンジの周波数にわたって50のビット・レー
ト入力を生じることができる。
[発明の効果]
以上説明したように、本発明を用いることにより、回路
素子を不必要に重複することなく、広帯域のビット・レ
ートでのジッタ化出力を得ることができる。
素子を不必要に重複することなく、広帯域のビット・レ
ートでのジッタ化出力を得ることができる。
第1図は本発明の一実施例によるジッタ発生器の概略ブ
ロック図、第2図は本発明の別の実施例によるジッタ発
生器の概略ブロック図、第3図及び第4図は第2図に示
す回路を部分的に詳述した概略ブロック図、第5図は本
発明による外ンタ発生器を具体化した実用的な装置を示
すプロ・ンク図である。 10:水晶発振器 11ニジツタ発生器12:ミキサ
ー 14:可変発振器15:フィルタ 16:
正弦波・方形波コンバータ共
ロック図、第2図は本発明の別の実施例によるジッタ発
生器の概略ブロック図、第3図及び第4図は第2図に示
す回路を部分的に詳述した概略ブロック図、第5図は本
発明による外ンタ発生器を具体化した実用的な装置を示
すプロ・ンク図である。 10:水晶発振器 11ニジツタ発生器12:ミキサ
ー 14:可変発振器15:フィルタ 16:
正弦波・方形波コンバータ共
Claims (2)
- (1)第1の発振器と、 前記第1の発振器に結合されたジッタ信号 発生器と、 可変周波数発振器と、 2入力と1出力とを有する第1のミキサー と、 前記ジッタ信号発生器を前記第1のミキサ ーの1入力へ結合する手段と、 前記可変周波数発振器を前記第1のミキサ ーの他入力へ結合する手段と、 を備えて成る広帯域ジッタ発生器。
- (2)1出力を有する第1の発振器と、 前記第1の発振器の出力に結合されたジッ タ信号発生器と、 2入力と1出力とを有し、該入力の1つが 前記ジッタ信号発生器に結合されているミキサーと、 1出力を有する可変周波数発振器と、 前記第1の発振器の出力と前記可変周波数 発振器の出力とに結合されて、これらの出力に現われる
信号の乗算により生ずる側波帯の1つを得るヘテロダイ
ン手段と、 前記ヘテロダイン手段を前記ミキサーの 他の入力に結合する手段と、 前記ミキサーの出力に結合されて、前記可 変周波数発振器の周波数のみを含む側波帯を選択的に通
過させる手段と、 を備えて成る広帯域ジッタ発生器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP88305206A EP0345390A1 (en) | 1988-06-08 | 1988-06-08 | Improvement in or Relating to Jitter Circuits |
EP88305206.0 | 1988-06-08 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0251080A true JPH0251080A (ja) | 1990-02-21 |
Family
ID=8200092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1146524A Pending JPH0251080A (ja) | 1988-06-08 | 1989-06-08 | 広帯域ジッタ発生器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4916411A (ja) |
EP (1) | EP0345390A1 (ja) |
JP (1) | JPH0251080A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008514961A (ja) * | 2004-09-29 | 2008-05-08 | テラダイン・インコーポレーテッド | ジッタを測定する方法及び装置 |
JP2009103717A (ja) * | 2002-02-26 | 2009-05-14 | Advantest Corp | 測定装置、及び測定方法 |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5548236A (en) * | 1987-02-20 | 1996-08-20 | Pixel Instruments | Phase shifting apparatus and method with frequency multiplication |
US5239535A (en) * | 1989-05-23 | 1993-08-24 | Siemens Aktiengesellschaft | Arrangement for testing the transmission properties of subscriber line modules or digital terminal equipment of a communication system connectible thereto |
US5229584A (en) * | 1991-03-06 | 1993-07-20 | Missions Marketing, Inc. | Encounter billing system |
GB9313020D0 (en) * | 1993-06-24 | 1993-08-11 | Madge Networks Ltd | Jitter monitoring |
US5426392A (en) * | 1993-08-27 | 1995-06-20 | Qualcomm Incorporated | Spread clock source for reducing electromagnetic interference generated by digital circuits |
GB2282906B (en) * | 1993-10-13 | 1996-11-06 | Dataquill Ltd | Data enty systems |
JPH08125443A (ja) * | 1994-10-20 | 1996-05-17 | Anritsu Corp | 位相変調器 |
US5680067A (en) * | 1994-11-30 | 1997-10-21 | U.S. Philips Corporation | Frequency dividing device |
KR0176136B1 (ko) * | 1995-05-31 | 1999-04-15 | 김광호 | 하이파이 영상 재생/기록장치의 사인파 변조장치 및 재생/기록 변복조 장치 |
US5627500A (en) * | 1995-12-26 | 1997-05-06 | Tektronix, Inc. | Phase modulator having individually placed edges |
US5835501A (en) * | 1996-03-04 | 1998-11-10 | Pmc-Sierra Ltd. | Built-in test scheme for a jitter tolerance test of a clock and data recovery unit |
US6621767B1 (en) | 1999-07-14 | 2003-09-16 | Guide Technology, Inc. | Time interval analyzer having real time counter |
US6091671A (en) * | 1999-07-14 | 2000-07-18 | Guide Technology, Inc. | Time interval analyzer having interpolator with constant current capacitor control |
US6456959B1 (en) | 1999-07-14 | 2002-09-24 | Guide Technology, Inc. | Time interval analyzer having parallel counters |
US6181649B1 (en) | 1999-07-14 | 2001-01-30 | Guide Technology, Inc. | Time interval analyzer having current boost |
US6226231B1 (en) | 1999-07-14 | 2001-05-01 | Guide Technology, Inc. | Time interval analyzer having multiple measurement circuits |
JP2001044858A (ja) | 1999-07-30 | 2001-02-16 | Nec Corp | 送信ミキサおよび2帯域出力切り替え高周波送信回路 |
US7555263B1 (en) * | 1999-10-21 | 2009-06-30 | Broadcom Corporation | Adaptive radio transceiver |
US7046721B2 (en) * | 2001-03-20 | 2006-05-16 | Ericsson Inc. | System and method to enhance the capacity of a communication link |
US6573800B2 (en) | 2001-06-15 | 2003-06-03 | Electric Boat Corporation | Continuously changing random signal generating arrangement and method |
US6501307B1 (en) | 2001-11-12 | 2002-12-31 | Pericom Semiconductor Corp. | Spread-spectrum clock buffer/driver that modulates clock period by switching loads |
US7315574B2 (en) * | 2004-05-03 | 2008-01-01 | Dft Microsystems, Inc. | System and method for generating a jittered test signal |
US8058933B2 (en) * | 2005-09-21 | 2011-11-15 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Low frequency clock generation |
TWI402658B (zh) * | 2005-05-13 | 2013-07-21 | Avago Technologies General Ip | 低頻時鐘產生技術 |
GB2442501B (en) * | 2006-10-05 | 2011-04-13 | Advanced Risc Mach Ltd | Apparatus and method for data processing having an on-chip or off-chip interconnect between two or more devices |
US7835479B2 (en) * | 2006-10-16 | 2010-11-16 | Advantest Corporation | Jitter injection apparatus, jitter injection method, testing apparatus, and communication chip |
US20140085936A1 (en) * | 2012-09-25 | 2014-03-27 | Delta Electronics (Shanghai) Co., Ltd. | Variable frequency converter and adjusting method for the same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3916329A (en) * | 1974-05-01 | 1975-10-28 | Hekimian Laboratories Inc | Time jitter generator |
US4258436A (en) * | 1979-08-01 | 1981-03-24 | The United States Of America As Represented By The Secretary Of The Navy | Multichannel RF signal generator |
-
1988
- 1988-06-08 EP EP88305206A patent/EP0345390A1/en not_active Withdrawn
-
1989
- 1989-05-19 US US07/354,544 patent/US4916411A/en not_active Expired - Fee Related
- 1989-06-08 JP JP1146524A patent/JPH0251080A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009103717A (ja) * | 2002-02-26 | 2009-05-14 | Advantest Corp | 測定装置、及び測定方法 |
JP2008514961A (ja) * | 2004-09-29 | 2008-05-08 | テラダイン・インコーポレーテッド | ジッタを測定する方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0345390A1 (en) | 1989-12-13 |
US4916411A (en) | 1990-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0251080A (ja) | 広帯域ジッタ発生器 | |
US4346477A (en) | Phase locked sampling radio receiver | |
JP2526847B2 (ja) | ディジタル方式無線電話機 | |
US6683904B2 (en) | RF transceiver with low power chirp acquisition mode | |
US4194151A (en) | Multifrequency generator | |
JPH0715371A (ja) | スーパーへテロダイン方式の送受信方法と送受信機 | |
US6100771A (en) | Multi-signal generator | |
KR970055570A (ko) | 혼합형 주파수 합성기 | |
US4468788A (en) | Digital frequency translator for offset frequency generation of unmodulated signals | |
US4075565A (en) | Single side-band wave generation system | |
JPH0936664A (ja) | 周波数変換回路 | |
KR920000410B1 (ko) | 연속된 위상변환을 가진 이중 위상 변조회로 | |
JPH02305237A (ja) | 信号多重化回路 | |
JPH0936663A (ja) | 周波数変換回路 | |
KR0150143B1 (ko) | 무선 통신시스템의 중간주파수 발생회로 | |
RU2273952C2 (ru) | Синтезатор частоты | |
JPS58204630A (ja) | 無線機の構成方式 | |
JPH02112323A (ja) | 無線通信装置 | |
JPH04137845A (ja) | 変調装置 | |
JPS63260247A (ja) | 変調器 | |
JPS6292525A (ja) | スペクトラム拡散電力線搬送通信方法および装置 | |
JPS58194410A (ja) | 周波数変調装置 | |
JPS60172807A (ja) | 分周回路 | |
SU744908A1 (ru) | Способ формировани амплитудно-модулированного сигнала | |
JPS6129590B2 (ja) |