JPH0720266B2 - クロツク信号発生装置 - Google Patents
クロツク信号発生装置Info
- Publication number
- JPH0720266B2 JPH0720266B2 JP61086468A JP8646886A JPH0720266B2 JP H0720266 B2 JPH0720266 B2 JP H0720266B2 JP 61086468 A JP61086468 A JP 61086468A JP 8646886 A JP8646886 A JP 8646886A JP H0720266 B2 JPH0720266 B2 JP H0720266B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- signal
- frequency
- circuit
- divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はクロック信号発生装置、特に色搬送波信号の４
倍の周波数のクロック信号と水平同期信号の858倍の周
波数のクロック信号とを発生させるクロック信号発生装
置に関する。
倍の周波数のクロック信号と水平同期信号の858倍の周
波数のクロック信号とを発生させるクロック信号発生装
置に関する。
従来の技術 映像信号の伝送や記録などにおいて、情報劣化をさける
為や正確な処理を実行する為にディジタル処理を施すこ
とが多い。
為や正確な処理を実行する為にディジタル処理を施すこ
とが多い。
ところで、アナログ状態の映像信号をディジタル処理す
る為にはまず映像信号を標本化する必要があり、この標
本化の周波数の設定はディジタル処理装置のハード設計
や画質に大きな影響を与える。従って、標本化周波数の
選定は重要となる。
る為にはまず映像信号を標本化する必要があり、この標
本化の周波数の設定はディジタル処理装置のハード設計
や画質に大きな影響を与える。従って、標本化周波数の
選定は重要となる。
種々の背景から、現在ではこの周波数を色搬送波信号の
丁度４倍の周波数あるいは水平同期信号の丁度858倍の
周波数に設定することが多い。
丁度４倍の周波数あるいは水平同期信号の丁度858倍の
周波数に設定することが多い。
（以後、色搬送波信号の周波数を“fSC”、水平同期信
号のくり返し周波数を“fH”、fSCの４倍周波数の信号
を“４・fSC”、fHの858倍周波数の信号を“858・fH”
と記す。）４fSCはコンポジット信号の標本化に適して
おり、858fHはコンポーネント信号の標本化に適してい
る。この様な標本化や後に続く処理は４fSCのクロック
信号又は858fHのクロック信号で駆動されることとな
る。
号のくり返し周波数を“fH”、fSCの４倍周波数の信号
を“４・fSC”、fHの858倍周波数の信号を“858・fH”
と記す。）４fSCはコンポジット信号の標本化に適して
おり、858fHはコンポーネント信号の標本化に適してい
る。この様な標本化や後に続く処理は４fSCのクロック
信号又は858fHのクロック信号で駆動されることとな
る。
そこで、これらのクロック信号を発生させる為の従来例
を第３図及び第４図に示したブロック図とともに説明す
る。第３図は色搬送波信号を基に４fSCのクロック信号
を発生させる従来例のブロック図である。同図に於い
て、33は入力端子、34は位相比較器、35は波器、36は
電圧制御発振器、38は出力端子、37は1/4分周器であ
る。色搬送波が入力端子33を介して位相比較器34の一方
の端子に印加され、他の端子には1/4分周器37の出力が
印加される。位相比較器34は両信号の位相差に応じて位
相誤差信号を波器35に送る。波器35を通った位相誤
差信号は電圧制御発振器36の発振周波数を制御する。電
圧制御発振器36の出力は出力端子38を介して４fSCクロ
ック信号として取出されるとともに1/4分周器37にも印
加される。1/4分周器37では入力された４fSCクロック信
号を４分周することになる。
を第３図及び第４図に示したブロック図とともに説明す
る。第３図は色搬送波信号を基に４fSCのクロック信号
を発生させる従来例のブロック図である。同図に於い
て、33は入力端子、34は位相比較器、35は波器、36は
電圧制御発振器、38は出力端子、37は1/4分周器であ
る。色搬送波が入力端子33を介して位相比較器34の一方
の端子に印加され、他の端子には1/4分周器37の出力が
印加される。位相比較器34は両信号の位相差に応じて位
相誤差信号を波器35に送る。波器35を通った位相誤
差信号は電圧制御発振器36の発振周波数を制御する。電
圧制御発振器36の出力は出力端子38を介して４fSCクロ
ック信号として取出されるとともに1/4分周器37にも印
加される。1/4分周器37では入力された４fSCクロック信
号を４分周することになる。
この様にして入力端子33に印加された色搬送波信号に位
相同期し、かつ４倍の周波数を有する４fSCクロック信
号を出力端子38を介して得ることが出来る。
相同期し、かつ４倍の周波数を有する４fSCクロック信
号を出力端子38を介して得ることが出来る。
なお、水平走査信号を基にして858fHのクロック信号を
得る場合は1/4分周器37の分周比は1/858である。その他
は上述とほぼ同様の動作となるので説明は省略する。
又、色搬送波信号の代りにバースト信号でもよいのは当
然のことであり、以降“色搬送波信号”はバースト信号
の場合も含んでいるものとする。
得る場合は1/4分周器37の分周比は1/858である。その他
は上述とほぼ同様の動作となるので説明は省略する。
又、色搬送波信号の代りにバースト信号でもよいのは当
然のことであり、以降“色搬送波信号”はバースト信号
の場合も含んでいるものとする。
ところで、４fSCクロック信号で駆動するディジタル処
理に於いて858fHクロック信号が必要となる場合があ
り、逆に858fHクロック信号で駆動するディジタル処理
に於いて４fSCクロック信号が必要となる場合がある。
しかしながら、858fHと４fSCとを同時に発生させるのは
非常にむずかしい。その理由は両者の最小公倍数がきわ
めて高い周波数となるからである。
理に於いて858fHクロック信号が必要となる場合があ
り、逆に858fHクロック信号で駆動するディジタル処理
に於いて４fSCクロック信号が必要となる場合がある。
しかしながら、858fHと４fSCとを同時に発生させるのは
非常にむずかしい。その理由は両者の最小公倍数がきわ
めて高い周波数となるからである。
そこで、通常考えられる構成例を第４図に示したブロッ
ク図とともに説明する。同図に於いて、39は入力端子、
40は位相比較器、41は波器、42は電圧制御発振器、43
は1/455分周器、44は1/429分周器、45は1/4分周器、46
及び47は出力端子である。電圧制御発振器42は色搬送波
信号の1716倍の周波数、すなわち1716fSC（6.1GHz）
で発振させる。これを1/429分周器44で429分周して４f
SCを得て出力端子47及び1/4分周器45に印加する。従っ
て、1/4分周期45の出力と入力端子39を介して入力され
ている色搬送波との位相差が位相比較器40で検出され、
波器41を介して電圧制御発振器42の発振周波数が制御
される。電圧制御発振器42の出力は1/455分周器43にも
加えられており、455分周した結果の858fHを出力端子46
に導びく。
ク図とともに説明する。同図に於いて、39は入力端子、
40は位相比較器、41は波器、42は電圧制御発振器、43
は1/455分周器、44は1/429分周器、45は1/4分周器、46
及び47は出力端子である。電圧制御発振器42は色搬送波
信号の1716倍の周波数、すなわち1716fSC（6.1GHz）
で発振させる。これを1/429分周器44で429分周して４f
SCを得て出力端子47及び1/4分周器45に印加する。従っ
て、1/4分周期45の出力と入力端子39を介して入力され
ている色搬送波との位相差が位相比較器40で検出され、
波器41を介して電圧制御発振器42の発振周波数が制御
される。電圧制御発振器42の出力は1/455分周器43にも
加えられており、455分周した結果の858fHを出力端子46
に導びく。
この様にして１つのPLLで４fSCクロック信号と858fHク
ロック信号が同時に得られる。（なお、水平同期信号か
ら４fSCと858fHを作成する場合についての説明は省略す
る。） 発明が解決しようとする問題点 第４図に示した様なクロック信号発生装置では、源発振
周波数がきわめて高くなること、逓倍数がきわめて大き
くなることなど多くの問題を有している。
ロック信号が同時に得られる。（なお、水平同期信号か
ら４fSCと858fHを作成する場合についての説明は省略す
る。） 発明が解決しようとする問題点 第４図に示した様なクロック信号発生装置では、源発振
周波数がきわめて高くなること、逓倍数がきわめて大き
くなることなど多くの問題を有している。
そこで、本発明は源発振周波数がきわめて低く設定出
来、かつPLL部での逓倍数も小さく維持出来る様にする
ものである。
来、かつPLL部での逓倍数も小さく維持出来る様にする
ものである。
問題点を解決する為の手段 その為に、本発明では色搬送波信号や水平同期信号から
４fSCクロック信号と８fSC信号を発生させる第1PLL回路
と、８fSC信号を35分周する1/35分周回路と、４fSCクロ
ック信号の基本波成分と1/35分周回路の出力の基本波成
分との差周波数成分を得て858fHクロック信号を出力す
る第１ヘテロダイン回路とを具備するもの、もしくは水
平同期信号から1716fHと858fHクロック信号を発生させ
る第2PLL回路と、1716fH信号を33分周する1/33分周回路
と、858fHクロック信号の基本波成分と1/33分周回路の
出力の基本波成分との和周波数を得て４fSCクロック信
号を出力する第２ヘテロダイン回路とを具備するもので
ある。
４fSCクロック信号と８fSC信号を発生させる第1PLL回路
と、８fSC信号を35分周する1/35分周回路と、４fSCクロ
ック信号の基本波成分と1/35分周回路の出力の基本波成
分との差周波数成分を得て858fHクロック信号を出力す
る第１ヘテロダイン回路とを具備するもの、もしくは水
平同期信号から1716fHと858fHクロック信号を発生させ
る第2PLL回路と、1716fH信号を33分周する1/33分周回路
と、858fHクロック信号の基本波成分と1/33分周回路の
出力の基本波成分との和周波数を得て４fSCクロック信
号を出力する第２ヘテロダイン回路とを具備するもので
ある。
作用 以上のごとく構成することで源発振周波数が低く、かつ
逓倍数も小さいPLLを基に４fSCクロック信号と858fHク
ロック信号が容易にかつ高精度に得られる。
逓倍数も小さいPLLを基に４fSCクロック信号と858fHク
ロック信号が容易にかつ高精度に得られる。
実施例 では、本発明の一実施例を第１図に示したブロック図と
ともに説明する。
ともに説明する。
第１図は本発明の一実施例を示すブロック図であり、同
図に於いて、１は入力端子、２は第1PLL回路、３は1/35
分周回路、４は第１ヘテロダイン回路、５及び６は出力
端子、７は位相比較器、８は波器、９は電圧制御発振
器、10は1/2分周器、11は1/4分周器、12は乗算器、13〜
15は帯域波器、16はパルス整形器である。第1PLL回路
２は位相比較器7,波器8,電圧制御発振器9,1/2分周器1
0及び1/4分周器11から成り、第１ヘテロダイン回路４は
帯域波器13〜15,乗算器12及びパルス整形器16から成
っている。第1PLL回路２の構成は基本的には第３図と同
様であり詳細な説明は省略する。電圧制御発振器９は８
fSCで発振させ、入力端子１には色搬送波信号を印加す
る。1/2分周器10及び1/4分周器11は夫々２分周及び４分
周を実行する。第1PLL回路２がロック状態となると、電
圧制御発振器９から８fSC（＝1820fH）が、1/2分周器10
から４fSCクロック信号が送出される。４fSCクロック信
号は出力端子５及び帯域波器13に、８fSCは1/35分周
回路３に印加される。1/35分周回路３では８fSCを35分
周して52fH（1820fH/35＝52fH）を得、帯域波器14に
印加する。帯域波器13及び14は夫々４fSC及び52fHの
基本波成分のみを取出す波器であり、それらの基本波
成分は共に乗算器12に入力され乗算される。乗算器12の
出力信号には両基本波成分の和周波数成分と差周波数成
分が混在しており、帯域波器15に通して差周波数成分
のみをパルス整形器16に印加する。差周波数成分は858f
H（４fSC−52fH＝910fH−52fH＝858fH）であり、パルス
整形器16は出力端子６を介して858fHクロック信号とし
て送出される。一方、出力端子５を介して４fSCクロッ
ク信号も送出されている。
図に於いて、１は入力端子、２は第1PLL回路、３は1/35
分周回路、４は第１ヘテロダイン回路、５及び６は出力
端子、７は位相比較器、８は波器、９は電圧制御発振
器、10は1/2分周器、11は1/4分周器、12は乗算器、13〜
15は帯域波器、16はパルス整形器である。第1PLL回路
２は位相比較器7,波器8,電圧制御発振器9,1/2分周器1
0及び1/4分周器11から成り、第１ヘテロダイン回路４は
帯域波器13〜15,乗算器12及びパルス整形器16から成
っている。第1PLL回路２の構成は基本的には第３図と同
様であり詳細な説明は省略する。電圧制御発振器９は８
fSCで発振させ、入力端子１には色搬送波信号を印加す
る。1/2分周器10及び1/4分周器11は夫々２分周及び４分
周を実行する。第1PLL回路２がロック状態となると、電
圧制御発振器９から８fSC（＝1820fH）が、1/2分周器10
から４fSCクロック信号が送出される。４fSCクロック信
号は出力端子５及び帯域波器13に、８fSCは1/35分周
回路３に印加される。1/35分周回路３では８fSCを35分
周して52fH（1820fH/35＝52fH）を得、帯域波器14に
印加する。帯域波器13及び14は夫々４fSC及び52fHの
基本波成分のみを取出す波器であり、それらの基本波
成分は共に乗算器12に入力され乗算される。乗算器12の
出力信号には両基本波成分の和周波数成分と差周波数成
分が混在しており、帯域波器15に通して差周波数成分
のみをパルス整形器16に印加する。差周波数成分は858f
H（４fSC−52fH＝910fH−52fH＝858fH）であり、パルス
整形器16は出力端子６を介して858fHクロック信号とし
て送出される。一方、出力端子５を介して４fSCクロッ
ク信号も送出されている。
第1PLL回路２の２つの出力である４fSCクロック信号と
８fSCとは入力されている色搬送波信号に位相ロックし
ているのは勿論のことであるが、出力端子６から出力さ
れている858fHクロック信号については、入力されてい
る色搬送波信号に対応する水平同期信号に位相ロックす
ることとなる。
８fSCとは入力されている色搬送波信号に位相ロックし
ているのは勿論のことであるが、出力端子６から出力さ
れている858fHクロック信号については、入力されてい
る色搬送波信号に対応する水平同期信号に位相ロックす
ることとなる。
次に、本発明の他の実施例を第２図とともに説明する。
第２図は本発明の他の実施例を示すブロック図であり、
同図に於いて、17は入力端子、18は第2PLL回路、19は1/
33分周回路、20は第２ヘテロダイン回路、21及び22は出
力端子、23は位相比較器、24は波器、25は電圧制御発
振器、26は1/2分周器、27は1/858分周器、29〜31は帯域
波器、28は乗算器、32はパルス整形器である。第２図
に示したブロック図は第１図と同じ様な原理でクロック
信号を発生させようとするものであるから、第１図と異
なる部分を中心に説明する。入力端子17には水平同期信
号が印加されており、1/2分周器26及び1/858分周器27は
夫々２分周及び858分周を行なう。電圧制御発振器25は1
716fHの周波数を発振して第2PLL回路18はロック状態と
なる。電圧制御発振器25の出力は1/33分周回路19に印加
されている。1/33分周回路19では1716fHを33分周して52
fHを帯域波器30に供給する。帯域波器29及び30は夫
々858fHの基本波成分及び52fHの基本波成分を抽出し、
両者を乗算器28に印加する。その結果、乗算器28の出力
には両者の和周波数成分と差周波数成分とが混在してお
り、帯域波器31で和周波数成分のみが抽出され、パル
ス整形器32で整形されて４fSCクロック信号（858fH＋52
fH＝910fH＝４fSC）となる。この様にして、出力端子21
及び22から夫々858fHクロック信号及び４fSCクロック信
号が送出されることとなる。
同図に於いて、17は入力端子、18は第2PLL回路、19は1/
33分周回路、20は第２ヘテロダイン回路、21及び22は出
力端子、23は位相比較器、24は波器、25は電圧制御発
振器、26は1/2分周器、27は1/858分周器、29〜31は帯域
波器、28は乗算器、32はパルス整形器である。第２図
に示したブロック図は第１図と同じ様な原理でクロック
信号を発生させようとするものであるから、第１図と異
なる部分を中心に説明する。入力端子17には水平同期信
号が印加されており、1/2分周器26及び1/858分周器27は
夫々２分周及び858分周を行なう。電圧制御発振器25は1
716fHの周波数を発振して第2PLL回路18はロック状態と
なる。電圧制御発振器25の出力は1/33分周回路19に印加
されている。1/33分周回路19では1716fHを33分周して52
fHを帯域波器30に供給する。帯域波器29及び30は夫
々858fHの基本波成分及び52fHの基本波成分を抽出し、
両者を乗算器28に印加する。その結果、乗算器28の出力
には両者の和周波数成分と差周波数成分とが混在してお
り、帯域波器31で和周波数成分のみが抽出され、パル
ス整形器32で整形されて４fSCクロック信号（858fH＋52
fH＝910fH＝４fSC）となる。この様にして、出力端子21
及び22から夫々858fHクロック信号及び４fSCクロック信
号が送出されることとなる。
以上、本発明の実施例を２つ挙げて説明したが、第１図
に示した実施例に於いては、第1PLL回路２は色搬送波信
号のみを入力する場合の外に、水平同期信号のみもしく
は水平同期信号と色搬送波信号の両者を入力として４f
SCクロック信号及び８fSCを得ることも当然可能であ
る。ただ、水平同期信号を入力する場合には1/4分周器1
1は1/910分周器に変更する必要がある。
に示した実施例に於いては、第1PLL回路２は色搬送波信
号のみを入力する場合の外に、水平同期信号のみもしく
は水平同期信号と色搬送波信号の両者を入力として４f
SCクロック信号及び８fSCを得ることも当然可能であ
る。ただ、水平同期信号を入力する場合には1/4分周器1
1は1/910分周器に変更する必要がある。
又、第１図及び第２図に於ける乗算器12及び28は例えば
バランスドモジュレータ等で構成出来る。
バランスドモジュレータ等で構成出来る。
発明の効果 以上の説明から明白な通り、本発明は簡単な構成で、か
つPLL部での逓倍数が低く精度の良い４fSCクロック信号
と858fHクロック信号を同時に発生することを可能とす
るものである。
つPLL部での逓倍数が低く精度の良い４fSCクロック信号
と858fHクロック信号を同時に発生することを可能とす
るものである。
第１図は本発明の一実施例を示すブロック図、第２図は
本発明の他の実施例を示すブロック図、第３図及び第４
図はクロック信号発生装置の従来例を示すブロック図で
ある。 ２……第1PLL回路、３……1/35分周回路、４……第１ヘ
テロダイン回路、18……第2PLL回路、19……1/33分周回
路、20……第２ヘテロダイン回路。
本発明の他の実施例を示すブロック図、第３図及び第４
図はクロック信号発生装置の従来例を示すブロック図で
ある。 ２……第1PLL回路、３……1/35分周回路、４……第１ヘ
テロダイン回路、18……第2PLL回路、19……1/33分周回
路、20……第２ヘテロダイン回路。
Claims (2)
- 【請求項１】色搬送波信号と水平同期信号との内少なく
とも一方を入力して８fSC信号（＝1820fH）と４fSCクロ
ック信号（＝910fH）とを発生する第1PLL回路と、この
８fSC信号を35分周する1/35分周回路と、この1/35分周
回路の出力の基本波成分と上記４fSCクロック信号の基
本波成分との差周波数成分を取り出し858fHクロック信
号を出力する第１ヘテロダイン回路とを具備し、４fSC
クロック信号及び858fHクロック信号とを発生すること
を特徴とするクロック信号発生装置。 - 【請求項２】水平同期信号を入力して1716fH信号と858f
Hクロック信号とを発生する第2PLL回路と、この1716fH
信号を33分周する1/33分周回路と、この1/33分周回路の
出力の基本波成分と上記858fHクロック信号の基本波成
分との和周波数成分を取出し４fSCクロック信号（＝910
fH）を出力する第２ヘテロダイン回路を具備し、４fSC
クロック信号及び858fHクロック信号とを発生すること
を特徴とするクロック信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61086468A JPH0720266B2 (ja) | 1986-04-15 | 1986-04-15 | クロツク信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61086468A JPH0720266B2 (ja) | 1986-04-15 | 1986-04-15 | クロツク信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62242489A JPS62242489A (ja) | 1987-10-23 |
| JPH0720266B2 true JPH0720266B2 (ja) | 1995-03-06 |
Family
ID=13887788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61086468A Expired - Lifetime JPH0720266B2 (ja) | 1986-04-15 | 1986-04-15 | クロツク信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720266B2 (ja) |
-
1986
- 1986-04-15 JP JP61086468A patent/JPH0720266B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62242489A (ja) | 1987-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6277770A (ja) | ビデオ信号のサンプリングクロツク発生回路 | |
| US3895294A (en) | Phase change measuring circuit | |
| JPH0748638B2 (ja) | デジタル移相器 | |
| US5692009A (en) | Jitter measuring method and apparatus | |
| JPH0720249B2 (ja) | Ｐｌｌ回路 | |
| JPH0720266B2 (ja) | クロツク信号発生装置 | |
| GB2295937A (en) | Digital clock generator system for component and composite digital video standards | |
| US4433433A (en) | Sampling pulse forming circuit for FM stereo demodulator | |
| JPH06334491A (ja) | クロック発生回路 | |
| KR0177237B1 (ko) | 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기 | |
| JP2800305B2 (ja) | クロック発生回路 | |
| JPS61214667A (ja) | パルス発生装置 | |
| JPS5937902B2 (ja) | 周波数弁別装置 | |
| JP2600714Y2 (ja) | Ｒｆモジュレータのキャリア信号およびテスト信号発生回路 | |
| JPH0221719A (ja) | クロック周波数変換回路 | |
| JPS62271522A (ja) | クロツク抽出回路 | |
| JPS60241338A (ja) | 符号・復号器 | |
| JPS6215998A (ja) | 位相同期クロツク信号発生装置 | |
| JPH02149081A (ja) | ドットクロックパルス発生装置 | |
| JPH02148987A (ja) | 映像同期信号に同期した同期パルス発生回路 | |
| JPS61267481A (ja) | バ−スト制御発振器 | |
| JPS62117477A (ja) | Ｐａｌ同期信号発生装置 | |
| JPH02135892A (ja) | バーストゲートパルス発生回路 | |
| JPH04326867A (ja) | 位相同期回路 | |
| JPH04319869A (ja) | 位相同期回路 |