JPS62271522A - クロツク抽出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の詳細な説明 〔産業上の利用分野〕 この発明は、例えばディジタルＶＴＲ，ディジタルスイ
ッチャ等映像信号をディジタルデータとして伝送する場
合等に用いて好適なりロック抽出回路に関する。

〔発明の概要〕

この発明は、映像信号をディジタルデータとして伝送す
る伝送系において、映像信号のディジタルデータの１ビ
ット中の同期系の位相情報でロック可能なＰＬＬ回路を
設け、位相情報に同期してクロック信号を抽出すること
により、伝送系の信号線の本数を減少するようにしたも
のである。

〔従来の技術〕

例えばディジタルＶＴＲやディジタルスイッチャ等の映
像信号をディジタルデータとして伝送する伝送系では、
映像信号をｎビットのディジタルデータとして伝送する
場合、ｎビットのディジタルデータの外に少くとも１ビ
ットのクロック信号を伝送してやる必要がある。

（発明が解決しようとする問題点〕 ところがクロック信号を伝送してやると、信号線として
は全体としてｎ＋１本またはｎ　＋　２本（クロックを
ペアで送る場合）が必要となり、クロック信号骨だけ信
号線が増大する欠点があった。

また、通常クロック信号の周波数成分は映像信号のデー
タの周波数成分より晶いため、クロック信号によりデー
タが変形していわゆるデータにかぶりを生じる等データ
と共にクロック信号を伝送するとクロック信号によるデ
ータへの種々の悪影響があった。

この発明は斯る点に鑑みてなされたもので、信号線を低
減できると共にクロック信号によるデータへの悪影響を
防止することができるクロック抽出回路を提供するもの
である。

（問題点を解決するための手段〕 この発明によるクロック抽出回路は、映像信号のディジ
タルデータの１ビット中の同期糸の位相情報でロック可
能なＰＬＬ回路（１）を設け、上記位相情報に同期して
クロック信号を抽出するように構成している。

〔作用〕

ディジタルデータの１ビット中の同期系例えば同期信号
（ＳＹＮＣ）やカラーバースト信号の位相情報でロック
可能なＰＬＬ回路（１１を設ける。そして、このＰＬＬ
回路（１）により、同期系の位相情報に同期してクロッ
ク信号を抽出する。これにより、送信側より特別にクロ
ック信号を送る必要がないので、クロック信号伝送用の
信号線が不要となり、またデータへのかぶりがなくなる
。

〔実施例〕

以ド、この発明の一実施例を第１図及び第２図に基づい
て詳しく説明する。

第１図は本実施例の回路構成を示すもので、同図におい
て、ｉｔ）はＰＬＬ回路であって、このＰＬＬ回路＋１
１は入力端子（２１よりデータの１ビット情報が供給さ
れると共に後述する分周信号が供給されて両者の位相比
較を行う位相検波器（３）と、この位相検波器（３）か
らの位相比較＠差信号を直流電圧に変換するローパスフ
ィルタ（４）と、このローパスフィルタ（４）からの直
流電圧すなわち誤差分に応じて発振周波数が制御される
電圧制御発振器（５）と、この発振器（５）の発振周波
数を１／２分周して所定の分１、■信号を得る１／２分
周器（６）とから成り、発振器（５）の出力側より所望
のクロック信号を得る出力端子（７）が取り出される。

こ＼では一例として発振器（５）からは４ｆｓｃ　（サ
ブキャリアｆｓｃの４倍の周波数で約１４．３２ＭＩＩ
ｚ）の周波数をもった信号が発生されでおり、これが１
／２分周器（６）に供給されて第２図へに示すような２
ｆＳＣの周波数をもった信号に分周される。この分周信
号は位相検波器（３）の他方の入力側に供給されて入力
端子（２）より位相検波器（３）の一方の入力側に供給
される第２図Ｂに示すような例えば１ビットのカラーバ
ースト信号と比較される。そして両者の位相比較が位相
検波器（３）で行われ、その誤差信号がローパスフィル
タ（４）で直流重圧に変換され、この直流電圧の誤差分
に応じて発振器（５）の発振周波数が制御される。

そしてＰＬＬ１路（１１は第２図にボずように、入力端
子（２）から供給されるカラーバースト信号（第２図Ｂ
）の立上りが１／２分周器（６）からの２ｆｓｃの周波
数をもった信号（第２図Ａ）のハイレベル期間の略々中
心に位置するようにロックされる。また、入力端子（２
）より第２図Ｃに示すような映像信号のデータが供給さ
れても、このデータの立上りが１／２分周器（６）から
の２ｆ＋ｃの砺波数をもった信号のハイレベル期間の略
々中心に位置するようにロックされる。

この結果出力端子＋７）には第２図りに示すようなりロ
ック信号が得られる。また、この第２図りにボずクロッ
ク信号は、このクロック信号に基づいて送信側において
第２図Ｂ及びＣに示すカラーバースト信号及び映像信号
のデータが形成された送信側におけるクロック信号をも
表わしている。

なお、入力端子（２）から位相検波器（３）に供給する
１ビットのデータは上述の如きカラーバースト信号や映
像信号のデータの外に同期信号（ＳＹＮＣ）でもよい。

映像信号のデータは無信号時が存在し、また同期信号は
間隔が長いことを考慮すると、入力端子（２）からのｌ
ビットのデータはカラーバース１−信号が一番好ましい
と五える。

このようにして本実施例では映像信号は同期系（ＳＹＮ
Ｃ，ＢＵＲ３Ｔ　）を持っているため、ディジタルデー
タのうちの１ビットに注目すると（余り上位のビットは
その限りでないが）、同期信号及びカラーバースト信号
の位相情報が表わされており、そこでデータ中の１ピッ
Ｉ−を使い、Ｐ　Ｌ　Ｌ回路を構成して容易にクロック
を抽出できるようにしている。

これにより送信側から受信側にはデータと共にクロック
信号を伝送する必要がないのでクロック信号の伝送に要
した信号線を削除でき、全体の信号線の数を低減できる
。また、データと共にクロック信号は伝送されないので
、クロック信号によるデータへのかぶりがなくなり正確
なデータ伝送が１１Ｊ能となる。

〔発明の効果〕

」−述の如くこの発明によれば、映像信号の同期系であ
る同期信号（ＳＹＮＣ）とカラーバースト信号の位相情
報を使用してＰ　Ｌ、１１回路をロックさせるごとによ
りクロック信号を抽出できるようにしたので、クロック
信号を伝送する必要のないディジタル映像インターフェ
ースを実現でき、信号線の数が低減され、しかもクロッ
ク信号のデータへの悪影響を防止して精度の商いディジ
タル伝送が可能となる。

【図面の簡単な説明】

第１図はこの発明の一実施例を丞ず回路構成図、第２図
は第１図の動作説明に供するための信号波形図である。 （１，１はＰ　Ｌ　Ｌ回路、（３）は位相検波器、（４
）はローパスフィルタ、（５）は電圧制御発振器、（６
）は１／２分周器である。

Claims (1)

【特許請求の範囲】
1. 映像信号のディジタルデータの１ビット中の周期系の位
   相情報でロック可能なＰＬＬ回路を設け、上記位相情報
   に同期してクロック信号を抽出するようにしたことを特
   徴とするクロック抽出回路。