JPS5873208A - 変調器 - Google Patents
変調器Info
- Publication number
- JPS5873208A JPS5873208A JP17230981A JP17230981A JPS5873208A JP S5873208 A JPS5873208 A JP S5873208A JP 17230981 A JP17230981 A JP 17230981A JP 17230981 A JP17230981 A JP 17230981A JP S5873208 A JPS5873208 A JP S5873208A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- waveform
- frequency
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 13
- 238000007493 shaping process Methods 0.000 claims abstract description 4
- 238000001514 detection method Methods 0.000 claims description 8
- 230000010363 phase shift Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、位相同期回路を用すたＶ ＨＦ、ｔＪ ＨＦ
帯における同波″数あるいけ位相変調器に関する。
帯における同波″数あるいけ位相変調器に関する。
従来、この種の周波数または位相変調器は礒１図に示す
ように、電圧制御発振器（以下ＶＣＯとイ 記す）１−分周回路２．ディジタル方式の周波数・位相
比較器（たとえばモトローラ社製ＭＯ−４０４４に相当
、以下ＰＤと記す。）３．低域通過フィルタ（以下ＬＰ
Ｆと記す。）４．同期検出回路６：基準周波数入力端子
６１周波数変調（ＦＭ）あるいけ位相変調（ＰＭ）出方
端子７．変調入力端子８、同期検出出力端子９より構成
される。
ように、電圧制御発振器（以下ＶＣＯとイ 記す）１−分周回路２．ディジタル方式の周波数・位相
比較器（たとえばモトローラ社製ＭＯ−４０４４に相当
、以下ＰＤと記す。）３．低域通過フィルタ（以下ＬＰ
Ｆと記す。）４．同期検出回路６：基準周波数入力端子
６１周波数変調（ＦＭ）あるいけ位相変調（ＰＭ）出方
端子７．変調入力端子８、同期検出出力端子９より構成
される。
ｖＣＯ１ｔＩ′ｉ、ｆ、ｉ４子８オヨヒＬ Ｐ Ｆ ４
＋７）出方端子の電圧により発振周波数が制御される。
＋７）出方端子の電圧により発振周波数が制御される。
いまここではＦＭ変調の場合を考える。分周回路２の分
局数をＨ９入力端子６に入力する基準周波数をなとする
と、端子８からの変調入力がない場合ｖｃ。
局数をＨ９入力端子６に入力する基準周波数をなとする
と、端子８からの変調入力がない場合ｖｃ。
１／１ＮＸｆｒの周波数に固定されるが、変調入力かあ
る場合は、Ｎ Ｘ ｆｒを中心にし変調波のレベルとｖ
ＧＯｌの感度（Ｈｚ／Ｖ）によって決定される波となる
。
る場合は、Ｎ Ｘ ｆｒを中心にし変調波のレベルとｖ
ＧＯｌの感度（Ｈｚ／Ｖ）によって決定される波となる
。
通常変調波のレベルが十分小さいか、あるいは、変調周
波数がＬＰＦ４の遮断周波数より十分高い場合は、位相
同期ループ（ＰＬＬ））ｊ、７００１０周波数変動に追
従しないためＬ Ｐ Ｆ、 ａの出力電圧は一定の直流
電圧となる。逆に変調波のレベルが大きいか、変調周波
数がＬＰＦ４の遮断周波数より低い場合（ｄＰＬＬけＶ
ＣＯ出力周波数に追従して行き、変調周波数に等しい交
流成分をＬＰＦ４の出力に生じる。ただしこの場合も、
変調器の中心周波数はＰＬＬによりロックされた状態に
ある。
波数がＬＰＦ４の遮断周波数より十分高い場合は、位相
同期ループ（ＰＬＬ））ｊ、７００１０周波数変動に追
従しないためＬ Ｐ Ｆ、 ａの出力電圧は一定の直流
電圧となる。逆に変調波のレベルが大きいか、変調周波
数がＬＰＦ４の遮断周波数より低い場合（ｄＰＬＬけＶ
ＣＯ出力周波数に追従して行き、変調周波数に等しい交
流成分をＬＰＦ４の出力に生じる。ただしこの場合も、
変調器の中心周波数はＰＬＬによりロックされた状態に
ある。
また、ＰＬＬがロック状態にない場合は、 ＬＰＦ４の
出力には、変調周波数と無関係な周波数成分をもつ交流
電圧か、Ｏｖ、あるいはＰＤの電源電圧Ｖかのいずれか
の電圧があられれる。
出力には、変調周波数と無関係な周波数成分をもつ交流
電圧か、Ｏｖ、あるいはＰＤの電源電圧Ｖかのいずれか
の電圧があられれる。
したがって、この変調器がロックしていることをＬＰＦ
出力信号で検出する同期検出回路６には。
出力信号で検出する同期検出回路６には。
出力電圧がＯあるいはＶではないこと、そして交流電圧
が発生している場合は、その周波数力で変調同波数に一
致しないことを判定する機能をもつ必要があり１回路的
に複雑なものになるという欠点があった。
が発生している場合は、その周波数力で変調同波数に一
致しないことを判定する機能をもつ必要があり１回路的
に複雑なものになるという欠点があった。
本発明はこのような欠点を解消するもので、基準周波数
と、分局器の出力波形との位相関係を利用してディジタ
ル的に位相同期検出回路を実現しようとするものである
。
と、分局器の出力波形との位相関係を利用してディジタ
ル的に位相同期検出回路を実現しようとするものである
。
最初に基準周波数と分周器出力の位相関係を第２図を用
いて説明する。第２図（ａ）はＰＬＬかロック状態にあ
り、無変調時の場合を示す。図中（イ）。
いて説明する。第２図（ａ）はＰＬＬかロック状態にあ
り、無変調時の場合を示す。図中（イ）。
（ロ）、（−１はそれぞれ基準信号１分周器出力値号お
よびＬＰＦ出力信号（ＶＣＯ制御電圧）を示す。用いて
いるＰＤが位相・周波数比較器（モトローラ１ＭＧ４０
４４タイプ）であるからロック状態においては基準信号
（イ）と分周器出力信号（ロ）は周波数。
よびＬＰＦ出力信号（ＶＣＯ制御電圧）を示す。用いて
いるＰＤが位相・周波数比較器（モトローラ１ＭＧ４０
４４タイプ）であるからロック状態においては基準信号
（イ）と分周器出力信号（ロ）は周波数。
位相ともほぼ一致し、ＬＰＦ出力信号（ハ）は一定値Ｖ
、となる。
、となる。
第２図すは、ＰＬＬはロック状態にあるが、変調端子８
に信号が加えられた場合の波形である。
に信号が加えられた場合の波形である。
であり、げ）に比しτだけの時間おくれを生じる。
この場合τは時間的に変動し一定でＩｒｉない。ノ・は
ＬＰＦ出力波形であるが、τの時間変動の周波数かＬＰ
Ｆ４の遮断周波数より低い場合、図のように直流電圧Ｖ
、にτの時間変動に対応した交流電圧が重畳された波形
となる。
ＬＰＦ出力波形であるが、τの時間変動の周波数かＬＰ
Ｆ４の遮断周波数より低い場合、図のように直流電圧Ｖ
、にτの時間変動に対応した交流電圧が重畳された波形
となる。
ところで％ＶＨＦ、ＵＨＦ帯の変調器で、周波数偏移が
１０ｋＨ２未満であるような場合は。
１０ｋＨ２未満であるような場合は。
ＶＣＯの感度９分周比（あるいは基準周波数）を適切に
選ぶことにより、第２図すの（ロ）におけるτの最大位
相おくれを１８００以下におさえることは容易である。
選ぶことにより、第２図すの（ロ）におけるτの最大位
相おくれを１８００以下におさえることは容易である。
このことに着目したのが本発明の変調器である。
第３図１ｉ、本発明の一実施例による周波数または位相
変調器の実施例のブロック図であり、図において、第１
図と同一部分には同一符号を付して説明を省略する。１
１は１８０°の・くルス遅延回路、１２ｉｄパルス幅変
換回路、１３はノくルス幅変換回路、１４はム）ＴＤ回
路を示す。
変調器の実施例のブロック図であり、図において、第１
図と同一部分には同一符号を付して説明を省略する。１
１は１８０°の・くルス遅延回路、１２ｉｄパルス幅変
換回路、１３はノくルス幅変換回路、１４はム）ＴＤ回
路を示す。
第４図は、第３図の回路の各部の波形で、ａはロック状
態で変調がかかっている場合、ｂはロックはずれを生じ
た場合を示している。捷ずａの場合を説明する。
態で変調がかかっている場合、ｂはロックはずれを生じ
た場合を示している。捷ずａの場合を説明する。
（イ）は基準信号波形、（ロ）は基準信号波形（イ）を
１８００のパルス遅延回路１１を通し後の波形である。
１８００のパルス遅延回路１１を通し後の波形である。
（′→は波形（ロ）をパルス幅変換回路１２を通し、パ
ルスデューティを５０％程度に波形整形した出力波形で
ある。なお、波形（ロ）がデユーティ６０％程度であれ
ばパルス幅変換回路１２は不要である。に）はｖＣＯｌ
の出力値・号を分局器２で分周した出力波形であり、変
調がかかっているため基準信号波形Ｇ）に比し、時間的
に変動した遅れが発生したものとなっている。（ホ）は
波形に）をパルス幅変換回路１３を通し、そのパルス・
デー、−ティを１０％以下に波形整形したものである。
ルスデューティを５０％程度に波形整形した出力波形で
ある。なお、波形（ロ）がデユーティ６０％程度であれ
ばパルス幅変換回路１２は不要である。に）はｖＣＯｌ
の出力値・号を分局器２で分周した出力波形であり、変
調がかかっているため基準信号波形Ｇ）に比し、時間的
に変動した遅れが発生したものとなっている。（ホ）は
波形に）をパルス幅変換回路１３を通し、そのパルス・
デー、−ティを１０％以下に波形整形したものである。
もちろん波形（＝）のパルス・チューティが１０％以下
であればパルス幅変換回路１轟は不要である。ところで
、波形（ホ）の基準信号波形（イ）に対する位相おくれ
は、前述した如く、１８０°以下とすることができるの
で、波形（・つと波形（ホ）の信号をムＮＤ回路１４で
論理積をとった信号Ｖｉｏとなる。（へ）はこの波形（
・今と波形（ホ）のムＮＤをとった出力信号を示す。し
だがって。
であればパルス幅変換回路１轟は不要である。ところで
、波形（ホ）の基準信号波形（イ）に対する位相おくれ
は、前述した如く、１８０°以下とすることができるの
で、波形（・つと波形（ホ）の信号をムＮＤ回路１４で
論理積をとった信号Ｖｉｏとなる。（へ）はこの波形（
・今と波形（ホ）のムＮＤをとった出力信号を示す。し
だがって。
ＡＮＤ回路１４の出力端子９の出力け０となる。
また無変調時にも、同様に波形（）→と（ホ）の論理積
け０となるから、ムＮＤ回路１４の出力端子９には何ら
の信号も得られない。
け０となるから、ムＮＤ回路１４の出力端子９には何ら
の信号も得られない。
次に、ＰＬＬがロックはずれを生じた場合を説明する。
第４図すがその状態での波形を示している。（イ）Ｉ′
ｉ基準信号よジ得られる第４図ａの（ハ）に対応する波
形で、第３図ａの波形（）→と全く同一と考えてよい。
ｉ基準信号よジ得られる第４図ａの（ハ）に対応する波
形で、第３図ａの波形（）→と全く同一と考えてよい。
（ロ）＃−を第３図ａの（ホ）に対応する波形で。
ＰＬＬのロックがはずれ二分周出力信号の周波数が基準
周波数よシ低くなった場合の例を示している。この時、
ムＮＤ回路１４で（イ）に示す信号と（ロ）に示す信号
の論理積をとると、出力端子ｅには（ハ）に示すような
信号を発生する。したがってこの信号を波形整形してア
ンロック信号として利用することが可能である。分局器
２の出力同波数が基準、周波数より高くなった場合も全
く同様に出力端子９に出力信号が発生する。
−第６図は、本発明の他の実施例であり、第３図
と同一部分には同一符号を付す。２１はパルス幅変換回
路、２２ｔ′ｉインバータである。この回路も基本的な
動作は前述の例と全く同一であるが、第４図ａの（・→
に示す信号を得る手段が異なっている。
周波数よシ低くなった場合の例を示している。この時、
ムＮＤ回路１４で（イ）に示す信号と（ロ）に示す信号
の論理積をとると、出力端子ｅには（ハ）に示すような
信号を発生する。したがってこの信号を波形整形してア
ンロック信号として利用することが可能である。分局器
２の出力同波数が基準、周波数より高くなった場合も全
く同様に出力端子９に出力信号が発生する。
−第６図は、本発明の他の実施例であり、第３図
と同一部分には同一符号を付す。２１はパルス幅変換回
路、２２ｔ′ｉインバータである。この回路も基本的な
動作は前述の例と全く同一であるが、第４図ａの（・→
に示す信号を得る手段が異なっている。
即ち第５図のパルス幅変換回路２１でパルス幅変換しデ
ユーティ６０％程度の波形としたのち、インバータ２２
で１８０°位相シフトを行なうと第４図（〕→に示す波
形と同一の波形の信号を得・ることかできる。
ユーティ６０％程度の波形としたのち、インバータ２２
で１８０°位相シフトを行なうと第４図（〕→に示す波
形と同一の波形の信号を得・ることかできる。
以上の説明でｉＦＭ変調の場合について説明したが、Ｐ
Ｍ変調の場合も全く同様である。
Ｍ変調の場合も全く同様である。
以上述べた如く本発明１ｊＰＬＬを用いたＶＨＦ〜ＵＨ
Ｆ帯におけるＦＭあるいはＰＭ変調器において１位相同
期検出回路（ロック・ディテクタ）をディジタル的に行
なうことにより、回路構成が単純で安定な動作を行なわ
しめることができる。
Ｆ帯におけるＦＭあるいはＰＭ変調器において１位相同
期検出回路（ロック・ディテクタ）をディジタル的に行
なうことにより、回路構成が単純で安定な動作を行なわ
しめることができる。
第１図は従来のＰＬＬ型変調器の構成を示すプ９ベーパ
ロック図、第２図ａ、ｂ／／′ｉ、第１図の回路におけ
る各信号のタイミングチャート、第３図は本発明の一実
施例における周波数または位相変調器の構成を示すブロ
ック図、第４図ａ、ｂけ第３図の位相同期検出回路の動
作を説明するための各信号のタイミングチャート、第６
図は本発明の他の実施例の構成を示すブロック図である
。 １・・・・・・ＶＣｏ、２・・・・・・分周器、３・・
・・・・同波数・位相比較器、４・・・・・・低域通過
フィルタ、６・・・・・・ロック検出回路、１１・・・
・・・パルス遅延回路、１２゜１３・・・・・・パルス
幅変換回路、１４・・・・・・ムＮＤ回路、２１・・・
・・・パルス幅変換回路、２２・・・・・・インバータ
。 代理人の氏名 弁理士 中 尾 畝 男 ほか１名第１
図 第２ｅＫｌ 第３図 １４図 第５図
る各信号のタイミングチャート、第３図は本発明の一実
施例における周波数または位相変調器の構成を示すブロ
ック図、第４図ａ、ｂけ第３図の位相同期検出回路の動
作を説明するための各信号のタイミングチャート、第６
図は本発明の他の実施例の構成を示すブロック図である
。 １・・・・・・ＶＣｏ、２・・・・・・分周器、３・・
・・・・同波数・位相比較器、４・・・・・・低域通過
フィルタ、６・・・・・・ロック検出回路、１１・・・
・・・パルス遅延回路、１２゜１３・・・・・・パルス
幅変換回路、１４・・・・・・ムＮＤ回路、２１・・・
・・・パルス幅変換回路、２２・・・・・・インバータ
。 代理人の氏名 弁理士 中 尾 畝 男 ほか１名第１
図 第２ｅＫｌ 第３図 １４図 第５図
Claims (3)
- （１）電圧制御発振器１分局器９周波数・位相比較器、
低域通過フィルタおよび基準信号源を備え、基準信号よ
りほぼ１８００位相おくれをもつデー−ティ比６０％程
度のパルス信号と分周器出力信号を波形整形しデー−テ
ィ１０％程度以下のパルスに変換した信号の論理積をと
り、位相同期検出信号として利用することを特徴とする
変調器。 - （２）基準信号をパルス遅延回路を通いｓｏｎ度の位相
シフトを行い、さらにパルス幅変換回路でデーーティ６
０％程度のパルスにすることを特徴とする特許請求の範
囲第１項記載の変調器。 - （３）基準信号を波形整形し、６０％程度のデ−ティを
もつパルス信号に変換したのち、インバータを通して１
８００位相シフトさせることを特徴とする特許請求の範
囲第１項記載の変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17230981A JPS5873208A (ja) | 1981-10-27 | 1981-10-27 | 変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17230981A JPS5873208A (ja) | 1981-10-27 | 1981-10-27 | 変調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5873208A true JPS5873208A (ja) | 1983-05-02 |
Family
ID=15939526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17230981A Pending JPS5873208A (ja) | 1981-10-27 | 1981-10-27 | 変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5873208A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5092345A (en) * | 1988-01-11 | 1992-03-03 | Anne Company Limited | Uterine cell sampler |
-
1981
- 1981-10-27 JP JP17230981A patent/JPS5873208A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5092345A (en) * | 1988-01-11 | 1992-03-03 | Anne Company Limited | Uterine cell sampler |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6051312B2 (ja) | 水平走査周波数逓倍回路 | |
| JPS5873208A (ja) | 変調器 | |
| JPH0645930A (ja) | 周波数シンセサイザ | |
| JP3820295B2 (ja) | Ｆｍ復調回路 | |
| JPS58209232A (ja) | 発振回路 | |
| JP2877185B2 (ja) | クロック発生器 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JP2841935B2 (ja) | 位相復調器 | |
| JPH0730422A (ja) | サンプリングクロック生成回路 | |
| JPS6333739B2 (ja) | ||
| JP3019657B2 (ja) | 搬送波再生回路 | |
| JPH0443716A (ja) | 周波数逓倍回路 | |
| JP2600668B2 (ja) | クロツク再生回路 | |
| JPS58130630A (ja) | Ｐｌｌ回路 | |
| JP2940220B2 (ja) | Ｆｓｋ変調器 | |
| SU985945A1 (ru) | Устройство фазовой автоподстройки частоты | |
| JPH0230221B2 (ja) | ||
| JPS63200641A (ja) | デイジタルデ−タ抽出用クロツク発生回路 | |
| JPS5838665Y2 (ja) | 受信機 | |
| JP2600714Y2 (ja) | Ｒｆモジュレータのキャリア信号およびテスト信号発生回路 | |
| JPS58129864A (ja) | 位相変調信号の復調装置 | |
| JPS61296822A (ja) | 進み位相検出器 | |
| JPH02143785A (ja) | 位相比較回路及び位相同期回路 | |
| JPS61257031A (ja) | 再生中継器のタイミングクロツク発生回路 | |
| JPS60170326A (ja) | 位相同期回路 |