JPS5838665Y2 - 受信機 - Google Patents
受信機Info
- Publication number
- JPS5838665Y2 JPS5838665Y2 JP1120478U JP1120478U JPS5838665Y2 JP S5838665 Y2 JPS5838665 Y2 JP S5838665Y2 JP 1120478 U JP1120478 U JP 1120478U JP 1120478 U JP1120478 U JP 1120478U JP S5838665 Y2 JPS5838665 Y2 JP S5838665Y2
- Authority
- JP
- Japan
- Prior art keywords
- reference frequency
- oscillator
- frequency
- local oscillation
- apc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Superheterodyne Receivers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】
本考案は局部発振回路か追動位相制御（以下ＡＰＣと称
す）方式の発振器で構成された受信機に関する。
す）方式の発振器で構成された受信機に関する。
最近受信機の性能向上を目的とし、安定な局部発振周波
数を得る方法として、第１図に示すようなＡＰＣ方式が
実用化されている。
数を得る方法として、第１図に示すようなＡＰＣ方式が
実用化されている。
即ち電圧制御発振器１の出力ｆｏと、基準周波数発振器
２の基準周波数ｆｒを、位相比較器３でサンプリング比
較し、位相差に応じ低域濾波器４から誤差電圧を発生し
、電圧制御発振器１のバリキャップ５を制御して局部発
振周波数ｆｏを一定に保つよう構威し、局部発振周波数
ｆｏが基準周波数ｆｒの整数Ｎ倍にロックされるもので
ある。
２の基準周波数ｆｒを、位相比較器３でサンプリング比
較し、位相差に応じ低域濾波器４から誤差電圧を発生し
、電圧制御発振器１のバリキャップ５を制御して局部発
振周波数ｆｏを一定に保つよう構威し、局部発振周波数
ｆｏが基準周波数ｆｒの整数Ｎ倍にロックされるもので
ある。
そして局部発振周波数ｆｏの変更は電圧制御発振回路１
のバリコンを外部から操作することにより行なうもので
ある。
のバリコンを外部から操作することにより行なうもので
ある。
而してこのようなＡＰＣ方式の基準周波数ｆｒは、一般
に受信バンドの局間周波数に対応した周波数に設定され
、ＡＰＣが局間周波数ステップでロックされるよう構成
されている。
に受信バンドの局間周波数に対応した周波数に設定され
、ＡＰＣが局間周波数ステップでロックされるよう構成
されている。
然し乍らこのようなＡＰＣをＡＭ放送受信に適用した場
合、ＡＰＣは基準周波数ｆｒのＮ倍にはロックされるが
、Ｎ＋”ｚ倍にはロックされない為、ＡＰＣ方式でＡＭ
放送を受信しようとした場合問題が生じる。
合、ＡＰＣは基準周波数ｆｒのＮ倍にはロックされるが
、Ｎ＋”ｚ倍にはロックされない為、ＡＰＣ方式でＡＭ
放送を受信しようとした場合問題が生じる。
即ちＡＭ放送では５３０〜１６００ ＫＨｚ迄１０ Ｋ
Ｈｚ間隔で周波数が設定され、且つ中間周波数が４５５
ＫＨｚで上側ヘテロダイン方式である為、局部発振周波
数としては９８５〜２０５５ ＫＨｚが必要となり、局
間周波数に対応して基準周波数ｆｒを１０ ＫＨｚに設
定すれば、Ｎは９８．５〜２０５．５迄可変する必要が
あり整数とはならず端数０．５があり、従来のＡＰＣ方
式ではロックできないものであった。
Ｈｚ間隔で周波数が設定され、且つ中間周波数が４５５
ＫＨｚで上側ヘテロダイン方式である為、局部発振周波
数としては９８５〜２０５５ ＫＨｚが必要となり、局
間周波数に対応して基準周波数ｆｒを１０ ＫＨｚに設
定すれば、Ｎは９８．５〜２０５．５迄可変する必要が
あり整数とはならず端数０．５があり、従来のＡＰＣ方
式ではロックできないものであった。
従って本考案はこの点に鑑みなされたもので、基準周波
数の分数倍にもロックできるＡＰＣ方式の受信機を提供
するものである。
数の分数倍にもロックできるＡＰＣ方式の受信機を提供
するものである。
即ち基準周波数ｆｒの整数Ｎ倍にロックする場合は、第
２図に示すように常に電圧制御発振器の局部発振周波数
ｆｏの立下りで基準周波数ｆｒと位相比較される為、Ｎ
十士倍にロックさせようとすれば局部発振周波数ｆｏの
立上りで位相比較すればよいことが分る。
２図に示すように常に電圧制御発振器の局部発振周波数
ｆｏの立下りで基準周波数ｆｒと位相比較される為、Ｎ
十士倍にロックさせようとすれば局部発振周波数ｆｏの
立上りで位相比較すればよいことが分る。
そしてこれは局部発振周波数ｆｏを適宜反転させること
により達成することができる。
により達成することができる。
以下本考案の具体的実施例を図面と共に説明する。
６．７は電圧制御発振器１よりの局部発振周波数ｆｏか
゛、直接一方の入力に加えられたＡＮＤゲートとインバ
ーター８を介して加えられたＡＮＤゲートで、これらの
ＡＮＤゲート６．７の他方の入力には、基準周波数発振
器２のインバ−ター出力が入力され、入力パルスの立上
りで反転されるＤ−フリップフロップ 力はＯＲゲート１０を介して位相比較器３の一方の入力
に接続されている。
゛、直接一方の入力に加えられたＡＮＤゲートとインバ
ーター８を介して加えられたＡＮＤゲートで、これらの
ＡＮＤゲート６．７の他方の入力には、基準周波数発振
器２のインバ−ター出力が入力され、入力パルスの立上
りで反転されるＤ−フリップフロップ 力はＯＲゲート１０を介して位相比較器３の一方の入力
に接続されている。
そして位相比較器３の他方の入力には基準周波数発振器
２が、基準周波数ｆｒを電圧制御発振器１の局部発振周
波数ｆｏとほぼ同程度のサンプリングパルスに変換する
ワンショットマルチバイブレータ−１１を介して接続さ
れている。
２が、基準周波数ｆｒを電圧制御発振器１の局部発振周
波数ｆｏとほぼ同程度のサンプリングパルスに変換する
ワンショットマルチバイブレータ−１１を介して接続さ
れている。
尚位相比較器３は入力パルスの立下りで比較動作するよ
うな位相比較器である。
うな位相比較器である。
次に斯る構成よりなる本考案の動作につき説明する。
先ずＤ−フリップフロップ９は出力ＱがＨ状態にあり、
ＡＮＤゲート６が開かれ局部発振周波数ｆ。
ＡＮＤゲート６が開かれ局部発振周波数ｆ。
が位相比較器３に入力されているとする。
この時基準周波数ｆｒの立上りのＴ１の時点で、ワンシ
ョットマルチバイブレータ−１１が動作され第４図に示
すようなサンプリングパルスＳ１が発生され、位相比較
器３で局部発振周波数ｆｏと位相比較が行なわれる。
ョットマルチバイブレータ−１１が動作され第４図に示
すようなサンプリングパルスＳ１が発生され、位相比較
器３で局部発振周波数ｆｏと位相比較が行なわれる。
その後局部発振周波数ｆｏは位相比較器３に入力されて
いるが、サンプリングパルスは次の基準周波数ｆｒの立
上り迄は発生されないので位相比較は行なわれない。
いるが、サンプリングパルスは次の基準周波数ｆｒの立
上り迄は発生されないので位相比較は行なわれない。
しかしこの間基準周波数ｆｒのインバーター出力ｆｒの
立上り時即ちＴ２の時点で゛、Ｄ−フリップフロップ Ｈになると、今度はＡＮＤゲート７が開かれ局部発振周
波数ｆｏのインバーター出力ｆｏが位相比較器３に入力
される。
立上り時即ちＴ２の時点で゛、Ｄ−フリップフロップ Ｈになると、今度はＡＮＤゲート７が開かれ局部発振周
波数ｆｏのインバーター出力ｆｏが位相比較器３に入力
される。
そして次いで基準周波数ｆｒが立上るＴ３の時点でサン
プリングパルスＳ２が発生され、局部発振周波数ｆｏの
インバーター出力ｆｏと位相比較が行なわれる。
プリングパルスＳ２が発生され、局部発振周波数ｆｏの
インバーター出力ｆｏと位相比較が行なわれる。
したがって元の局部発振周波数ｆｏで考えると立上りで
位相比較されたことになりＮ＋士にロックしたことにな
る。
位相比較されたことになりＮ＋士にロックしたことにな
る。
以後は同様にして基準周波数ｆｒのインバーター出力ｆ
ｒにより、位相比較器３に入力される局部発振周波数が
反転され位相比較が行なわれる。
ｒにより、位相比較器３に入力される局部発振周波数が
反転され位相比較が行なわれる。
かくして局部発振周波数ｆｏはＮ＋÷毎に基準周波数ｆ
ｒと位相比較が行なわれ、基準周波数ｆｒのＮ＋４一倍
の局部発振周波数ｆｏを発生させることができる。
ｒと位相比較が行なわれ、基準周波数ｆｒのＮ＋４一倍
の局部発振周波数ｆｏを発生させることができる。
上述の如く本考案の受信機は、ＡＰＣ方式に於いて位相
比較器に入力される局部発振周波数を基準周波数間隔で
反転して加え位相比較を行なうもので、基準周波数の分
数倍にＡＰＣがロックできる為、ＡＭ放送等に適用して
有益なるものである。
比較器に入力される局部発振周波数を基準周波数間隔で
反転して加え位相比較を行なうもので、基準周波数の分
数倍にＡＰＣがロックできる為、ＡＭ放送等に適用して
有益なるものである。
第１図はＡＰＣ方式を示すブロック図、第２図は第１図
要部の波形図、第３図は本考案の構成を示すブロック図
、第４図は第３図要部の波形図である。 １・・・・・・電圧制御発振器、２・・・・・・基準周
波数発振器、３・・・・・・位相比較器、４・・・・・
・低域濾波器、１１・・・・・・ワンショットマルチバ
イブレーター
要部の波形図、第３図は本考案の構成を示すブロック図
、第４図は第３図要部の波形図である。 １・・・・・・電圧制御発振器、２・・・・・・基準周
波数発振器、３・・・・・・位相比較器、４・・・・・
・低域濾波器、１１・・・・・・ワンショットマルチバ
イブレーター
Claims (1)
- 局部発振回路が電圧制御発振器と、基準周波数発振器と
、該画先振器の出力の位相差を検出する位相比較器と、
該比較器の出力を電圧制御発振器への制御電圧に変換す
る低減濾波器よりなるＡＰＣ方式の発振器で構成された
受信機に於いて、前記位相比較器に入力される電圧制御
発振器の出力を、基準周波数発振器の基準周波数出力で
反転させる反転手段を設け、該反転手段により基準周波
数の分数倍にＡＰＣをロックするよう構成したことを特
徴とする受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1120478U JPS5838665Y2 (ja) | 1978-01-30 | 1978-01-30 | 受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1120478U JPS5838665Y2 (ja) | 1978-01-30 | 1978-01-30 | 受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54114516U JPS54114516U (ja) | 1979-08-11 |
| JPS5838665Y2 true JPS5838665Y2 (ja) | 1983-09-01 |
Family
ID=28825206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1120478U Expired JPS5838665Y2 (ja) | 1978-01-30 | 1978-01-30 | 受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5838665Y2 (ja) |
-
1978
- 1978-01-30 JP JP1120478U patent/JPS5838665Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54114516U (ja) | 1979-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH027718A (ja) | 高速位相同期電流低下及びクランプ回路を具備する位相同期ループ回路 | |
| JPH03132117A (ja) | 位相周波数比較器 | |
| US4459560A (en) | Plural phase locked loop frequency synthesizer | |
| JPS5838665Y2 (ja) | 受信機 | |
| US4021752A (en) | Phase locked loop for use with local oscillator | |
| US3805181A (en) | Frequency synthesizer with multiple control loops | |
| JPS5915569B2 (ja) | 位相比較器 | |
| US3866137A (en) | Phase locked frequency divider circuitry | |
| JPS6329304Y2 (ja) | ||
| JPS6322738Y2 (ja) | ||
| JPH0422575Y2 (ja) | ||
| JP2825290B2 (ja) | 位相同期発振回路 | |
| JPH0528829Y2 (ja) | ||
| JPS6035302Y2 (ja) | 自動同調回路 | |
| JPS6348997Y2 (ja) | ||
| JPS6036907Y2 (ja) | 発振器 | |
| JPS6298806A (ja) | Ｆｍ変調器 | |
| JP2550701B2 (ja) | Ｆｓｋ受信機 | |
| JPH0635549Y2 (ja) | 位相同期受信機 | |
| JPS5873208A (ja) | 変調器 | |
| JPH0115216Y2 (ja) | ||
| JPS6241472Y2 (ja) | ||
| JPH0434600Y2 (ja) | ||
| SU1584104A1 (ru) | Устройство фазовой автоподстройки частоты с поиском | |
| JP2600714Y2 (ja) | Ｒｆモジュレータのキャリア信号およびテスト信号発生回路 |