JP2550701B2 - Ｆｓｋ受信機 - Google Patents
Ｆｓｋ受信機Info
- Publication number
- JP2550701B2 JP2550701B2 JP1100617A JP10061789A JP2550701B2 JP 2550701 B2 JP2550701 B2 JP 2550701B2 JP 1100617 A JP1100617 A JP 1100617A JP 10061789 A JP10061789 A JP 10061789A JP 2550701 B2 JP2550701 B2 JP 2550701B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- frequency
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はPLL（Phase Locked Loop）発振回路とAFC（A
utomatic Frequency Control）回路を用いた直交検波方
式のFSK受信機に関する。
utomatic Frequency Control）回路を用いた直交検波方
式のFSK受信機に関する。
近年、集積回路技術の進歩により受信機の小型化が進
められている。しかし、無線部を例にとると回路の基本
方式が同じであるため、集積化が不可能か或いは困難な
素子の存在により小型化の限界に近づいているのが現状
である。
められている。しかし、無線部を例にとると回路の基本
方式が同じであるため、集積化が不可能か或いは困難な
素子の存在により小型化の限界に近づいているのが現状
である。
例えば、スーパヘテロダイン受信機においては、高周
波，中間周波フィルタ等が大きな面積を必要としてい
る。そこで、小型，軽量化のために、直交検波受信方式
が考えられている。
波，中間周波フィルタ等が大きな面積を必要としてい
る。そこで、小型，軽量化のために、直交検波受信方式
が考えられている。
直交検波受信方式は、回線周波数と局部発振周波数と
を等しくし、ミキサによって受信周波数と局部発振周波
数のビートを取り出し、更に低域通過フィルタによりベ
ースバンド信号のみとし、このビートをリミッタ回路で
振幅制限をしたあと、復調処理をして復調信号を得る方
式である。
を等しくし、ミキサによって受信周波数と局部発振周波
数のビートを取り出し、更に低域通過フィルタによりベ
ースバンド信号のみとし、このビートをリミッタ回路で
振幅制限をしたあと、復調処理をして復調信号を得る方
式である。
この直交検波受信方式では、局部発振周波数と回線周
波数が一致しているために、中間周波数が零となり、イ
メージ周波数が存在しないことが特徴である。このこと
は、高周波増幅器，中間周波増幅器において、イメージ
周波数を減衰するための選択性の高いフィルタを全く必
要としないことを意味している。
波数が一致しているために、中間周波数が零となり、イ
メージ周波数が存在しないことが特徴である。このこと
は、高周波増幅器，中間周波増幅器において、イメージ
周波数を減衰するための選択性の高いフィルタを全く必
要としないことを意味している。
また、隣接チャンネル妨害波を減衰させるためのチャ
ンネルフィルタは中間周波数が零であることから、低周
波のアクティブフィルタで構成が可能であり、集積回路
上に実現可能となる。
ンネルフィルタは中間周波数が零であることから、低周
波のアクティブフィルタで構成が可能であり、集積回路
上に実現可能となる。
更に、直交検波受信方式にAFC技術を用いることによ
り、従来の感度帯域特性が狭いという問題を解決し、ス
ーパヘテロダイン方式と同等の感度帯域特性が得られ
る。
り、従来の感度帯域特性が狭いという問題を解決し、ス
ーパヘテロダイン方式と同等の感度帯域特性が得られ
る。
上述したように、受信機に直交検波受信方式を採用す
ることにより、高周波フィルタ，中間周波フィルタを削
除することが可能となり、受信機の小型化，軽量化が実
現可能となる。また、高周波フィルタ等が不要になるた
めに、シングルスーパヘテロダイン方式において必要で
あった周波数毎の高周波フィルタの変更は必要がない。
ることにより、高周波フィルタ，中間周波フィルタを削
除することが可能となり、受信機の小型化，軽量化が実
現可能となる。また、高周波フィルタ等が不要になるた
めに、シングルスーパヘテロダイン方式において必要で
あった周波数毎の高周波フィルタの変更は必要がない。
ところが、この種の受信機では、回線周波数に合わせ
て局部発振周波数を変更する必要があることには変わり
はない。特に、周波数毎に水晶振動子の変更が必要であ
るので、製造するための仕様が複雑になり、ストック，
保守部品が増加し、製造コストがかかるという問題があ
る。
て局部発振周波数を変更する必要があることには変わり
はない。特に、周波数毎に水晶振動子の変更が必要であ
るので、製造するための仕様が複雑になり、ストック，
保守部品が増加し、製造コストがかかるという問題があ
る。
本発明は小型化，軽量化を図るとともに、仕様の簡略
化及びストック，保守部品の低減等を可能にしたFSK受
信機を提供することを目的とする。
化及びストック，保守部品の低減等を可能にしたFSK受
信機を提供することを目的とする。
本発明は、直交検波受信方式を用いるとともに、多く
の回線周波数を１つの水晶振動子で扱えるPLLを選択呼
出受信機の局部発振器に用いている。
の回線周波数を１つの水晶振動子で扱えるPLLを選択呼
出受信機の局部発振器に用いている。
即ち、本発明のFSK受信機は、局部発振信号として少
なくとも基準発振器を含むPLL発振回路と、このPLL発振
回路から出力される回線周波数と、同一の局部発振周波
数を用いてベースバンド信号を生成するミキサ回路と、
このベースバンド信号から復調信号を得る直交検波復調
回路と、前記ベースバンド信号に基づいて前記PLL発振
回路を制御するAFC回路とを備えている。
なくとも基準発振器を含むPLL発振回路と、このPLL発振
回路から出力される回線周波数と、同一の局部発振周波
数を用いてベースバンド信号を生成するミキサ回路と、
このベースバンド信号から復調信号を得る直交検波復調
回路と、前記ベースバンド信号に基づいて前記PLL発振
回路を制御するAFC回路とを備えている。
このAFC回路は、前記ベースバンド信号の周波数検波
信号を出力する復調回路と、この復調回路から出力され
る信号の平均値電圧を出力する平均値回路と、この平均
値電圧に正のオフセット電圧を重畳した重畳信号と、負
のオフセット電圧を重畳した重畳信号との２つの重畳信
号を出力するオフセット回路と、前記復調回路から出力
される信号と該オフセット回路から出力される２つの重
畳信号をそれぞれ比較し、その差が前記平均値電圧から
前記オフセット電圧の範囲内であるときに比較信号を出
力する２つのコンパレータ回路と、前記２つのコンパレ
ータ回路からそれぞれ前記比較信号が出力されたときに
停止信号を出力するアンド回路と、この停止信号により
出力電圧を保持する機能を有する波形信号発振回路とを
有する。
信号を出力する復調回路と、この復調回路から出力され
る信号の平均値電圧を出力する平均値回路と、この平均
値電圧に正のオフセット電圧を重畳した重畳信号と、負
のオフセット電圧を重畳した重畳信号との２つの重畳信
号を出力するオフセット回路と、前記復調回路から出力
される信号と該オフセット回路から出力される２つの重
畳信号をそれぞれ比較し、その差が前記平均値電圧から
前記オフセット電圧の範囲内であるときに比較信号を出
力する２つのコンパレータ回路と、前記２つのコンパレ
ータ回路からそれぞれ前記比較信号が出力されたときに
停止信号を出力するアンド回路と、この停止信号により
出力電圧を保持する機能を有する波形信号発振回路とを
有する。
そして、前記PLL発振回路の基準発振器を電圧制御発
振回路で構成し、かつこの電圧制御発振回路の制御電圧
を前記波形信号発振回路の出力電圧としている。
振回路で構成し、かつこの電圧制御発振回路の制御電圧
を前記波形信号発振回路の出力電圧としている。
この構成では、直交検波受信方式を用いることによ
り、高周波フィルタを必要としない分、小型化，軽量化
を可能とする。また、PLL発振回路を用いることによ
り、任意の周波数の設定が可能となり、設定周波数毎の
水晶振動子の交換が全く不要となり、ストック，保守部
品の削減を可能とする。
り、高周波フィルタを必要としない分、小型化，軽量化
を可能とする。また、PLL発振回路を用いることによ
り、任意の周波数の設定が可能となり、設定周波数毎の
水晶振動子の交換が全く不要となり、ストック，保守部
品の削減を可能とする。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。図に
おいて、マーク或いはスペースの２値デジタル信号で周
波数変調された受信波は、高周波増幅器１で増幅されて
夫々ミキサ回路２に入力される。また、PLL発振回路９
で発生される局部発振信号は90度移相器８に入力され、
位相が夫々＋45度，−45度ずつ変化されて前記ミキサ回
路２に入力される。
おいて、マーク或いはスペースの２値デジタル信号で周
波数変調された受信波は、高周波増幅器１で増幅されて
夫々ミキサ回路２に入力される。また、PLL発振回路９
で発生される局部発振信号は90度移相器８に入力され、
位相が夫々＋45度，−45度ずつ変化されて前記ミキサ回
路２に入力される。
このミキサ回路２では、90度位相のずれた信号がベー
スバンドに周波数変換されて出力される。回線周波数と
局部発振周波数は一致しているため、このベースバンド
信号はビート周波数となる。そして、低域通過フィルタ
３によりベースバンド信号のみが取り出され、かつ雑音
の帯域制限が行われる。
スバンドに周波数変換されて出力される。回線周波数と
局部発振周波数は一致しているため、このベースバンド
信号はビート周波数となる。そして、低域通過フィルタ
３によりベースバンド信号のみが取り出され、かつ雑音
の帯域制限が行われる。
更に、ベースバンド信号は夫々リミッタ回路４に入力
され、２値化された信号I,Qを得る。そして、これらの
信号I,Qを復調回路５に入力し、ここで周波数検波が行
われる。
され、２値化された信号I,Qを得る。そして、これらの
信号I,Qを復調回路５に入力し、ここで周波数検波が行
われる。
この復調回路５は、ここでは第２図に示すようにＤフ
リップフロップで構成しており、そのクロック入力CLに
信号I,データ入力Ｄに信号Ｑを夫々入力する。この結
果、第３図に各信号波形を示すように、クロックの立ち
上がりでデータをカウントする場合には、出力Ｌが得ら
れる。これから、信号I,Qの位相が90度変化することに
より、出力Ｌも同様に変化してデータが復調されるのが
判る。
リップフロップで構成しており、そのクロック入力CLに
信号I,データ入力Ｄに信号Ｑを夫々入力する。この結
果、第３図に各信号波形を示すように、クロックの立ち
上がりでデータをカウントする場合には、出力Ｌが得ら
れる。これから、信号I,Qの位相が90度変化することに
より、出力Ｌも同様に変化してデータが復調されるのが
判る。
このように復調された信号は、低域通過フィルタ６に
よって雑音が除去され、更にコンパレータ７によって２
値化され、２値デジタル信号として出力される。
よって雑音が除去され、更にコンパレータ７によって２
値化され、２値デジタル信号として出力される。
また、前記信号I,Qの一方、ここでは信号ＱをAFC回路
10に入力し、このAFC回路10により前記PLL発振回路９の
制御を行っている。その詳細は後述する。
10に入力し、このAFC回路10により前記PLL発振回路９の
制御を行っている。その詳細は後述する。
前記PLL発振回路９の一例を第４図に示す。図示のよ
うに、PLL発振回路９は、可変分周器11,基準発振器12,
位相比較器13,低域通過フィルタ14,電圧制御発振器（VC
O:Voltage Controlled Oscillator）15,PLL制御回路16,
及び周波数指定ROM（Read Only Memory）17で構成され
る。
うに、PLL発振回路９は、可変分周器11,基準発振器12,
位相比較器13,低域通過フィルタ14,電圧制御発振器（VC
O:Voltage Controlled Oscillator）15,PLL制御回路16,
及び周波数指定ROM（Read Only Memory）17で構成され
る。
電圧制御発振器15の発振周波数を可変分周器11で分周
し、この可変分周器11と基準発振器12の各出力信号の位
相差を位相比較器13で比較し、その誤差信号を低減通過
フィルタ14に通すことによって誤差電圧を得る。そし
て、この誤差電圧を電圧制御発振器15の制御電圧とする
ことにより発振周波数を制御し、この誤差信号が一定と
なる発振周波数に保持される。
し、この可変分周器11と基準発振器12の各出力信号の位
相差を位相比較器13で比較し、その誤差信号を低減通過
フィルタ14に通すことによって誤差電圧を得る。そし
て、この誤差電圧を電圧制御発振器15の制御電圧とする
ことにより発振周波数を制御し、この誤差信号が一定と
なる発振周波数に保持される。
なお、PLL制御回路16は、周波数指定信号Ｓを周波数
指定ROM17より読み出し、これに基づいて得られた周波
数指定信号Ｄを可変分周器11に出力することによってこ
の可変分周器11の分周比を変化させる。したがってPLL
発振回路９では、この周波数指定信号Ｄに対応した発振
周波数を得ることができる。
指定ROM17より読み出し、これに基づいて得られた周波
数指定信号Ｄを可変分周器11に出力することによってこ
の可変分周器11の分周比を変化させる。したがってPLL
発振回路９では、この周波数指定信号Ｄに対応した発振
周波数を得ることができる。
また、この例では基準発振器12は電圧制御水晶発振器
（VCXO:Voltago Controlled X′tal Oscillator）で構
成されている。この電圧水晶発振器の制御信号は、AFC
回路10からの出力信号であり、この出力信号の電圧変化
により基準発振器12は線形に周波数変化される。したが
って、この基準発振周波数の変化により、電圧制御発振
器15の発振周波数も同様に線形に変化される。
（VCXO:Voltago Controlled X′tal Oscillator）で構
成されている。この電圧水晶発振器の制御信号は、AFC
回路10からの出力信号であり、この出力信号の電圧変化
により基準発振器12は線形に周波数変化される。したが
って、この基準発振周波数の変化により、電圧制御発振
器15の発振周波数も同様に線形に変化される。
なお、基準発振器12の発振周波数を10KHZとし、周波
数指定信号Ｓをビット数を14ビットとすると、このPLL
発振回路９の最大設定周波数は、 （215−１）×10KHZ＝327.67MHZ となる。
数指定信号Ｓをビット数を14ビットとすると、このPLL
発振回路９の最大設定周波数は、 （215−１）×10KHZ＝327.67MHZ となる。
前記AFC回路10は、第１図に示したリミッタ回路４の
出力信号Ｑを周波数検波することにより回線周波数に対
するオフセット周波数を検出し、オフセット周波数が一
定値以内になったときに自走しているPLL発振回路９の
基準発振器12を一定周波数に停止させ、PLL発振回路９
の発振周波数を回線周波数に追従させるものである。
出力信号Ｑを周波数検波することにより回線周波数に対
するオフセット周波数を検出し、オフセット周波数が一
定値以内になったときに自走しているPLL発振回路９の
基準発振器12を一定周波数に停止させ、PLL発振回路９
の発振周波数を回線周波数に追従させるものである。
このAFC回路10は、第５図に示すように、復調回路18,
低域通過フィルタ19,平均値回路20,オフセット回路21,
コンパレータ回路22,23,アンド回路24,のこぎり波発生
回路25とで構成している。
低域通過フィルタ19,平均値回路20,オフセット回路21,
コンパレータ回路22,23,アンド回路24,のこぎり波発生
回路25とで構成している。
復調回路18は、第６図のように、遅延時間Ｔの遅延回
路26と排他的論理回路27から構成される遅延検波回路と
して構成される。
路26と排他的論理回路27から構成される遅延検波回路と
して構成される。
低減通過フィルタ11は、第７図のように、オペアンプ
28,抵抗29,30,コンデンサ31,32で構成される。
28,抵抗29,30,コンデンサ31,32で構成される。
平均値回路20は、第８図のように、抵抗33とコンデン
サ34からなる１次RC積分回路で構成される。
サ34からなる１次RC積分回路で構成される。
オフセット回路21は、第９図のように、ボルテージホ
ロワ35,抵抗36,37,定電流回路38,39で構成される。
ロワ35,抵抗36,37,定電流回路38,39で構成される。
コンパレータ回路22,23は、第10図のようにトランジ
スタ40,41,抵抗42,43,定電流回路44からなる差動増幅器
と、トランジスタ45,抵抗46からなるレベルシフトで構
成している。
スタ40,41,抵抗42,43,定電流回路44からなる差動増幅器
と、トランジスタ45,抵抗46からなるレベルシフトで構
成している。
更に、のこぎり波発生回路25は、第11図のようにRSラ
ッチ47,コンパレータ48,49,定電流回路52〜53,抵抗54,5
5,コンデンサ56,スイッチ57で構成される。
ッチ47,コンパレータ48,49,定電流回路52〜53,抵抗54,5
5,コンデンサ56,スイッチ57で構成される。
このAFC回路10の動作を第12図の波形図を用いて説明
する。
する。
第12図において、信号Ｑはリミッタ回路４の出力であ
りオフセット周波数ΔＦがかかっているものとする。つ
まり、マーク若しくはスペースにおいて、信号Ｑの周波
数は±FD−ΔＦである。
りオフセット周波数ΔＦがかかっているものとする。つ
まり、マーク若しくはスペースにおいて、信号Ｑの周波
数は±FD−ΔＦである。
復調回路18の出力はＤで示されるパルス幅Ｔのパルス
波になる。Ｄを低域通過フィルタ19で積分することによ
り信号Ｑの周波数に比例した電圧出力Ｏが得られる。Ｏ
の平均値はΔＦと無関係であるFDの電圧出力となる。な
ぜならば、信号Ｑの周波数はFD−ΔＦと｜−FD−ΔF|で
あるので、周波数平均値はFDとなる。
波になる。Ｄを低域通過フィルタ19で積分することによ
り信号Ｑの周波数に比例した電圧出力Ｏが得られる。Ｏ
の平均値はΔＦと無関係であるFDの電圧出力となる。な
ぜならば、信号Ｑの周波数はFD−ΔＦと｜−FD−ΔF|で
あるので、周波数平均値はFDとなる。
信号Ｏの平均値Ａを求めることは、平均値回路20によ
り行っている。時定数は1/BRより充分長く設定してあ
る。
り行っている。時定数は1/BRより充分長く設定してあ
る。
次に平均値Ａはオフセット回路21に入力され±ΔＶの
電圧が加えられてVH,VLが得られる。
電圧が加えられてVH,VLが得られる。
VH＝Ａ＋ΔV,VL＝Ａ−ΔＶ オフセット回路21では、平均値Ａはボルテージ・ホロ
ワ35を通して抵抗36,37と定電流回路38,39によってオフ
セット電圧±ΔＶを発生している。
ワ35を通して抵抗36,37と定電流回路38,39によってオフ
セット電圧±ΔＶを発生している。
そして、コンパレータ回路22,23には各々VHVLが入力
され、ここで復調回路18からの出力Ｏと比較され、各々
VOH,VOLが出力される。コンパレータ回路22,23は夫々差
動増幅器とレベルシフトの作用により、VOHはＯ＜VHの
ときに“H"となり、VoLはＯ＞VLのときに“H"となるよ
うに設定してある。
され、ここで復調回路18からの出力Ｏと比較され、各々
VOH,VOLが出力される。コンパレータ回路22,23は夫々差
動増幅器とレベルシフトの作用により、VOHはＯ＜VHの
ときに“H"となり、VoLはＯ＞VLのときに“H"となるよ
うに設定してある。
これらVOH,VOLはアンド回路24に入力され、VOH,VOLが
共に“H"のときにだけアンド回路24の出力Ｃは“H"とな
る。このことは、信号Ｏが平均値ＡからΔＶ以内である
ときに、信号Ｃが“H"となることを示している。
共に“H"のときにだけアンド回路24の出力Ｃは“H"とな
る。このことは、信号Ｏが平均値ＡからΔＶ以内である
ときに、信号Ｃが“H"となることを示している。
これを具体的な数値で示す。復調回路18における復調
感度をKD（V/KHZ）とすると、信号Ｏは Ｏ＝KD・ΔＦ となり、 ΔＶ＞KD・ΔＦ のときに信号が“H"となる。
感度をKD（V/KHZ）とすると、信号Ｏは Ｏ＝KD・ΔＦ となり、 ΔＶ＞KD・ΔＦ のときに信号が“H"となる。
KD＝10mV/KHZ,ΔＶ＝10mVとすれば、ΔＦ＜1KHZであ
るとき、信号Ｃが“H"となる。
るとき、信号Ｃが“H"となる。
のこぎり波発生回路25はRSラッチ47とコンパレータ4
8,49を用い、定電流回路50によりコンデンサ56を充電
し、高電圧側設定電圧VCH以上になったらRSラッチ47が
反転し、定電流回路51により急速にコンデンサ56を放電
する。次に、低電圧側設定電圧VCL以下になると、RSラ
ッチ47が反転して再度定電流回路50により充電を開始す
る。これを繰り返すことにより、のこぎり波を発生す
る。
8,49を用い、定電流回路50によりコンデンサ56を充電
し、高電圧側設定電圧VCH以上になったらRSラッチ47が
反転し、定電流回路51により急速にコンデンサ56を放電
する。次に、低電圧側設定電圧VCL以下になると、RSラ
ッチ47が反転して再度定電流回路50により充電を開始す
る。これを繰り返すことにより、のこぎり波を発生す
る。
のこぎり波発生回路25は信号Ｃが“H"のとき自走を停
止し、そのときの電圧VTを維持する回路である。信号Ｃ
が“H"になることにより、定電流回路50,51がオフし、
ハイインピーダンスの状態になる。
止し、そのときの電圧VTを維持する回路である。信号Ｃ
が“H"になることにより、定電流回路50,51がオフし、
ハイインピーダンスの状態になる。
のこぎり波発生回路25の出力VTは、PLL発振回路９の
基準発振器12に入力される。このため、電圧制御発振器
15はのこぎり波発生回路25によって、第13図に示すよう
な周期で自走することになる。ここで、１周期が１ビッ
ト内に入るために、のこぎり波の周期はデータ伝送速度
より短い必要がある。また、第13図に示すように、局部
発振周波数は回線周波数の上下で変化する必要がある。
基準発振器12に入力される。このため、電圧制御発振器
15はのこぎり波発生回路25によって、第13図に示すよう
な周期で自走することになる。ここで、１周期が１ビッ
ト内に入るために、のこぎり波の周期はデータ伝送速度
より短い必要がある。また、第13図に示すように、局部
発振周波数は回線周波数の上下で変化する必要がある。
これはAFC回路に入力されたビート周波数がプラス側
に周波数オフセットがかかっているのか、マイナス側に
かかっているのかを判断することが不可能であるため
に、回線周波数の上下において局部発振周波数を変化さ
せ、オフセットが小さくなる点を検出する必要があるた
めである。
に周波数オフセットがかかっているのか、マイナス側に
かかっているのかを判断することが不可能であるため
に、回線周波数の上下において局部発振周波数を変化さ
せ、オフセットが小さくなる点を検出する必要があるた
めである。
局部発振周波数が周期的に変化することにより、ベー
スバンド信号I,Qも同様に変化する。このため、１ビッ
ト中に必ず１回は回線周波数と局部発振周波数との誤差
が定められた周波数以内になる時があるので、信号Ｃも
１ビット中に少なくとも１回は“H"になる。この時点
で、のこぎり波発生回路の出力VTは一定値になるため、
局部発振周波数は回線周波数と予め定められた周波数以
内になり、AFCがかかることが判る。
スバンド信号I,Qも同様に変化する。このため、１ビッ
ト中に必ず１回は回線周波数と局部発振周波数との誤差
が定められた周波数以内になる時があるので、信号Ｃも
１ビット中に少なくとも１回は“H"になる。この時点
で、のこぎり波発生回路の出力VTは一定値になるため、
局部発振周波数は回線周波数と予め定められた周波数以
内になり、AFCがかかることが判る。
以上より、AFC回路を用いた直交検波受信方式の局部
発振回路にPLL発振回路を用い、その基準発振器を電圧
制御水晶発振器とし、AFC回路の出力をで電圧制御水晶
発振器の制御電圧としている。これは固定周波数の局部
発振回路にAFCをかけることと全く等価である。
発振回路にPLL発振回路を用い、その基準発振器を電圧
制御水晶発振器とし、AFC回路の出力をで電圧制御水晶
発振器の制御電圧としている。これは固定周波数の局部
発振回路にAFCをかけることと全く等価である。
以上説明したように本発明は、周波数帯域毎に設定し
た高周波フィルタを必要としない直交検波受信方式とPL
L局部発振回路を用いることにより、高周波フィルタを
必要としない分、小型化，軽量化が可能となり、また任
意の周波数を設定可能となるので、設定周波数毎の水晶
振動子の交換が全く不要となり、ストック，保守部品の
削減，製造仕様の統一等による製造コストの低減に極め
て大きな効果がある。
た高周波フィルタを必要としない直交検波受信方式とPL
L局部発振回路を用いることにより、高周波フィルタを
必要としない分、小型化，軽量化が可能となり、また任
意の周波数を設定可能となるので、設定周波数毎の水晶
振動子の交換が全く不要となり、ストック，保守部品の
削減，製造仕様の統一等による製造コストの低減に極め
て大きな効果がある。
第１図は本発明のFSK受信機の全体構成を示すブロック
図、第２図は復調回路の回路図、第３図は第２図の復調
回路の入出力信号の波形図、第４図はPLL発振回路のブ
ロック図、第５図はAFC回路のブロック図、第６図は復
調回路の回路図、第７図は低域通過フィルタの回路図、
第８図は平均値回路の回路図、第９図はオフセット回路
の回路図、第10図はコンパレータ回路の回路図、第11図
はのこぎり波発生回路の回路図、第12図はAFC回路にお
ける各部の信号波形を示す図、第13図はのこぎり波発生
回路の各部の信号波形を示す図である。 １……高周波増幅器、２……ミキサ、３……低域通過フ
ィルタ、４……リミッタ回路、５……復調回路、６……
低域通過フィルタ、７……コンパレータ、８……90度移
相器、９……PLL発振回路、10……AFC回路、11……可変
分周器、12……基準発振器（VCXO）、13……位相比較
器、14……低域通過フィルタ、15……電圧制御発振器
（VCO）、16……PLL制御回路、17……周波数指定ROM、1
8……復調回路、19……低域通過フィルタ、20……平均
値回路、21……オフセット回路、22,23……コンパレー
タ回路、24……アンド回路、25……のこぎり波発生回
路。
図、第２図は復調回路の回路図、第３図は第２図の復調
回路の入出力信号の波形図、第４図はPLL発振回路のブ
ロック図、第５図はAFC回路のブロック図、第６図は復
調回路の回路図、第７図は低域通過フィルタの回路図、
第８図は平均値回路の回路図、第９図はオフセット回路
の回路図、第10図はコンパレータ回路の回路図、第11図
はのこぎり波発生回路の回路図、第12図はAFC回路にお
ける各部の信号波形を示す図、第13図はのこぎり波発生
回路の各部の信号波形を示す図である。 １……高周波増幅器、２……ミキサ、３……低域通過フ
ィルタ、４……リミッタ回路、５……復調回路、６……
低域通過フィルタ、７……コンパレータ、８……90度移
相器、９……PLL発振回路、10……AFC回路、11……可変
分周器、12……基準発振器（VCXO）、13……位相比較
器、14……低域通過フィルタ、15……電圧制御発振器
（VCO）、16……PLL制御回路、17……周波数指定ROM、1
8……復調回路、19……低域通過フィルタ、20……平均
値回路、21……オフセット回路、22,23……コンパレー
タ回路、24……アンド回路、25……のこぎり波発生回
路。
Claims (1)
- 【請求項１】２値デジタル信号で周波数変調された変調
波を受信するFSK受信機において、局部発振信号として
少なくとも基準発振器を含むPLL発振信号と、このPLL発
振回路から出力される回線周波数と同一の局部発振周波
数を用いてベースバンド信号を生成するミキサ回路と、
このベースバンド信号から復調信号を得る直交検波復調
回路と、前記ベースバンド信号に基づいて前記PLL発振
回路を制御するAFC回路とを備え、このAFC回路は、前記
ベースバンド信号の周波数検波信号を出力する復調回路
と、この復調回路から出力される信号の平均値電圧を出
力する平均値回路と、この平均値電圧に正のオフセット
電圧を重畳した重畳信号と負のオフセット電圧を重畳し
た重畳信号とを出力するオフセット回路と、前記復調回
路から出力される信号と該オフセット回路から出力され
る前記２つの重畳信号をそれぞれ比較し、その差が前記
平均値電圧から前記オフセット電圧の範囲内であるとき
に比較信号を出力する２つのコンパレータ回路と、前記
２つのコンパレータ回路からそれぞれ前記比較信号が出
力されたときに停止信号を出力するアンド回路と、この
停止信号により出力電圧を保持する機能を有する波形信
号発振回路とを有し、前記PLL発振回路の基準発振器を
電圧制御発振回路で構成し、かつこの電圧制御発振回路
の制御電圧を前記波形信号発振回路の出力電圧としたこ
とを特徴とするFSK受信機。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100617A JP2550701B2 (ja) | 1989-04-20 | 1989-04-20 | Ｆｓｋ受信機 |
| CA002014916A CA2014916C (en) | 1989-04-20 | 1990-04-19 | Direct conversion receiver with dithering local carrier frequency for detecting transmitted carrier frequency |
| DE69030838T DE69030838T2 (de) | 1989-04-20 | 1990-04-20 | Direktmischempfänger mit lokaler Trägerzitterfrequenz zur gesendeten Trägerfrequenz-Erfassung |
| US07/511,696 US5091921A (en) | 1989-04-20 | 1990-04-20 | Direct conversion receiver with dithering local carrier frequency for detecting transmitted carrier frequency |
| AU53753/90A AU624707B2 (en) | 1989-04-20 | 1990-04-20 | Direct conversion receiver with dithering local carrier frequency for detecting transmitted carrier frequency |
| EP90304265A EP0394064B1 (en) | 1989-04-20 | 1990-04-20 | Direct conversion receiver with dithering local carrier frequency for detecting transmitted carrier frequency |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100617A JP2550701B2 (ja) | 1989-04-20 | 1989-04-20 | Ｆｓｋ受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02279048A JPH02279048A (ja) | 1990-11-15 |
| JP2550701B2 true JP2550701B2 (ja) | 1996-11-06 |
Family
ID=14278804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1100617A Expired - Fee Related JP2550701B2 (ja) | 1989-04-20 | 1989-04-20 | Ｆｓｋ受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2550701B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2624086B2 (ja) * | 1992-06-26 | 1997-06-25 | 松下電器産業株式会社 | 自動周波数制御回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8401347A (nl) * | 1984-04-27 | 1985-11-18 | Philips Nv | Een fsk data ontvanger. |
-
1989
- 1989-04-20 JP JP1100617A patent/JP2550701B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02279048A (ja) | 1990-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5091921A (en) | Direct conversion receiver with dithering local carrier frequency for detecting transmitted carrier frequency | |
| EP0643476B1 (en) | Direct conversion receiver | |
| US5584068A (en) | Direct conversion receiver | |
| KR970009902B1 (ko) | 합성 장치를 갖춘 무선 선택 호출 수신 장치 | |
| US4607393A (en) | Receiver circuit comprising two phase control loops | |
| US4507617A (en) | Carrier recovery circuit for a PSK modulated signal | |
| JPS6350891B2 (ja) | ||
| US4813058A (en) | FSK signal demodulator | |
| JPH07154435A (ja) | 周波数検出器 | |
| US4656431A (en) | Digital frequency discriminator | |
| EP0072241B1 (en) | Carrier recovery circuit | |
| JP2550701B2 (ja) | Ｆｓｋ受信機 | |
| JP2513329B2 (ja) | 周波数変調波受信装置 | |
| JP2576266B2 (ja) | Ｆｓｋ受信機 | |
| JP2687851B2 (ja) | 受信機 | |
| JP2752733B2 (ja) | 周波数変調波受信装置 | |
| US5881111A (en) | Frequency sweep circuit | |
| JP2743635B2 (ja) | 信号受信装置 | |
| EP1064720A1 (en) | Demodulator circuits | |
| JP2760171B2 (ja) | 選択呼出受信機 | |
| JPH0614713B2 (ja) | Ａｆｃ回路 | |
| JP2570748B2 (ja) | 通信装置 | |
| JPS5831602A (ja) | 変調・復調回路 | |
| JP3134530B2 (ja) | Ｆｓｋ受信機 | |
| JPH0666646B2 (ja) | 自動周波数制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |