JPS6350891B2

JPS6350891B2 -

Info

Publication number: JPS6350891B2
Application number: JP58156539A
Authority: JP
Inventors: Toshihiro Kashiwagi
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 1983-08-29
Filing date: 1983-08-29
Publication date: 1988-10-12
Also published as: US4633173A; GB8504175D0; GB2171570B; JPS6048625A; GB2171570A; DE3506778A1

Description

【発明の詳細な説明】この発明は、２重スーパヘテロダイン受信装置
において、受信機内で発生する残留スプリアスに
よる受信障害を防止するようにした残留スプリア
ス除去装置付の２重スーパヘテロダイン受信機に
関するものである。

放送電波を受信する受信機、または電界強度を
測定する受信機において、受信電波を第１及び第
２の周波数変換器により２段階で周波数変換し、
そのあと検波するいわゆる２重スーパヘテロダイ
ン方式は、受信波の選択度が高く、微弱な信号を
混信することなく検出することができる。

第１図はかかる２重スーパヘテロダイン方式の
受信ブロツク図を示したもので、１は高調波増幅
器、２は第１の周波数変換器、３は第２の周波数
変換器、４は中間周波増幅器、５は検出器、６は
低周波増幅器を示す。７及び８は前記第１、第２
の周波数変換器２，３に注入される信号を供給す
る第１、第２の局部発振器であり、この第１及び
第２の局部発振器７，８によつて第１中間周波数
fil及び第２中間周波数fi2が形成される。

すなわち、受信電波をｆ、第１の局部発振器７
の発振周波数をfL1とすると第１中間周波数fi1
は、fL1−ｆ＝fi1となる。また、同様に第２局部
発振器８の発振周波数をfL2とすると、第２中間
周波数fi2は、fL2−fi1＝fi2となる。

ところで、受信機内において前述したように２
つの局部発振器が存在すると、かなり厳密なシー
ルドを施しても２つの局部発振器から出力されて
いる信号が電磁的、または共通回路部分で結合
し、その結果、混合周波数成分が派生して受信障
害を引き起すことがある。

例えば、受信周波数範囲が300MHz〜550MHzに
設定さている受信機において、第１中間周波数
fi1を199.75MHzに設定すると、第１の局部発振器
７の発振周波数fL1は499.75〜749.75MHzを出力
する必要がある。この時、第２中間周波数fi2を
10.7MHzに設定すると、第２の局部発振器８の発
振周波数fL2は210.45MHzとなる。

この場合、受信周波数fsが、例えば321.025M
Hzとなるように操作されると、その時の第１の局
部発振器７の発振周波数fL1は321.025＋199.75＝
520.775MPHとなり、この２倍の周波数となる第
２高調波から、前記第２の局部発振器８の発振周
波数fL2の４倍の高調波の差を計算すると、
1041.55−841.8＝199.75MHzとなつて第１、第２
の局部発振器７，８の発振周波数fL1、fL2の基
本波または高調波同士が相互に干渉することによ
り第１中間数fi1と同じ周波数信号が形成される
ことがある。すなわち、fi1＝±（mfL1−nfL2）
が成立すると、この点で残留スプリアスが発生
し、例えばビート障害等によつて受信が困難にな
る。

また、受信電波の測定等では、この点であたか
も電波が受信されたような状態になり誤認を招く
という問題がある。

以上、残留スプリアスが発生する１つの数値例
について説明したが、この他の周波数の設定にお
いても、１つの受信バンドでは少なくとも１以上
の残留スプリアスが発生し、受信障害、または誤
認受信状態が引き起されることが多い。

この発明は、かかる残留スプリアスによる受信
障害を除去することができる受信機を提供するも
のである。

以下、この発明の概要を図面に基づいて説明す
る。

第２図は、この発明の一実施例を示す受信機の
ブロツク図で、第１図と同一符号は同一機能部分
を示す。

この図で、１０は受信周波数、または受信ダイ
ヤル等の回転位置を検出し、受信周波数をデジタ
ルに変換するＡ／Ｄ変換器、１１は前記Ａ／Ｄ変
換器１０の受信周波数のデータと後述するメモリ
１２に記憶されている周波数のデータを比較する
デジタルコンパレータ、１２は前述した残留スプ
リアスが発生する受信周波数があらかじめ計算さ
れ、データとして記憶されているメモリ、１３
ａ，１３ｂは第１及び第２の局部発振器７，８の
発振周波数fL1、fL2をそれぞれ２△ｆだけシフ
トさせるために設けられている可変容量ダイオー
ドである。

このような構成からなる受信機では、デジタル
コンパレータ１１から一致信号が出力されない状
態では可変容量ダイオード１３ａ，１３ｂが呈す
る容量はほぼ０となつており、第１図の受信機と
同様に動作し、通常の２重スーパヘテロダイン受
信機として動作している。

しかしながら、メモリ１２にはあらかじめ計算
等によつて残留スプリアスが発生する際の受信周
波数が記憶されているので、受信ダイヤル等の操
作によつて受信機がこのメモリ１２に記憶されて
いる周波数と一致する受信周波数で受信状態にな
ると、Ａ／Ｄ変換器１０の出力データと、メモリ
１２に記憶されている周波数のデータが一致し、
デジタルコンパレータ１１から一致信号が出力さ
れる。すると、可変容量ダイオード１３ａ，１３
ｂが特定の容量C₁、C₂を呈するように制御され、
第１、第２の局部発振器７，８がそれぞれ同一の
周波数２△ｆだけシフトする、なお、△ｆは通常
第２中間周波数fi2を増幅する中間周波増幅器４
の帯域幅程度に選ばれる。

この状態を前述した数値例で説明すると、受信
周波数321.025MHzにおいて、例えば中間周波増
幅器４の帯域幅△ｆが15KHzのとき第１、第２の
局部発振周波数fL1、及びfL2をそれぞれ２△ｆ
＝30KHzだけシフトさせると、 fi1＝２×（fL1−0.03）−４×（fL2−0.03） fi2＝fL2−fi1 となり、fL1＝520.775MHz、fL2＝210.45MHzを
代入すると、fi1は199.81MHzとなり、fi2は
10.64MHzとなる。

すなわち、第１、第２の局部発振器７，８の発
振周波数fL1、fL2を２△ｆ＝30KHzだけシフトす
ることによつて受信周波数が321.025MHzのとき
は残留スプリアスによる第２中間周波数fi2は
10.7MHzから10.64MHzに変化し、中間周波増幅
器４の増幅帯域から外れたところにシフトさせる
ことができる。

一方、アンテナから入力されている受信周波数
321.025MHzの信号は、第１の局部発振器の周波
数（fL1−0.03）ＭHzによつて正規の第１中間周
波数fi1より30KHzだけシフトした信号に変換さ
れるが第２の局部発振周波数によつて正規の第２
の中間周波数fi2（10.7MHz）に変換されるから、
結局、残留スプリアスで派生した中間周波数成分
のみが除去され、受信障害を防止することができ
る。

以上の実施例では或る受信周波数範囲で残留ス
プリアスが１個だけ生じる場合について説明した
が、各受信バンド毎に残留スプリアスがある場合
は、メモリ１２に各受信バンド毎に残留スプリア
スが発生する受信周波数fs1、fs2、fs3…を記憶し
ておき、この記憶された受信周波数fs1、fs2、fs3
…をバンド切替えに連動して読み出し、デジタル
コンパレータ１１に出力するようにすればよい。

なお、周波数シフト回路は可変容量ダイオード
１３ａ，１３ｂで形成したが、デジタルコンパレ
ータ１１の出力で作動するスイツチ素子とコンデ
ンサ等で形成してもよい。

第３図は第１図及び第２図の第１、及び第２の
局部発振器７，８をPLL回路で構成する場合の
実施例を示したもので、２０は基準発振器、２１
ａ，２１ｂは位相検出器、２２ａ，２２ｂはロー
パスフイルタ、２３ａ，２３ｂは可変発振器、２
４ａ，２４ｂは分周比が可変とできる分周回路で
ある。

このPLL回路はよく知られているように、分
周回路２４ａ，２４ｂの分周比Ｎ（Ｍ）の設定に
よつて任意の周波数が可変発振器２３ａ，２３ｂ
より出力されるから、例えば分周回路２４ａの分
周比Ｎをチヤンネル選択装置によつて変更すると
特定の受信バンドを受信するための第１の局部発
振器７の発振周波数fL1が可変発振器２３ａから
出力され、分周回路２４ｂの分周比Ｍを適当に設
定すると、第２の局部発振器８の発振周波数fL2
が可変発振器２３ｂから出力されるようにでき
る。

したがつて、前記分周回路２４ａ，２４ｂの分
周比Ｎ、Ｍを双方とも±△Ｓだけ変更すると、前
述したように残留スプリアスが発生する受信周波
数fsで第１、第２の局部発振器７，８の発振周波
数fL1、fL2を２△ｆだけ同時にシフトさせる操
作がデジタル制御で行なわれる。すなわち、デジ
タルコンパレータ１１の出力で△Ｓなる計算値を
分周回路２４ａ，２４ｂにプリセツトすればよ
い。

このように、受信機の周波数変換がPLL回路
またはデジタルAFC回路等を使用しているデジ
タル制御方式の受信機の場合は、この発明の残留
スプリアス除去回路の設計は容易となり、前記し
たＡ／Ｄ変換器１０、デジタルコンパレータ１
１、メモリ１２等もPLL回路内に一体化として
組み込みIC化することもできるようになる。

以上、第１の局部発振器７が可変とされ、第２
の局部発振器８が一定となつている場合について
説明したが、第１の局部発振器７が固定、第２の
局部発振器８を可変とする受信機においても、ま
た、第１の局部発振器７、第２の局部発振器８の
両方を可変とする受信機においても、この発明の
技術思想を適用し、残留スプリアスを除去するこ
とができる。

なお、この発明の受信機は、有線による信号の
受信機であつてもよく、また、シフトする周波数
は２△ｆに限らず、当該残留スプリアスが中間周
波増幅器４の帯域外に移動するのに十分なもので
あればよい。

以上説明したように、この発明の受信機は、第
１、第２の局部発振器７，８の発振周波数の基本
波またはその高調波が相互に干渉して残留スプリ
アスを発生する受信状態にされた時でも、あらか
じめ残留スプリアスを生じる周波数のデータを記
憶しているメモリ手段と、このメモリ手段のデー
タと、受信周波数のデータを比較している比較手
段を設け、この比較手段の出力によつて第１、及
び第２の局部発振器の双方をそれぞれ所定の周波
数シフトできるように構成してあるので、受信機
内の特定の周波数関係で引き起される残留スプリ
アスによる受信障害を除去することができ、また
は残留スプリアスによる誤認受信状態を回避する
ことができるという利点を有するものである。

【図面の簡単な説明】

第１図は従来の第１、第２の局部発振器を備え
ている２重スーパヘテロダイン方式の受信ブロツ
ク図、第２図はこの発明の一実施例を示す残留ス
プリアス除去可能な受信ブロツク図、第３図は第
１、第２の局部発振器をPLL回路で構成する場
合のブロツク図である。図中、１は高調波増幅器、２は第１の周波数変
換器、３は第２の周波数変換器、４は中間周波増
幅器、７は第１の局部発振器、８は第２の局部発
振器、１０はＡ／Ｄ変換器、１１はデジタルコン
パレータ、１２はメモリ、１３ａ，１３ｂは可変
容量ダイオードを示す。

Claims

【特許請求の範囲】１第１の局部周波数信号を発生する第１の局部
発振器と、受信周波数と前記第１の局部周波数信
号とを混合し第１の中間周波数信号に変換する第
１の周波数変換器と、第２の局部周波数信号を発
生する第２の局部発振器と、前記第１の中間周波
数信号と前記第２の局部周波数信号とを混合し、
第２の中間周波数信号に変換する第２の周波数変
換器と、前記第１の局部周波数信号と前記第２の
局部周波数信号の基本波または高調波信号の相互
干渉が残留スプリアス信号となるときの周波数デ
ータがプリセツトされているメモリ手段と、受信
周波数データと前記メモリ手段のプリセツトされ
ている周波数データを比較し、残留スプリアスの
発生を検出する比較手段と、前記比較手段が残留
スプリアス信号が発生することを検出したとき
は、前記第１の局部周波数信号を所定の周波数だ
けシフトすると共に、前記第２の局部周波数信号
を所定の周波数だけシフトする周波数制御手段と
を備え、受信機内で発生する残留スプリアス成分
を除去するように構成したことを特徴とする２重
スーパヘテロダイン受信機。２所定の周波数を2Δfとするとき、Δfは第２の
中間周波数増幅器の通過周波数帯域幅とされてい
ることを特徴とする特許請求の範囲第１項に記載
の２重スーパヘテロダイン受信機。