JP3101477B2 - Pll集積回路 - Google Patents

Pll集積回路

Info

Publication number
JP3101477B2
JP3101477B2 JP05298228A JP29822893A JP3101477B2 JP 3101477 B2 JP3101477 B2 JP 3101477B2 JP 05298228 A JP05298228 A JP 05298228A JP 29822893 A JP29822893 A JP 29822893A JP 3101477 B2 JP3101477 B2 JP 3101477B2
Authority
JP
Japan
Prior art keywords
output
signal
amplifier
divider
switching circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05298228A
Other languages
English (en)
Other versions
JPH07154286A (ja
Inventor
敏行 小口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP05298228A priority Critical patent/JP3101477B2/ja
Publication of JPH07154286A publication Critical patent/JPH07154286A/ja
Application granted granted Critical
Publication of JP3101477B2 publication Critical patent/JP3101477B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、AM/FMラジオ受信
機に用いて好適なPLL集積回路に関するもので、特
に、AMラジオ受信回路をダブルコンバージョン方式と
して用いる場合でも、シングルコンバージョン方式とし
て用いる場合でも使用できるPLL集積回路に関する。
【0002】
【従来の技術】一般に、ダブルコンバージョン方式のA
Mラジオ受信回路とFMラジオ受信回路とによって構成
されるAM/FMラジオ受信機は、FM用の局発信号を
発生するPLL回路と、AM用の第1及び第2局発信号
を発生する2個のPLL回路とを備え、図3の如く構成
される。
【0003】図3において、FM受信時、アンテナに受
信されたFM受信RF信号は、FMRF増幅器(1)で
増幅され、FM混合器(2)に印加される。FM混合器
(2)において、FM受信RF信号とFMPLL回路
(3)から発生するFM局発信号とが混合され、FMI
F信号が発生する。その後、FMIF信号はFMIF増
幅器(4)で増幅された後、FM検波器(5)に印加さ
れ、検波される。
【0004】また、AM受信時、アンテナに受信された
AM受信RF信号は、AMRF増幅器(6)で増幅され
た後、AM第1混合器(7)においてAM第1PLL回
路(8)から発生するAM第1局発信号によりAM第1
IF信号に変換される。AM第1IF信号は、AM第1
IF増幅器(9)で増幅され、AM第2混合器(10)
においてAM第2PLL回路(11)から発生するAM
第2局発信号によりAM第2IF信号に変換される。そ
の後、第2IF信号は、第2IF増幅器(12)で増幅
されてから、AM検波器(13)に印加され、検波され
る。
【0005】
【発明が解決しようとする課題】しかしながら、図3の
回路では、局発信号を発生するPLL回路は3個用いら
れており、これらPLL回路を単純に集積化すると、チ
ップ面積が増えるという問題があった。
【0006】
【課題を解決するための手段】本発明は上述の点に鑑み
成されたものであり、少なくとも第1局発信号を発生す
る第1VCOと、第2局発信号を発生する第2VCOと
を有するPLL集積回路において、第1入力端子を有す
る第1増幅器と、第2入力端子を有する第2増幅器と、
AM受信回路がシングルコンバージョン方式又はダブル
コンバージョン方式であることを検出し、その検出結果
に応じた出力を発生する第1検出手段と、受信バンドが
AMバンド又はFMバンドであることを検出し、その検
出結果に応じた出力を発生する第2検出手段と、該第1
及び第2検出手段の出力に応じて、出力を発生するデコ
ード手段と、該デコード手段の出力に応じて切り換えら
れる第1切換回路と、可変分周比を有し、前記第1切換
回路の出力を分周するプログラマブルディバイダと、前
記デコード手段の出力に応じて切り換えられる第2切換
回路と、前記第2切換回路の出力を分周するディバイダ
と、基準信号を発生するリファレンスディバイダと、前
記プログラマブルディバイダの出力と基準信号とを比較
する第1位相比較器と、前記ディバイダの出力と基準信
号とを比較する第2位相比較器とを備えたことを特徴と
する。
【0007】
【作用】本発明によれば、第1及び第2検出手段の出力
に応じてデコード手段は出力を発生し、第1増幅器の出
力はデコード手段の出力に応じた第1切換回路を介して
プログラマブルディバイダに印加され、第2増幅器の出
力はデコード手段に応じた第2切換回路を介してプログ
ラマブルディバイダまたはディバイダに印加される。プ
ログラマブルディバイダの出力は、第1位相比較器にお
いてレファレンスディバイダの基準信号と比較され、ま
た、固定ディバイダの出力は、第2位相比較器において
基準信号と比較される。
【0008】AM受信回路がダブルコンバージョン方式
である場合には、AMバンドを受信してもFMバンドを
受信しても、第1増幅器の出力はプログラマブルディバ
イダに印加され、第2増幅器の出力はディバイダに印加
される。また、AM受信回路がシングルコンバージョン
方式の場合、AM受信時第2増幅器の出力はプログラマ
ブルディバイダに印加され、FM受信時第1増幅器の出
力がプログラマブルディバイダに印加される。
【0009】
【実施例】図1は本発明の一実施例であり、AM受信回
路をダブルコンバージョン方式とした例である。図1に
おいて、(14)はFM局発信号を発生する第1VCO
(電圧制御型発振器)、(15)はAM第1局発信号を
発生する第2VCO、(16)はAM第2局発信号を発
生する第3VCO、(17)は第1及び第2VCO(1
4)及び(15)の出力を増幅する第1増幅器、(1
8)は第3VCO(16)の出力を増幅する第2増幅
器、(19)は第1切換回路、(20)はプログラマブ
ルディバイダ、(21)はリファレンスディバイダ、
(22)は第1位相比較器、(23)は固定分周比を有
するディバイダ、(24)は第2位相比較器、(25)
は第2切換回路、(26)は第1LPF(ローパスフィ
ルタ)、(27)は第2LPF、(28)は第3LP
F、(29)は発振器、(30)は第3切換回路、(3
1)はAM受信回路がシングルコンバージョン方式また
はダブルコンバージョン方式であること検出する第1検
出手段、(32)は受信バンドがFMまたはAMバンド
であることを検出する第2検出手段、(33)は第1及
び第2検出手段(31)及び(32)の出力をデコード
するデコード手段であり、(17)乃至(25)は同一
基板上に集積化される。尚、従来と同一の回路には、従
来と同一の符号を付し、説明を省略する。
【0010】図1において、第1検出手段(31)がA
M受信回路はダブルコンバージョン方式であることを検
出すると、第2検出手段(32)が受信バンドはAMバ
ンドであることを検出しても、FMバンドであることを
検出しても、第1及び第2切換回路(19)及び(2
5)は図示の状態に切り換わる。また、第3切換回路
(30)は、第2検出回路(32)が受信バンドはFM
バンドであることを検出すると図示の状態に切り換わ
り、AMバンドであることを検出すると図示と逆の状態
に切り換わる。
【0011】図1において、マイコンからの制御信号に
より、第1検出回路(31)がAM受信回路はダブルコ
ンバージョン方式であることを検出し、第2切換回路
(25)は図示の状態に切り換わる。FM受信時、アン
テナに受信されたFM受信RF信号はFMRF増幅器
(1)で増幅された後、FM混合器(2)で第1VCO
(14)から発生するFM局発信号によってFMIF信
号に変換される。FMIF信号はFMIF増幅器(4)
で増幅され、FM検波器(5)において検波される。
【0012】FM受信時には、マイコンからの制御信号
により第2検出回路(32)が受信バンドはFMバンド
であることを検出し、第3切換回路(30)は図示の状
態に切り換わる。その為、第1VCO(14)の出力は
第3切換回路(30)を介して第1増幅器(17)に印
加され、増幅される。第1増幅器(17)の出力は第1
切換回路(19)を介してプログラマブルディバイダ
(20)に印加され、分周された後、第1位相比較器
(22)に印加される。また、発振器(29)の出力は
リファレンスディバイダ(21)に印加され、分周され
た後、基準信号はリファレンスディバイダ(21)から
第1位相比較器(22)に印加される。第1位相比較器
(22)において、プログラマブルディバイダ(20)
の出力と基準信号との位相が比較され、位相誤差出力が
発生する。前記誤差出力は、第1LPF(26)で平滑
され、制御信号として第1VCO(14)に印加され
る。そして、第1VCO(14)から、前記制御信号に
応じた周波数を有する第1局発信号が発生する。
【0013】また、AM受信時、ダブルコンバージョン
方式であれば、アンテナに受信されたAM受信RF信号
はAMRF増幅器(6)で増幅され、AM第1混合器
(7)において第2VCO(15)から発生するAM第
2局発信号によりAM第1IF信号に変換される。AM
第1IF信号は、AM第1IF増幅器(9)で増幅さ
れ、AM第2混合器(10)において第3VCO(1
6)のAM第2IF信号に変換される。さらに、AM第
2IF信号は、AM第2増幅器(12)で増幅された
後、AM検波器(13)で検波される。
【0014】AM受信時には、マイコンからの制御信号
によって第2検出手段(32)が受信バンドはAMバン
ドであることを検出し、第3切換回路(30)は図示と
逆の状態に切り換わる。この状態で、第2VCO(1
5)の出力は、第3切換回路(30)を介して、第1増
幅器(17)に印加され増幅される。第1増幅器(1
7)の出力は、第1切換回路(19)を介して、プログ
ラマブルディバイダ(20)に印加され、分周される。
その後、第1位相比較器(22)において、プログラマ
ブルディバイダ(20)の出力と基準信号とが比較さ
れ、その誤差出力が第2LPF(27)に印加される。
そして、第2LPF(27)からの制御信号に応じた周
波数を有する第2局発信号が第2VCO(15)から発
生する。一方、第3VCO(16)の出力は、第2増幅
器(18)に印加され増幅される。第2増幅器(18)
の出力は、第2切換回路(25)を介して、ディバイダ
(23)に印加され、分周される。そして、第2位相比
較器(24)において、ディバイダ(23)の出力と基
準信号とが比較され、その誤差出力が発生する。前記誤
差出力は、第3LPF(28)で平滑された後、制御信
号として第3VCO(16)に印加される。そして、前
記制御信号に応じた周波数を有するAM第2局発信号が
発生する。
【0015】図2は本発明の他の実施例を示す図であ
り、AM受信回路が、AMRF増幅器(34)、AM混
合器(35)、AMIF増幅器(36)及びAM検波器
(37)によって、シングルコンバージョン方式で構成
される例である。マイコンからの制御信号によって、第
1検出手段(31)はAM受信回路がシングルコンバー
ジョン方式であることを検出し、第2切換回路(25)
は図示の状態に切り換わる。また、第2検出手段(3
2)が、マイコンからの制御信号により、受信バンドが
FMバンドであることを検出すると第1切換回路(1
9)は図示の状態に切り換わり、AMバンドであること
を検出すると第1切換回路(19)は図示と逆の状態に
切り換わる。
【0016】図2において、FM受信時、図1の実施例
のFM受信動作と同様の動作が行われるので、説明を省
略する。また、AM受信時、アンテナに受信されたAM
受信RF信号はAMRF増幅器(34)で増幅され、A
M混合器(35)で第2VCO(15)のAM局発信号
によってAMIF信号に変換される。AMIF信号は、
AMIF増幅器(36)で増幅された後、AM検波器
(37)で検波される。
【0017】第2VCO(15)の出力は、第2増幅器
(18)に印加され、増幅される。第2増幅器(18)
の出力は、第2切換回路(25)及び第1切換回路(1
9)を介して、プログラマブルディバイダ(20)に印
加され、分周される。第1位相比較器(22)におい
て、プログラマブルディバイダ(20)の出力と基準信
号とが比較され、その誤差出力が発生する。前記誤差出
力は第2LPF(27)において平滑され、制御信号と
して第2VCO(15)に印加される。そして、第2V
CO(15)は、前記制御信号に応じた周波数を有する
AM局発信号を発生する。
【0018】
【発明の効果】従って、本発明に依れば、増幅器と分周
器との間に切換回路を設け、AM受信回路のコンバート
方式及び受信バンドに応じて切換回路を制御しているの
で、増幅器等の回路を削減でき、集積化した場合にはチ
ップ面積を減少できる。
【図面の簡単な説明】
【図1】本発明の一実施例を示すブロック図である。
【図2】本発明の他の実施例を示すブロック図である。
【図3】従来例を示すブロック図である。
【符号の説明】 17 第1増幅器 18 第2増幅器 19 第1切換回路 20 プログラマブルディバイダ 21 リファレンスディバイダ 22 第1位相比較器 23 ディバイダ 24 第2位相比較器 25 第2切換回路 31 第1検出手段 32 第2検出手段 33 デコード手段

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 少なくとも第1局発信号を発生する第1
    VCOと、第2局発信号を発生する第2VCOとを有す
    るPLL集積回路において、 第1入力端子を有する第1増幅器と、 第2入力端子を有する第2増幅器と、 AM受信回路がシングルコンバージョン方式又はダブル
    コンバージョン方式であることを検出し、その検出結果
    に応じた出力を発生する第1検出手段と、 受信バンドがAMバンド又はFMバンドであることを検
    出し、その検出結果に応じた出力を発生する第2検出手
    段と、 該第1及び第2検出手段の出力に応じて、出力を発生す
    るデコード手段と、 該デコード手段の出力に応じて切り換えられる第1切換
    回路と、 可変分周比を有し、前記第1切換回路の出力を分周する
    プログラマブルディバイダと、 前記デコード手段の出力に応じて切り換えられる第2切
    換回路と、 前記第2切換回路の出力を分周する固定ディバイダと、 基準信号を発生するリファレンスディバイダと、 前記プログラマブルディバイダの出力と基準信号とを比
    較する第1位相比較器と、 前記ディバイダの出力と基準信号とを比較する第2位相
    比較器と、 を備えたことを特徴とするPLL集積回路。
JP05298228A 1993-11-29 1993-11-29 Pll集積回路 Expired - Fee Related JP3101477B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05298228A JP3101477B2 (ja) 1993-11-29 1993-11-29 Pll集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05298228A JP3101477B2 (ja) 1993-11-29 1993-11-29 Pll集積回路

Publications (2)

Publication Number Publication Date
JPH07154286A JPH07154286A (ja) 1995-06-16
JP3101477B2 true JP3101477B2 (ja) 2000-10-23

Family

ID=17856895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05298228A Expired - Fee Related JP3101477B2 (ja) 1993-11-29 1993-11-29 Pll集積回路

Country Status (1)

Country Link
JP (1) JP3101477B2 (ja)

Also Published As

Publication number Publication date
JPH07154286A (ja) 1995-06-16

Similar Documents

Publication Publication Date Title
JPS6350891B2 (ja)
US7450925B2 (en) Receiver for wireless communication systems and I/Q signal phase difference correction method therefor
JP3101477B2 (ja) Pll集積回路
JP2975821B2 (ja) Am/fmラジオ受信機
WO1999007091A1 (fr) Recepteur radio
JP2514940B2 (ja) 映像中間周波信号処理回路
US20050089119A1 (en) Receiver
JPS60103946U (ja) Am受信機
JP3804189B2 (ja) 搬送信号選択受信装置
JP2953854B2 (ja) Fm復調回路
JPH0379888B2 (ja)
JPH028446Y2 (ja)
JPH03158016A (ja) Amラジオ受信機
JPH0342757Y2 (ja)
JP3064915B2 (ja) 送信装置
JPH026691Y2 (ja)
JPH07154282A (ja) Amラジオ受信機
JPS6363069B2 (ja)
JPH077453A (ja) ラジオ受信機
JPS6322493B2 (ja)
JPS6028330A (ja) ダブルス−パ−ヘテロダインチユ−ナ
JPS6327125A (ja) Pllのアンロツク検出回路
JPH0314373A (ja) 映像中間周波信号処理装置
JPH07170181A (ja) 周波数シンセサイザ及び移動体通信端末
JPS61166231A (ja) ラジオ受信機

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees