JPS6327125A - Ｐｌｌのアンロツク検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、トランシーバ等の無線機器において、局部発
振周波数信号、あるいは、搬送波信号を得るために使用
きれるＰＬＬ回路のアンロック検出回路に関する。

（ロ）従来の技術 送信機器等において送信用キャリアをＰＬＬ回路で作成
するものでは、ＰＬＬがアンロック状態で電波を送ると
規定外の周波数を送出してしまうことになり問題となる
。また、電子同調ラジオ等の受信器においても、チャン
ネルを切換えたときＰＬＬがアンロック状態にあると放
送局が在るにも拘わらず局検出信号が出す、特にオート
サーチ等で局を見のがす危惧がある。そこで、ＰＬＬが
アンロック状態にあるか否かを検出する回路が必要であ
り、従来は、基準分周回路の任意の出力段。

から分周出力を取り出し、その出力パルスの幅を基準と
して、位相比較回路からの位相差信号を弁別するアンロ
ック検出回路が使用きれている。

上述のアンロック検出回路は特公昭５８−１１１３８号
公報に詳しく記載きれている。

くハ）発明が解決しようとする問題点 しかしながら、従来のアンロック検出回路は、ＣＢトラ
ンシーバのように使用周波数帯域幅が狭ま＜、ＰＬＬの
ループゲインがほぼ一定であり、機械的振動による７０
０周波数の微動やチャージポンプ及びローパスフィルタ
のリーク等によってロック状態に於ても発生する位相差
とチャンネル切換えあるいは許容以上の周波数変動によ
る位相差との区別がつけやすい場合には有効であるが、
多バンドラジオの如くバンド毎にＰＬＬのループゲイン
が大きく変化する場合には、各バンドに於いてロック状
態の許容範囲が異なるため、従来の弁別幅が一定である
アンロック検出回路では使い難い欠点があった。

（ニ）問題点を解決するための手段 本発明は上述した点に鑑みて為されたものであり、基準
分周回路から出力される異なる周期のパルスに基き、位
相比較回路からの位相差信号をパルス幅弁別する複数の
弁別回路と、電圧制御発振回路の発振周波数等の条件に
基いた複数のデータを保持するデータ記憶手段と、前記
複数の弁別回路の出力とデータ記憶手段から出力された
データを入力し演算する演算回路を備えたものであり、
ＰＬＬのループゲインに対応して弁別幅の異なった弁別
結果を選択可能としたものである。

（ホ）作用 上述の手段によれば、複数の弁別回路は、各々周期の異
なったパルスによって位相比較回路からの位相差信号を
パルス幅弁別するため、各々の弁別回路からは弁別幅の
異なった弁別結果が出力され、また、’ＰＬＬのループ
ゲイン等の条件に従ってデータ記憶手段から所定のデー
タが出力される。これら各弁別回路からの出力及び所定
のデータは、演算回路に於いて論理和あるいは論理積等
の演算処理され、その演算結果に従ってその条件下にお
けるアンロック状態の検出が為きれる。

くへ）実施例 第１図は本発明の実施例を示すブロック図である。可変
分周回路（１）は、プリセットされるデータに従って分
周比が定まり、重圧制御発振回路（Ｖ　ＣＯ）　（２）
の発振周波数を分周する分周回路であり、プリセットき
れるデータによってｖＣＯ（２）の発振周波数が決定き
れる。基準分周回路（３）は水晶発振回路（４）の基準
周波数ｆ　ｒｅｆを分周する分周回路であり、例えばバ
イナリ−分周回路である。可変分周回路（１）の分周出
力Ｐ、と基準分周回路゛（３）の分周出力、即ち基準比
較パルスＲＩｌは位相比較回路（５）に印加され、分周
出力Ｐ、と基準比較パルスＲ０の位相差に応じた位相比
較回路（５）からの信号ＰＤは、ローパスフィルタ（Ｌ
ＰＦ）（６）を介してｖ　ｃ　ｏ　（２）の発振周波数
を制御し、位相差を示す位相差信号ＰＥは、弁別回路（
７）（８）（９）（１０）に印加される。

弁別回路（７）（８）（９）（１０）は、各々、Ｄ　−
Ｆ　Ｆ　（１１）とＲ−８ＦＦ（１２）とから構成され
、Ｄ−ＦＦ（１１）の入力りには位相差信号ＰＥが印加
され、クロック入力ＣＬには、基準分周回路（３）の複
数の所定出力段から取り出されたバイナリ−分周出力φ
□、φいφ、及び−４が各々印加きれる。即ち、分分周
出力φ１１、φ３、φ、及びφ４は、各々周期が異なり
、位相差信号ＰＥを異なった弁別幅でパルス幅弁別する
ための信号として用いられている。また、弁別回路（７
）（８）（９＞（１０）の出力Ｑ、、Ｑ、、Ｑ、及びＱ
４は、各々トランスミッションゲート（１３）を介して
データバス（１４）に接続きれる。

ところで、第１図に示されたデータバス（１４）、Ａ　
Ｌ　Ｕ（１５）、ＲＯＭ（１６）及びインストラクショ
ンデコーダ（１７）は、マイクロコンピュータの一部を
構成している。即ち、第１図の実施例では、マイクロコ
ンピュータとＰＬＬ回路とがフンチップ半導体上に集積
された例である。データバス（１４）には、テンポラリ
−レジスタであるＡレジスタ（１８）とＢレジスタフ１
９〉を介してＡ　Ｌ　Ｕ　（１５）が接続され、ＲＯＭ
（１６）の出力がゲート（２０）を介して接続されてい
る。また、ＲＯＭ（１６）の出力はインストラクション
デコーダ（１７）に印加きれている。ＲＯＭ（１６）は
、各内部回路の動作を制御する多数の命令コード、即ち
、プログラムが記憶されると共に演算等に用いるイミデ
ィエイトデータが記憶される。本実施例に於いては、後
述する弁別回路（７）（ｓ）（９）（１０）の出力状態
を判定しアンロック状態を検出するためのアンロック検
出プログラム、及び、アンロック状態を判定するための
各種条件に応じたデータが記憶されると共に、可変分周
回路（１）の分周比を決定するための複数のデータも記
憶される。インストラクションデコーダ（１７）は、Ｒ
ＯＭ（１６）から順次（プログラムカウンタによってア
ドレス指定きれる順番）読み出された命令コードを解読
し、内部回路をタイミング制御するための制御信号を発
生するものであり、ＰＬＬの制御に関しては、弁別回路
（７）（８）（９）＜１０）のＤ−ＦＦ（１１）及びＲ
−ＳＦＦ（１２）をリセットする制御信号ＲＥＳ及びト
ランスミッションゲート（１３）ヲ制御する制御信号Ｔ
Ａを発生する。また、ＡＬＵ（１５）の操作命令に関し
ては、論理和命令に際して制御信号ＯＲを発生し、Ａ　
Ｌ　Ｕ　（１５）にＡレジスタ（１８）とＢレジスタ（
１９）のデータのビット単位の和を実行きせる。このと
き、ＡＬＵ（１５）は、論理和の結果すべてのビットが
′１”となったとき信号ＡＬＨを発生する機能を有して
いる。更に、インストラクションデコーダ（１７）は、
ＲＯＭ（１６）に記憶されたイミディエイトデータを使
用する場合の命令コードの実行に際して、制御信号ＴＢ
を発生する。

次に、第１図に示許れた実施例の動作を第２図のタイミ
ング図を参照して説明する。

基準分周回路（３）から取り出される分周出力φ１、φ
３、φ、及び必、が、第２図に示す如く、順次バイナリ
−分周されたパルスであるとすると、基準分周回路＜３
）から出力される基準比較信号Ｒ０の立ち上がりは、分
周出力φ１、φ３、必１、及びφ４のすべての立ち下が
りと同期している。位相比較回路（５）は、基準比較信
号Ｒ０の立ち上がりと可変分周回路（１）の分周出力Ｐ
０の立し上がりとの差に等しいパルスを位相差信号ＰＥ
として出力する。

従って、弁別回路（７）（８）（９）（１０）の各々は
、基準比較信号Ｒ０の立ち上がりの前後における分周出
力φ１、φ１、φ、及びφ４の立ち上がりによって位相
差信号ＰＥを取り込むことになる。即ち、弁別回路（７
）（８）（９）（１０）の弁別幅は、各々第２図に示さ
れたｊ＋、ｔｚ、ｔ５、及びｔ４の期間となる。そこで
、位相差信号ＰＥが第２図に示すパルス幅であった場合
には、弁別回路（７）（８）（９）（１０）の各出力は
、第２図の如く、Ｑ、及びＱ、が“１”となり、Ｑ、及
びＱ４は“０′′となる。そして、分周出力φ□の立ち
上がりによって弁別回路（１０）の取り込みが終了した
後に、アンロック検出プログラムを実行する。

アンロック検出プログラムが実行されると、先ずインス
トラクションデコーダ（１７）からの制御信号ＴＡによ
り、トランスミッションゲート（１３）が開き、各々の
弁別回路（７）（８）（９）（１０）の出力Ｑ１、Ｑ２
、Ｑ３、及びＱ４がデータバス（１４）に送出され、そ
の内容はＡレジスタ（１８）にラッチきれる。

次に、インストラクションデコーダ（１７）からの制御
信号ＴＢにより、ＲＯＭ（１６）から所定のデータがデ
ータバス（１４）を介してＢレジスタ（１９）に転送さ
れる。このとき、ＲＯＭ（１６）から送出きれるデータ
は、可変分周回路（１）にプリセットされたデータ、即
ち、設定きれている分周比等の条件に基いたものであり
、現在のＰＬＬ回路の動作状況に基き、ロック状態とし
て許容できる範囲を選択するものである。例えば、分周
出力必、の弁別幅を許容範囲として検出する場合には、
弁別回路＜８）の出力Ｑ、に相当するビットをＭ　ＯＩ
＋とし、他のビットを１′′とした４ビツトデータをＢ
レジスタ（１９）に転送する。この場合、出力Ｑ３、Ｑ
２、Ｑｌ、及びＱ４が第２図に示された如き内容である
と、インストラクションデコーダ（１７）からの制御信
号ＯＲにより、ＡＬＵ（１５）がＡレジスタ（１８）と
Ｂレジスタ（１９）の各ビット単位で論理和処理を行う
と、出力Ｑ２が“１″であるから、ＡＬＵ（１５）の４
ビツト出力はすべて“１″となるため、ＡＬＵ　（１５
）からはオール“１゛′を示す信号ＡＬＨ＝“１″が出
力きれ、アンロック状態であることが検出きれる。一方
、出力Ｑ、が“０゛′である場合には、信号ＡＬＨは“
０゛となりロック状態であることが検出きれる。次に、
インストラクションデコーダ＜１７）からは制御信号Ｒ
ＥＳが出力され、各弁別回路（７）（８）（９）（１０
）のＤ−ＦＦ（１１）及びＲ−Ｓ　Ｆ　Ｆ　（１２）が
リセットされる。そして、アンロック検出プログラムに
よって信号ＡＬＵ＝″１″が検出された場合には、その
後のプログラムにより、ミューティングあるいは送信の
停止等の制御が為される。

このように、各条件に従ってＲＯＭ（１６）からＡＬ　
Ｕ　（１５）に印加するデータを選択することにより、
弁別回路（７）（８）（９）（１０）の出力を選択して
判定できる。

（ト）発明の効果 上述の如く本発明によれば、ＰＬＬの状態に対応して最
適なアンロツタ検出が為きれ、多バンドラジオ等に使用
しやすいアンロック検出回路が得られ、ＰＬＬ回路の汎
用性が向上する利点を有している。また、ＰＬＬ回路と
マイクロコンピュータをワンチップ上に集積した場合に
、その効果は大なるものである。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は、
第１図に示された実施例の動作を示すタイミング図であ
る。 （１）・・・可変分周回路、　（２）・・・電圧制御発
振回路、　（３）・・・基準分周回路、　（４）・・・
水晶発振回路、　（５）・・・位相比較回路、　（６）
・・・ローパスフィルタ、　（７）（８）（９）（１０
）・・・弁別回路、　（１４）・・・データバス、　　
（１５）・・・Ａ　Ｌ　Ｕ、　　（１６）・・・ＲＯＭ
。 （１７）・・・インストラクションデコーダ。 出願人　三洋電機株式会社外１名 代理人　弁理士　西野阜嗣　外１名 第１図 第２図 τ ギ射覧１０γ％

Claims (1)

【特許請求の範囲】
1. １、電圧制御発振回路から出力される周波数を分周する
   可変分周回路と、基準周波数を分周する基準分周回路と
   、前記可変分周回路からの分周出力と基準分周回路から
   の分周出力の位相差を検出する位相比較回路とを備えた
   ＰＬＬのアンロック検出回路に於いて、前記基準分周回
   路から出力される異なる周期のパルスに基づき前記位相
   比較回路からの位相差信号をパルス幅弁別する複数の弁
   別回路と、前記電圧制御発振回路の発振周波数等の条件
   に基いた複数のデータを保持するデータ記憶手段と、前
   記複数の弁別回路の出力と前記データ記憶手段から出力
   されたデータを入力し演算する演算回路とを備え、該演
   算回路の演算結果に基いてアンロック状態を判別するこ
   とを特徴とするＰＬＬのアンロック検出回路。