JP2570748B2 - 通信装置 - Google Patents
通信装置Info
- Publication number
- JP2570748B2 JP2570748B2 JP62177653A JP17765387A JP2570748B2 JP 2570748 B2 JP2570748 B2 JP 2570748B2 JP 62177653 A JP62177653 A JP 62177653A JP 17765387 A JP17765387 A JP 17765387A JP 2570748 B2 JP2570748 B2 JP 2570748B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- signal
- reception
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は通信装置に関し、特に受信信号をヘテロダイ
ン受信し中間周波信号の周波数が一定になるように局部
発振信号の周波数を制御する通信装置に関する。
ン受信し中間周波信号の周波数が一定になるように局部
発振信号の周波数を制御する通信装置に関する。
比帯域の小さい受信信号を受信する通信装置は、受信
信号をヘテロダイン受信により低い周波数の中間周波信
号に周波数変換し、比帯域を大きくしてから帯域波す
ることにより受信雑音帯域幅の制限を容易にしている。
かかる通信装置は、受信信号や局部発振信号の周波数変
動により中間周波信号の周波数が変化して受信雑音帯域
幅から逸脱することのないように、局部発振信号の周波
数を制御している。
信号をヘテロダイン受信により低い周波数の中間周波信
号に周波数変換し、比帯域を大きくしてから帯域波す
ることにより受信雑音帯域幅の制限を容易にしている。
かかる通信装置は、受信信号や局部発振信号の周波数変
動により中間周波信号の周波数が変化して受信雑音帯域
幅から逸脱することのないように、局部発振信号の周波
数を制御している。
この制御に2通りの方法が用いられている。その一つ
では、中間周波信号を周波数弁別し、その弁別出力の直
流成分によって局部発振信号の周波数を制御する。この
方法は、周波数弁別器の直流ドリフトが無視できる精度
で、受信信号および局部発振信号のいずれの周波数変動
による中間周波信号の周波数変化をも無くすことができ
る。もう一つの方法では、局部発振信号と中間周波信号
との正規の周波数比が有理数になるように周波数関係を
設定し、両信号を分周、あるいは周波数逓倍して正規に
は同じ周波数になるべき2信号をつくり、これら2信号
の位相比較出力の直流成分によって局部発振信号の周波
数を制御する。この方法は、局部発振信号と中間周波信
号との周波数比較結果によって局部発振信号の周波数を
制御していることになり、受信信号の周波数誤差を無視
すれば中間周波信号の周波数が変化しないように局部発
振信号の周波数を制御でき、また、受信信号の周波数変
化が上記の周波数比にほぼ等しいだけ抑圧されて中間周
波信号の周波数変化になり、この周波数比は通常大きい
値なので、受信信号の周波数変動による中間周波信号の
周波数変化も小さくすることができる。
では、中間周波信号を周波数弁別し、その弁別出力の直
流成分によって局部発振信号の周波数を制御する。この
方法は、周波数弁別器の直流ドリフトが無視できる精度
で、受信信号および局部発振信号のいずれの周波数変動
による中間周波信号の周波数変化をも無くすことができ
る。もう一つの方法では、局部発振信号と中間周波信号
との正規の周波数比が有理数になるように周波数関係を
設定し、両信号を分周、あるいは周波数逓倍して正規に
は同じ周波数になるべき2信号をつくり、これら2信号
の位相比較出力の直流成分によって局部発振信号の周波
数を制御する。この方法は、局部発振信号と中間周波信
号との周波数比較結果によって局部発振信号の周波数を
制御していることになり、受信信号の周波数誤差を無視
すれば中間周波信号の周波数が変化しないように局部発
振信号の周波数を制御でき、また、受信信号の周波数変
化が上記の周波数比にほぼ等しいだけ抑圧されて中間周
波信号の周波数変化になり、この周波数比は通常大きい
値なので、受信信号の周波数変動による中間周波信号の
周波数変化も小さくすることができる。
受信信号が間歇的に入力する場合に受信信号が断であ
る期間、あるいは受信信号の周波数が異常に変動するな
どして上記の周波数弁別器や位相比較器の出力の直流成
分、いいかえれば、誤差電圧の値が異常になったときは
これら誤差電圧を周波数制御には使用できない。そのた
め、従来の通信装置は、第3図に一例を示す制御部によ
り、誤差電圧と受信断を示す受信断信号とに基づいて制
御電圧をつくり、この制御電圧によって局部発振器また
は局部発振信号の周波数基準となる基準周波数信号を発
生する電圧制御発振器を制御している。
る期間、あるいは受信信号の周波数が異常に変動するな
どして上記の周波数弁別器や位相比較器の出力の直流成
分、いいかえれば、誤差電圧の値が異常になったときは
これら誤差電圧を周波数制御には使用できない。そのた
め、従来の通信装置は、第3図に一例を示す制御部によ
り、誤差電圧と受信断を示す受信断信号とに基づいて制
御電圧をつくり、この制御電圧によって局部発振器また
は局部発振信号の周波数基準となる基準周波数信号を発
生する電圧制御発振器を制御している。
第3図に示す制御部において、31は誤差電圧Eを記憶
する記憶回路、32は受信断信号Dが入力していないとき
誤差電圧Eを選択出力し受信断信号Dが入力していると
き記憶回路31の記憶内容を選択出力する切替器、33は誤
差電圧Eが正常な範囲内にあるか否かを判別する条件コ
ンパレータ、34は電圧Vを発生する定電圧源、35は条件
コンパレータ33の判別結果に基づいて切替器32の出力ま
たは電圧Vのいずれか一方を制御電圧VCとして出力する
切替器である。
する記憶回路、32は受信断信号Dが入力していないとき
誤差電圧Eを選択出力し受信断信号Dが入力していると
き記憶回路31の記憶内容を選択出力する切替器、33は誤
差電圧Eが正常な範囲内にあるか否かを判別する条件コ
ンパレータ、34は電圧Vを発生する定電圧源、35は条件
コンパレータ33の判別結果に基づいて切替器32の出力ま
たは電圧Vのいずれか一方を制御電圧VCとして出力する
切替器である。
受信信号が入力しており、しかも誤差電圧Eが正常な
範囲内にあれば、誤差信号Eは切替器32,35を介し制御
電圧VCとして出力される。受信信号が断になると、以前
に記憶回路31に記憶した誤差電圧Eが切替器32,35を介
し制御電圧VCとして出力される。誤差信号Eが正常な範
囲内にないと、条件コンパレータ33は切替器35を制御し
て電圧Vを制御電圧VCとして出力させる。電圧Vの値は
制御電圧VCの(正常な範囲の中心値に設定する。
範囲内にあれば、誤差信号Eは切替器32,35を介し制御
電圧VCとして出力される。受信信号が断になると、以前
に記憶回路31に記憶した誤差電圧Eが切替器32,35を介
し制御電圧VCとして出力される。誤差信号Eが正常な範
囲内にないと、条件コンパレータ33は切替器35を制御し
て電圧Vを制御電圧VCとして出力させる。電圧Vの値は
制御電圧VCの(正常な範囲の中心値に設定する。
第3図に示す制御部を具備した通信装置は、受信信号
が入力しており誤差電圧Eが正常であれば誤差電圧Eに
よって局部発振信号の周波数を制御し、受信断になると
その前に記憶した誤差電圧Eにより制御を継続して受信
信号の次の入力を待受け、誤差電圧Eが異常であると電
圧Vによって制御を標準状態に戻す。
が入力しており誤差電圧Eが正常であれば誤差電圧Eに
よって局部発振信号の周波数を制御し、受信断になると
その前に記憶した誤差電圧Eにより制御を継続して受信
信号の次の入力を待受け、誤差電圧Eが異常であると電
圧Vによって制御を標準状態に戻す。
以上説明したように従来の通信装置は、制御部に条件
コンパレータや2個の切替器を必要とするので、構成が
複雑になる欠点がある。
コンパレータや2個の切替器を必要とするので、構成が
複雑になる欠点がある。
本発明の目的は、制御部の構成が簡単な通信装置を提
供することにある。
供することにある。
本発明の通信装置は、局部発信信号の周波数を決定す
る基準周波数信号を発生する電圧制御発振器と、搬送波
帯の受信信号および前記局部発振信号を周波数混合し前
記受信信号の周波数と前記局部発振信号の周波数との差
周波数の中間周波信号を出力する周波数変換器と、あら
かじめ定めた周波数に対する前記中間周波信号の周波数
誤差または前記中間周波信号と前記基準周波数信号との
周波数比較結果に応じ誤差電圧を出力する誤差電圧発生
手段と、前記受信信号のレベルがあらかじめ定めたレベ
ルより低下すると受信断信号を出力する受信レベル検出
器と、前記誤差電圧および前記受信断信号に基づいて前
記電圧制御発振器を制御する制御電圧を発生する制御部
とを具備する通信装置において、前記制御部が、D−A
コンバータと、このD−Aコンバータの変換出力と前記
誤差電圧との大小を比較する比較回路と、この比較回路
の比較結果に対応して計数値をアップダウンしこの計数
値を前記D−Aコンバータへ出力し前記受信断信号が入
力すると計数を停止するアップダウンカウンタとを備
え、前記計数値があらかじめ定めた範囲内にあるとき前
記D−Aコンバータの前記変換出力を前記制御電圧とし
て前記電圧制御発振器へ出力し、前記計数値が前記あら
かじめ定めた範囲を超えたときあらかじめ定めた値の電
圧を前記制御電圧として前記電圧制御発振器へ出力する
ように構成される。
る基準周波数信号を発生する電圧制御発振器と、搬送波
帯の受信信号および前記局部発振信号を周波数混合し前
記受信信号の周波数と前記局部発振信号の周波数との差
周波数の中間周波信号を出力する周波数変換器と、あら
かじめ定めた周波数に対する前記中間周波信号の周波数
誤差または前記中間周波信号と前記基準周波数信号との
周波数比較結果に応じ誤差電圧を出力する誤差電圧発生
手段と、前記受信信号のレベルがあらかじめ定めたレベ
ルより低下すると受信断信号を出力する受信レベル検出
器と、前記誤差電圧および前記受信断信号に基づいて前
記電圧制御発振器を制御する制御電圧を発生する制御部
とを具備する通信装置において、前記制御部が、D−A
コンバータと、このD−Aコンバータの変換出力と前記
誤差電圧との大小を比較する比較回路と、この比較回路
の比較結果に対応して計数値をアップダウンしこの計数
値を前記D−Aコンバータへ出力し前記受信断信号が入
力すると計数を停止するアップダウンカウンタとを備
え、前記計数値があらかじめ定めた範囲内にあるとき前
記D−Aコンバータの前記変換出力を前記制御電圧とし
て前記電圧制御発振器へ出力し、前記計数値が前記あら
かじめ定めた範囲を超えたときあらかじめ定めた値の電
圧を前記制御電圧として前記電圧制御発振器へ出力する
ように構成される。
以下実施例を示す図面を参照して本発明について詳細
に説明する。
に説明する。
第1図は、本発明の通信装置の第1の実施例を示すブ
ロック図である。
ロック図である。
第1図に示す実施例は、制御電圧VCによって制御され
る周波数の基準周波数信号Fを発生する電圧制御発振器
2と、基準周波数信号Fを周波数逓倍する逓倍器または
基準周波数信号Aを基準信号とするPLL発振器により第
1局部発振信号L1を出力する第1局部発振器3と、搬送
波帯のFM波である受信信号S1および第1局部発振信号L1
を周波数混合し差周波数の第1中間周波信号S2を出力す
る第1周波数変換器4と、第2局部発振信号L2を発生す
る第2局部発振器5と、第1中間周波信号S2および第2
局部発振信号L2を周波数混合し差周波数の第2中間周波
信号S3を出力する第2周波数変換器6と、第2中間周波
信号S3を一定出力レベルまでAGC増幅すると共に雑音帯
域幅を制限し第2中間周波信号S4として出力する増幅器
7と、第2中間周波信号S4を周波数弁別し弁別出力を検
波出力S5として出力する周波数弁別器8と、増幅器7の
AGC電圧をしきい値識別することにより受信信号S1の入
力レベルが正常な入力レベルより低下したとき受信断信
号Dを出力するレベル検出器9と、それぞれ第2中間周
波信号S4、基準周波数信号Fを分周する分周回路10,11
と、分周回路10および11の分周出力を位相比較する位相
比較器12と、位相比較器12の比較出力を低域波し誤差
電圧Eとして出力する低域波器13と、基準周波数信号
Fを搬送波周波数基準として送信信号S6を出力する送信
部14と、誤差電圧Eおよび受信断信号Dに基づいて制御
電圧VCを発生し電圧制御発振器2へ出力して基準周波数
信号Fの周波数を制御する制御部1とを具備して構成さ
れている。
る周波数の基準周波数信号Fを発生する電圧制御発振器
2と、基準周波数信号Fを周波数逓倍する逓倍器または
基準周波数信号Aを基準信号とするPLL発振器により第
1局部発振信号L1を出力する第1局部発振器3と、搬送
波帯のFM波である受信信号S1および第1局部発振信号L1
を周波数混合し差周波数の第1中間周波信号S2を出力す
る第1周波数変換器4と、第2局部発振信号L2を発生す
る第2局部発振器5と、第1中間周波信号S2および第2
局部発振信号L2を周波数混合し差周波数の第2中間周波
信号S3を出力する第2周波数変換器6と、第2中間周波
信号S3を一定出力レベルまでAGC増幅すると共に雑音帯
域幅を制限し第2中間周波信号S4として出力する増幅器
7と、第2中間周波信号S4を周波数弁別し弁別出力を検
波出力S5として出力する周波数弁別器8と、増幅器7の
AGC電圧をしきい値識別することにより受信信号S1の入
力レベルが正常な入力レベルより低下したとき受信断信
号Dを出力するレベル検出器9と、それぞれ第2中間周
波信号S4、基準周波数信号Fを分周する分周回路10,11
と、分周回路10および11の分周出力を位相比較する位相
比較器12と、位相比較器12の比較出力を低域波し誤差
電圧Eとして出力する低域波器13と、基準周波数信号
Fを搬送波周波数基準として送信信号S6を出力する送信
部14と、誤差電圧Eおよび受信断信号Dに基づいて制御
電圧VCを発生し電圧制御発振器2へ出力して基準周波数
信号Fの周波数を制御する制御部1とを具備して構成さ
れている。
制御部1は、誤差電圧Eおよび変換出力Aを比較する
比較回路21と、比較回路21の比較結果によりアップカウ
ントするかダウンカウントするかを制御されて一定周期
のクロック(図示せず)をアップダウンカウントし計数
値Nを出力し受信断信号Dが入力するとカウント動作を
停止するアップダウンカウンタ22と、計数値NをD−A
変換し変換出力Aとして出力するD−Aコンバータ23
と、電圧Vを発生する定電圧源24と、アップダウンコン
バータ22に制御されて計数値Nが一定の計数値範囲内に
あるとき変換出力Aを、また、この計数値範囲内にない
とき電圧Vを制御電圧VCとして選択出力する切替器25と
を備えて構成されている。
比較回路21と、比較回路21の比較結果によりアップカウ
ントするかダウンカウントするかを制御されて一定周期
のクロック(図示せず)をアップダウンカウントし計数
値Nを出力し受信断信号Dが入力するとカウント動作を
停止するアップダウンカウンタ22と、計数値NをD−A
変換し変換出力Aとして出力するD−Aコンバータ23
と、電圧Vを発生する定電圧源24と、アップダウンコン
バータ22に制御されて計数値Nが一定の計数値範囲内に
あるとき変換出力Aを、また、この計数値範囲内にない
とき電圧Vを制御電圧VCとして選択出力する切替器25と
を備えて構成されている。
受信信号S1の中心周波数および基準周波数信号Eの周
波数がいずれも正規の周波数であるとき第2中間周波信
号S3およびS4の中心周波数が正規の周波数となり、しか
も分周回路10の分周出力の中心周波数が分周回路11の分
周出力の周波数に等しくなるようにこれ等の周波数、第
2局部発振信号L2の周波数、第1局部発振器の逓倍比、
分周回路10,11の分周比を設定する。なお、第2局部発
振信号L2の周波数は受信信号S1、第1局部発振信号L1の
周波数より十分低く、その周波数誤差による第2中間周
波信号S3およびS4の周波数誤差が無視できるような周波
数に設定する。
波数がいずれも正規の周波数であるとき第2中間周波信
号S3およびS4の中心周波数が正規の周波数となり、しか
も分周回路10の分周出力の中心周波数が分周回路11の分
周出力の周波数に等しくなるようにこれ等の周波数、第
2局部発振信号L2の周波数、第1局部発振器の逓倍比、
分周回路10,11の分周比を設定する。なお、第2局部発
振信号L2の周波数は受信信号S1、第1局部発振信号L1の
周波数より十分低く、その周波数誤差による第2中間周
波信号S3およびS4の周波数誤差が無視できるような周波
数に設定する。
制御部1において、誤差電圧Eが正常な範囲内にあり
しかも受信断信号Dが入力していない場合、比較回路2
1、アップダウンカウンタ22、D−Aコンバータ23から
なるループは変換出力Aを誤差電圧Eに等しい値に保
つ。したがって、計数値Nは誤差電圧Eに対応した値に
なる。誤差電圧Eが正常な範囲内にあるとき切替器25が
変換出力Aを選択出力し、正常な範囲内になければ切替
器25が電圧Vを選択出力するようにアップダウンカウン
タ22の計数値範囲を設定する。電圧Vは制御電圧VCの
(正常な範囲の)中心値に設定する。したがって、制御
部1は、誤差電圧Eが正常な範囲内にありレベル検出信
号Dが入力していない場合、誤差電圧Eを制御電圧VCと
して出力し、この状態で受信断信号Dが入力すると、ア
ップダウンカウンタ22がカウント動作を停止して従来の
計数値Nを出力し続けるので受信断信号Dが入力する直
前の誤差電圧Eを制御電圧VCとして出力し続け、また、
誤差電圧Eが正常な範囲内になければ電圧Vを制御電圧
VCとして出力する。
しかも受信断信号Dが入力していない場合、比較回路2
1、アップダウンカウンタ22、D−Aコンバータ23から
なるループは変換出力Aを誤差電圧Eに等しい値に保
つ。したがって、計数値Nは誤差電圧Eに対応した値に
なる。誤差電圧Eが正常な範囲内にあるとき切替器25が
変換出力Aを選択出力し、正常な範囲内になければ切替
器25が電圧Vを選択出力するようにアップダウンカウン
タ22の計数値範囲を設定する。電圧Vは制御電圧VCの
(正常な範囲の)中心値に設定する。したがって、制御
部1は、誤差電圧Eが正常な範囲内にありレベル検出信
号Dが入力していない場合、誤差電圧Eを制御電圧VCと
して出力し、この状態で受信断信号Dが入力すると、ア
ップダウンカウンタ22がカウント動作を停止して従来の
計数値Nを出力し続けるので受信断信号Dが入力する直
前の誤差電圧Eを制御電圧VCとして出力し続け、また、
誤差電圧Eが正常な範囲内になければ電圧Vを制御電圧
VCとして出力する。
受信信号S1が正常なレベルで入力している場合、受信
断信号Dは発生されず、制御部1は誤差電圧Eまたは電
圧Vを出力する。この場合、受信信号S1の周波数が正常
であれば、位相比較器12、低域波器13、制御部1、電
圧制御発振器2、分周回路11からなるループは、分周回
路11の分周出力を分周回路10の分周出力の中心周波数成
分に位相ロックし、誤差電圧Eは正常な範囲内になり、
制御電圧VCは誤差電圧Eに等しくなる。この位相ロック
により分周回路11の分周出力周波数が分周回路10の分周
出力中心周波数に等しくなり、受信信号S1の中心周波数
が正規の周波数であれば第2中間周波信号S4の中心周波
数が変化しないように基準周波数信号Fおよび第1局部
発振信号L1の周波数が制御され、また、受信信号S1の中
心周波数変動による第2中間周波信号S4の中心周波数変
化も第1局部発振信号L1と第2中間周波信号S4との周波
数比にほぼ等しいだけ抑圧されることについては「従来
の技術」の項で既に述べたとおりである。
断信号Dは発生されず、制御部1は誤差電圧Eまたは電
圧Vを出力する。この場合、受信信号S1の周波数が正常
であれば、位相比較器12、低域波器13、制御部1、電
圧制御発振器2、分周回路11からなるループは、分周回
路11の分周出力を分周回路10の分周出力の中心周波数成
分に位相ロックし、誤差電圧Eは正常な範囲内になり、
制御電圧VCは誤差電圧Eに等しくなる。この位相ロック
により分周回路11の分周出力周波数が分周回路10の分周
出力中心周波数に等しくなり、受信信号S1の中心周波数
が正規の周波数であれば第2中間周波信号S4の中心周波
数が変化しないように基準周波数信号Fおよび第1局部
発振信号L1の周波数が制御され、また、受信信号S1の中
心周波数変動による第2中間周波信号S4の中心周波数変
化も第1局部発振信号L1と第2中間周波信号S4との周波
数比にほぼ等しいだけ抑圧されることについては「従来
の技術」の項で既に述べたとおりである。
受信断になると受信断信号Dが発生し、制御部1が受
信断直前の誤差電圧Eを出力し続ける、いいかえれば受
信断直前の誤差電圧Eを記憶して出力するので、第1局
部発振信号L1の周波数が受信断直前の周波数に保たれな
がら受信信号S1の次の入力を待受ける。また、誤差電圧
Eが正常な範囲から逸脱すると、制御部1が電圧Vを出
力するので、基準周波数信号Fおよび第1局部発振信号
L1の周波数は標準状態に戻される。
信断直前の誤差電圧Eを出力し続ける、いいかえれば受
信断直前の誤差電圧Eを記憶して出力するので、第1局
部発振信号L1の周波数が受信断直前の周波数に保たれな
がら受信信号S1の次の入力を待受ける。また、誤差電圧
Eが正常な範囲から逸脱すると、制御部1が電圧Vを出
力するので、基準周波数信号Fおよび第1局部発振信号
L1の周波数は標準状態に戻される。
以上説明したように制御部1は、第3図に示す従来の
制御部がもつのと同じ制御機能をもっている。制御部1
における比較回路21、アップダウンカウンタ22、D−A
コンバータ23の組合せは、第3図に示す従来の制御部に
おける記憶回路31の一具体例であると共に、切替器32お
よび条件コンパレータ33の機能も兼ね備えており、制御
部1はこれら切替器32、条件コンパレータ33に相当する
回路を独立にもつ必要がないので、構成が簡単になる。
なお、アップダウンカウンタ22の計数値範囲の設定は、
計数値があらかじめ設定した上限値または下限値に達し
たことを検知する簡単な論理回路を通常のアップダウン
カウンタに付加して容易かつ経済的に実現でき、また、
アップダウンカウンタ22のオーバーフロー,アンダーフ
ローを示す信号が計数値範囲の上限、下限で発生するよ
うにもできる。
制御部がもつのと同じ制御機能をもっている。制御部1
における比較回路21、アップダウンカウンタ22、D−A
コンバータ23の組合せは、第3図に示す従来の制御部に
おける記憶回路31の一具体例であると共に、切替器32お
よび条件コンパレータ33の機能も兼ね備えており、制御
部1はこれら切替器32、条件コンパレータ33に相当する
回路を独立にもつ必要がないので、構成が簡単になる。
なお、アップダウンカウンタ22の計数値範囲の設定は、
計数値があらかじめ設定した上限値または下限値に達し
たことを検知する簡単な論理回路を通常のアップダウン
カウンタに付加して容易かつ経済的に実現でき、また、
アップダウンカウンタ22のオーバーフロー,アンダーフ
ローを示す信号が計数値範囲の上限、下限で発生するよ
うにもできる。
第2図は、本発明の通信装置の第2の実施例を示すブ
ロック図である。
ロック図である。
第2図に示す実施例は、第1図に示す実施例における
制御部1を制御部15で置換えて構成されている。制御部
15は、制御部1から定電圧源24、切替器25を取除き、ア
ップダウンカウンタ22をアップダウンカウンタ26で置換
え、セット値発生回路27を付加して構成されている。
制御部1を制御部15で置換えて構成されている。制御部
15は、制御部1から定電圧源24、切替器25を取除き、ア
ップダウンカウンタ22をアップダウンカウンタ26で置換
え、セット値発生回路27を付加して構成されている。
セット値発生回路27は、あらかじめ定めた値のセット
値をアップダウンカウンタ26へ出力する。アップダウン
カウンタ26は、その計数値Nがアップダウンカウンタ22
におけると同じ計数値範囲内にないとき計数値Nをセッ
ト値発生回路27から入力するセット値にセットする事を
除きアップダウンカウンタ22と同じ動作をする。セット
値発生回路27の出力するセット値にアップダウンカウン
タ26がセットされたときD−Aコンバータ23の変換出力
が第1図における電圧Vに等しくなるようにセット値を
設定する。
値をアップダウンカウンタ26へ出力する。アップダウン
カウンタ26は、その計数値Nがアップダウンカウンタ22
におけると同じ計数値範囲内にないとき計数値Nをセッ
ト値発生回路27から入力するセット値にセットする事を
除きアップダウンカウンタ22と同じ動作をする。セット
値発生回路27の出力するセット値にアップダウンカウン
タ26がセットされたときD−Aコンバータ23の変換出力
が第1図における電圧Vに等しくなるようにセット値を
設定する。
制御部15は、誤差電圧Eが正常な範囲内にあり受信断
信号Dが入力していなければ誤差電圧Eを制御電圧VCと
して出力し、受信断信号Dが入力するとその直前の誤差
電圧Eを記憶して出力し、誤差電圧が正常な範囲内にな
ければ電圧Vを出力するので、その機能は第1図におけ
る制御部1とまったく同じである。セット値発生回路27
は、アップダウンカウンタ26のセット値入力端子と電源
端子、接地端子との接続回路網であり、きわめて単純に
実現できる。制御部15は、第1図における制御部1から
定電圧源24および切替器25をも取除くことができるの
で、制御部1より更に簡単な構成になる。
信号Dが入力していなければ誤差電圧Eを制御電圧VCと
して出力し、受信断信号Dが入力するとその直前の誤差
電圧Eを記憶して出力し、誤差電圧が正常な範囲内にな
ければ電圧Vを出力するので、その機能は第1図におけ
る制御部1とまったく同じである。セット値発生回路27
は、アップダウンカウンタ26のセット値入力端子と電源
端子、接地端子との接続回路網であり、きわめて単純に
実現できる。制御部15は、第1図における制御部1から
定電圧源24および切替器25をも取除くことができるの
で、制御部1より更に簡単な構成になる。
なお、第1図に示す実施例および第2図に示す実施例
において、検波出力S5を低域波器13に入力して誤差電
圧Eを得るようにもできる。この場合、分周回路10,11
ならびに位相比較器12の不要になる。また、基準周波数
信号Fをそのまま第1局部発振信号L1として用いれば、
第1局部発振器3は不要になる。同様に、基準周波数信
号Fをそのまま第2局部発振信号L2として用いれば、第
2局部発振器5は不要になる。基準周波数信号Fまたは
その逓倍信号を第2局部発振信号L2として用いれば、第
2局部発振信号L2の周波数変動による第2中間周波信号
S3,S4の周波数変化も除去される。更に、増幅器7にお
ける帯域制限に不都合がなければ、第2局部発振器5お
よび第2周波数変換器6は不要である。
において、検波出力S5を低域波器13に入力して誤差電
圧Eを得るようにもできる。この場合、分周回路10,11
ならびに位相比較器12の不要になる。また、基準周波数
信号Fをそのまま第1局部発振信号L1として用いれば、
第1局部発振器3は不要になる。同様に、基準周波数信
号Fをそのまま第2局部発振信号L2として用いれば、第
2局部発振器5は不要になる。基準周波数信号Fまたは
その逓倍信号を第2局部発振信号L2として用いれば、第
2局部発振信号L2の周波数変動による第2中間周波信号
S3,S4の周波数変化も除去される。更に、増幅器7にお
ける帯域制限に不都合がなければ、第2局部発振器5お
よび第2周波数変換器6は不要である。
以上、FM波である受信信号S1を受信し送信部14をもつ
場合について本発明の実施例を説明したが、受信信号が
FM波でない場合や送信部をもたず受信専用である場合に
も本発明が適用できることはいうまでもない。
場合について本発明の実施例を説明したが、受信信号が
FM波でない場合や送信部をもたず受信専用である場合に
も本発明が適用できることはいうまでもない。
以上詳細に説明したように本発明の通信装置は、局部
発振信号の周波数を決定する基準周波数信号を発生する
電圧制御発振器を制御して中間周波信号の周波数変化を
無くす制御部を比較回路、アップダウンコンバータ、D
−Aコンバータを用いて構成することにより、制御部が
必要とする誤差電圧の記憶機能および比較機能ならびに
定電圧出力機能を簡単な構成で実現できる効果がある。
発振信号の周波数を決定する基準周波数信号を発生する
電圧制御発振器を制御して中間周波信号の周波数変化を
無くす制御部を比較回路、アップダウンコンバータ、D
−Aコンバータを用いて構成することにより、制御部が
必要とする誤差電圧の記憶機能および比較機能ならびに
定電圧出力機能を簡単な構成で実現できる効果がある。
第1図および第2図は、それぞれ本発明の通信装置の第
1および第2の実施例を示すブロック図、 第3図は、従来の通信装置における制御部の一例を示す
ブロック図である。 1,15……制御部、2……電圧制御発振器、3……第1局
部発振器、4……第1周波数変換器、5……第2局部発
振器、6……第2周波数変換器、7……増幅器、8……
周波数弁別器、9……レベル検出器、10,11……分周回
路、12……位相比較器、13……低域波器、14……送信
部、21……比較回路、22,26……アップダウンカウン
タ、23……D−Aコンバータ、24……定電圧源、25……
切替器、27……セット値発生回路。
1および第2の実施例を示すブロック図、 第3図は、従来の通信装置における制御部の一例を示す
ブロック図である。 1,15……制御部、2……電圧制御発振器、3……第1局
部発振器、4……第1周波数変換器、5……第2局部発
振器、6……第2周波数変換器、7……増幅器、8……
周波数弁別器、9……レベル検出器、10,11……分周回
路、12……位相比較器、13……低域波器、14……送信
部、21……比較回路、22,26……アップダウンカウン
タ、23……D−Aコンバータ、24……定電圧源、25……
切替器、27……セット値発生回路。
Claims (3)
- 【請求項1】局部発振信号の周波数を決定する基準周波
数信号を発生する電圧制御発振器と、搬送波帯の受信信
号および前記局部発振信号を周波数混合し前記受信信号
の周波数と前記局部発振信号の周波数との差周波数の中
間周波信号を出力する周波数変換器と、あらかじめ定め
た周波数に対する前記中間周波信号の周波数誤差または
前記中間周波信号と前記基準周波数信号との周波数比較
結果に応じ誤差電圧を出力する誤差電圧発生手段と、前
記受信信号のレベルがあらかじめ定めたレベルより低下
すると受信断信号を出力する受信レベル検出器と、前記
誤差電圧および前記受信断信号に基づいて前記電圧制御
発振器を制御する制御電圧を発生する制御部とを具備す
る通信装置において、 前記制御部が、D−Aコンバータと、このD−Aコンバ
ータの変換出力と前記誤差電圧との大小を比較する比較
回路と、この比較回路の比較結果に対応して計数値をア
ップダウンしこの計数値を前記D−Aコンバータへ出力
し前記受信断信号が入力すると計数を停止するアップダ
ウンカウンタとを備え、前記計数値があらかじめ定めた
範囲内にあるとき前記D−Aコンバータの前記変換出力
を前記制御電圧として前記電圧制御発振器へ出力し、前
記計数値が前記あらかじめ定めた範囲を超えたときあら
かじめ定めた値の電圧を前記制御電圧として前記電圧制
御発振器へ出力することを特徴とする通信装置。 - 【請求項2】制御部が、あらかじめ定めた値の電圧を発
生する電圧発生器と、アップダウンカウンタの計数値が
あらかじめ定めた範囲内にあるか否かに対応してD−A
コンバータの変換出力または前記電圧発生器の出力する
前記電圧のいずれか一方を選択出力する切替器とを含む
特許請求の範囲第1項記載の通信装置。 - 【請求項3】アップダウンカウンタの計数値があらかじ
め定めた範囲を超えたときこの計数値をあらかじめ定め
た値にセットし、D−Aコンバータの変換出力を制御電
圧とした特許請求の範囲第1項記載の通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62177653A JP2570748B2 (ja) | 1987-07-15 | 1987-07-15 | 通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62177653A JP2570748B2 (ja) | 1987-07-15 | 1987-07-15 | 通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6420732A JPS6420732A (en) | 1989-01-24 |
JP2570748B2 true JP2570748B2 (ja) | 1997-01-16 |
Family
ID=16034751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62177653A Expired - Lifetime JP2570748B2 (ja) | 1987-07-15 | 1987-07-15 | 通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2570748B2 (ja) |
-
1987
- 1987-07-15 JP JP62177653A patent/JP2570748B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6420732A (en) | 1989-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5107522A (en) | Automatic frequency control circuit | |
US5752174A (en) | Radio receiver with automatic adjustment of oscillation frequencies | |
US5289506A (en) | Automatic frequency control circuit | |
US4205272A (en) | Phase-locked loop circuit for use in synthesizer tuner and synthesizer tuner incorporating same | |
US4105946A (en) | Frequency synthesizer with phase locked loop and counter | |
KR920002897B1 (ko) | 수신기용 회로 장치 | |
EP0316878B1 (en) | Pll circuit for generating output signal synchronized with input signal by switching frequency dividing ratio | |
US20050104667A1 (en) | Frequency synthesizer having PLL with an analog phase detector | |
US4163951A (en) | Frequency discriminator producing at least one of two pulse sequences representing in average the result of frequency discrimination | |
JP2570748B2 (ja) | 通信装置 | |
US5900751A (en) | Automatic frequency control circuit with simplified circuit constitution | |
US7050520B2 (en) | PLL (Phase-Locked Loop) circuit | |
JP2909653B2 (ja) | Pll回路 | |
JPH08195691A (ja) | 受信回路 | |
JP2871932B2 (ja) | 周波数安定化回路 | |
JPH0614713B2 (ja) | Afc回路 | |
JPH02111123A (ja) | 可変周波発振器の同期化回路 | |
JPH02242168A (ja) | 周波数範囲検出装置 | |
JP3185909B2 (ja) | Pll回路 | |
JPH07162272A (ja) | 自動周波数制御回路 | |
JPH0936734A (ja) | 警報機能付発振回路 | |
EP0968568B1 (en) | Emulating narrow band phase-locked loop behavior on a wide band phase-locked loop | |
JP3101477B2 (ja) | Pll集積回路 | |
JP3400758B2 (ja) | 外部基準入力周波数自動切換回路 | |
JPS6267917A (ja) | Afc回路 |