JPH0936734A - 警報機能付発振回路 - Google Patents
警報機能付発振回路Info
- Publication number
- JPH0936734A JPH0936734A JP7201363A JP20136395A JPH0936734A JP H0936734 A JPH0936734 A JP H0936734A JP 7201363 A JP7201363 A JP 7201363A JP 20136395 A JP20136395 A JP 20136395A JP H0936734 A JPH0936734 A JP H0936734A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- alarm
- output
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 16
- 230000006870 function Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000005070 sampling Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 ＰＬＬ回路のアンロック状態の検出を行うた
めに、位相比較器の出力をサンプリングしてその位相差
出力を計数したときには、サンプリング期間に相当する
検出時間が必要となり、迅速な検出ができなくなる。 【解決手段】 外部からの周波数設定データ信号に基づ
いて出力周波数が変化されるＰＬＬ構成の発振回路１０
１〜１０７に、周波数設定データ信号に応じた電圧を発
生する手段１０８〜１１０と、この電圧とＰＬＬ回路で
の制御電圧とを比較する手段１１１と、その比較結果に
基づいて警報を発生する手段１１２とを備え、ＰＬＬ回
路の発振周波数を変化したときには、これに伴って比較
対象となる電圧Ｖｒが変化されるため、出力周波数が変
化した場合でも制御電圧Ｖｃを基準となる電圧と比較し
てＰＬＬ回路における異常を検出して警報を迅速に発生
することが可能となる。
めに、位相比較器の出力をサンプリングしてその位相差
出力を計数したときには、サンプリング期間に相当する
検出時間が必要となり、迅速な検出ができなくなる。 【解決手段】 外部からの周波数設定データ信号に基づ
いて出力周波数が変化されるＰＬＬ構成の発振回路１０
１〜１０７に、周波数設定データ信号に応じた電圧を発
生する手段１０８〜１１０と、この電圧とＰＬＬ回路で
の制御電圧とを比較する手段１１１と、その比較結果に
基づいて警報を発生する手段１１２とを備え、ＰＬＬ回
路の発振周波数を変化したときには、これに伴って比較
対象となる電圧Ｖｒが変化されるため、出力周波数が変
化した場合でも制御電圧Ｖｃを基準となる電圧と比較し
てＰＬＬ回路における異常を検出して警報を迅速に発生
することが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は無線周波数を発生す
るための発振回路に関し、特に警報を発生することが可
能な発振回路に関する。
るための発振回路に関し、特に警報を発生することが可
能な発振回路に関する。
【０００２】
【従来の技術】近年ＰＬＬ回路で構成される発振回路が
提供されているが、この発振回路は回路がロック状態の
ときに始めて正しい発振周波数が得られるため、アンロ
ック状態のときにはこれを検出して警報を発生すること
が好ましい。図４は従来のこの種の警報機能を有する発
振回路のブロック図である。この発振回路は、制御電圧
に応じた周波数信号を生成する電圧制御発振器２０１
と、第１の分周数設定データ信号によりこの周波数信号
を分周する第１の可変分周器２０２と、基準信号を生成
する基準発振器２０３と、第２の分周数設定データ信号
によりこの基準信号を分周する第２の可変分周器２０４
と、第１の可変分周器２０２の出力信号の位相と第２の
可変分周器２０４の出力信号の位相を比較して位相差信
号を生成する位相比較器２０５と、この位相比較器２０
５出力の積分値を制御電圧として前記電圧制御発振器２
０１に与えるループフィルタ２０６と、周波数設定デー
タ信号に応じて前記第１及び第２の分周数設定データ信
号を生成する分周数設定回路２０７とでＰＬＬ回路を構
成する。
提供されているが、この発振回路は回路がロック状態の
ときに始めて正しい発振周波数が得られるため、アンロ
ック状態のときにはこれを検出して警報を発生すること
が好ましい。図４は従来のこの種の警報機能を有する発
振回路のブロック図である。この発振回路は、制御電圧
に応じた周波数信号を生成する電圧制御発振器２０１
と、第１の分周数設定データ信号によりこの周波数信号
を分周する第１の可変分周器２０２と、基準信号を生成
する基準発振器２０３と、第２の分周数設定データ信号
によりこの基準信号を分周する第２の可変分周器２０４
と、第１の可変分周器２０２の出力信号の位相と第２の
可変分周器２０４の出力信号の位相を比較して位相差信
号を生成する位相比較器２０５と、この位相比較器２０
５出力の積分値を制御電圧として前記電圧制御発振器２
０１に与えるループフィルタ２０６と、周波数設定デー
タ信号に応じて前記第１及び第２の分周数設定データ信
号を生成する分周数設定回路２０７とでＰＬＬ回路を構
成する。
【０００３】そして、予め設定された基準電圧に対して
前記ループフィルタ２０６から出力される制御電圧を比
較する比較器２０８を設け、この比較器２０８において
制御電圧が所定の範囲内か否かを検出し、その比較出力
が範囲外であるときに警報回路２０９を駆動して警報を
発生する構成がとられている。
前記ループフィルタ２０６から出力される制御電圧を比
較する比較器２０８を設け、この比較器２０８において
制御電圧が所定の範囲内か否かを検出し、その比較出力
が範囲外であるときに警報回路２０９を駆動して警報を
発生する構成がとられている。
【０００４】このような従来の発振回路では、ＰＬＬ回
路において周波数設定データ信号により出力周波数を変
化した場合には、これに伴ってループフィルタ２０６か
ら出力される制御電圧が変化されるが、一方ではこの制
御電圧との比較を行う基準電圧は固定であるため、結果
として両電圧を比較する意味がなくなり、警報発生点が
ずれてしまい、正しく警報を発生させることはできなく
なる。
路において周波数設定データ信号により出力周波数を変
化した場合には、これに伴ってループフィルタ２０６か
ら出力される制御電圧が変化されるが、一方ではこの制
御電圧との比較を行う基準電圧は固定であるため、結果
として両電圧を比較する意味がなくなり、警報発生点が
ずれてしまい、正しく警報を発生させることはできなく
なる。
【０００５】このため、特開平４−３０１９２５号公報
では、位相比較器からの位相差信号を所定の時間サンプ
リングし、そのサンプリング期間内に計数される位相差
信号の計数値に基づいてアンロック状態を検出し、警報
を発生させる構成が採用されている。この構成では、出
力周波数の変化によってループフィルタからの制御電圧
が変化されることにかかわらず、アンロック状態を検出
することができる。
では、位相比較器からの位相差信号を所定の時間サンプ
リングし、そのサンプリング期間内に計数される位相差
信号の計数値に基づいてアンロック状態を検出し、警報
を発生させる構成が採用されている。この構成では、出
力周波数の変化によってループフィルタからの制御電圧
が変化されることにかかわらず、アンロック状態を検出
することができる。
【０００６】
【発明が解決しようとする課題】しかしながら、この公
報に記載の構成ではアンロックの検出を行うためにはサ
ンプリング期間に相当する検出時間が必要とされるため
に、迅速な検出ができず、サンプリング期間の間、アン
ロック状態でも警報が発生されないという問題がある。
本発明は、出力周波数を変化した場合でも発振回路のア
ンロック状態を瞬時に検出して警報を発生することを可
能にした発振回路を提供することを目的とする。
報に記載の構成ではアンロックの検出を行うためにはサ
ンプリング期間に相当する検出時間が必要とされるため
に、迅速な検出ができず、サンプリング期間の間、アン
ロック状態でも警報が発生されないという問題がある。
本発明は、出力周波数を変化した場合でも発振回路のア
ンロック状態を瞬時に検出して警報を発生することを可
能にした発振回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の発振回路は、外
部からの周波数設定データ信号に基づいて出力周波数が
変化されるＰＬＬ構成の発振回路において、周波数設定
データ信号に応じた電圧を発生する手段と、この電圧と
ＰＬＬ回路での制御電圧とを比較する手段と、その比較
結果に基づいて警報を発生する手段とを備えることを特
徴とする。ここで、周波数設定データ信号に応じた電圧
を発生する手段は、周波数特性に対応する制御電圧をデ
ィジタル値として記憶したメモリ回路と、このメモリ回
路から前記周波数設定データ信号に対応する制御電圧を
出力するメモリ制御回路と、前記メモリ回路の出力をア
ナログ電圧に変換するためのＤ／Ａ変換器とで構成され
る。
部からの周波数設定データ信号に基づいて出力周波数が
変化されるＰＬＬ構成の発振回路において、周波数設定
データ信号に応じた電圧を発生する手段と、この電圧と
ＰＬＬ回路での制御電圧とを比較する手段と、その比較
結果に基づいて警報を発生する手段とを備えることを特
徴とする。ここで、周波数設定データ信号に応じた電圧
を発生する手段は、周波数特性に対応する制御電圧をデ
ィジタル値として記憶したメモリ回路と、このメモリ回
路から前記周波数設定データ信号に対応する制御電圧を
出力するメモリ制御回路と、前記メモリ回路の出力をア
ナログ電圧に変換するためのＤ／Ａ変換器とで構成され
る。
【０００８】また、本発明の発振回路は、外部からの周
波数設定データ信号に基づいて出力周波数が変化される
ＰＬＬ構成の発振回路において、ＰＬＬ回路での制御電
圧を対応するディジタル値に変換するＡ／Ｄ変換器と、
周波数設定データ信号に応じたディジタル値を発生する
手段と、この発生されたディジタル値と前記Ａ／Ｄ変換
器から出力されるディジタル値とを比較する手段と、そ
の比較結果に基づいて警報を発生する手段とを備えるこ
とを特徴とする。
波数設定データ信号に基づいて出力周波数が変化される
ＰＬＬ構成の発振回路において、ＰＬＬ回路での制御電
圧を対応するディジタル値に変換するＡ／Ｄ変換器と、
周波数設定データ信号に応じたディジタル値を発生する
手段と、この発生されたディジタル値と前記Ａ／Ｄ変換
器から出力されるディジタル値とを比較する手段と、そ
の比較結果に基づいて警報を発生する手段とを備えるこ
とを特徴とする。
【０００９】
【発明の実施の形態】次に、本発明の実施の形態の一例
について図面を参照して説明する。図１は本実施形態の
ブロック図である。同図において、１０１は電圧制御発
振器、１０２はこの電圧制御発振器１０１の出力周波数
を分周する第１の可変分周器、１０３は基準発振器、１
０４はこの基準発振器１０３の出力周波数を分周する第
２の可変分周器、１０５は位相比較器、１０６はループ
フィルタであり、これらでＰＬＬ回路を構成している。
前記第１及び第２の各可変分周器１０２，１０４の分周
数は外部から入力される周波数設定データ信号に応じて
分周数設定回路１０７により制御される。
について図面を参照して説明する。図１は本実施形態の
ブロック図である。同図において、１０１は電圧制御発
振器、１０２はこの電圧制御発振器１０１の出力周波数
を分周する第１の可変分周器、１０３は基準発振器、１
０４はこの基準発振器１０３の出力周波数を分周する第
２の可変分周器、１０５は位相比較器、１０６はループ
フィルタであり、これらでＰＬＬ回路を構成している。
前記第１及び第２の各可変分周器１０２，１０４の分周
数は外部から入力される周波数設定データ信号に応じて
分周数設定回路１０７により制御される。
【００１０】また、これとは別に、図２に示されるよう
な電圧制御発振器の制御電圧対周波数特性をディジタル
化したデータが記憶されているメモリ回路１０８が設け
られ、このメモリ回路１０８には外部より入力される前
記周波数設定データ信号に応じたデータを出力するよう
にメモリ制御回路１０９により制御されている。Ｄ／Ａ
変換器１１０はメモリ回路１０８り出力されたデータを
アナログ電圧に変換するための回路である。そして、前
記ループフィルタ１０６の出力電圧、つまり前記電圧制
御発振器１０１の制御電圧と、前記Ｄ／Ａ変換器１１０
の出力電圧を比較する比較器１１１が設けられ、さらに
この比較器１１１の出力に応じて警報を出力する警報回
路１１２が設けられている。この比較器１１１は前記し
た２つの出力電圧を比較し、制御電圧が所定の範囲内に
あるか否かを検出し、範囲内には存在しない場合に警報
回路１１２から警報を出力するように構成される。
な電圧制御発振器の制御電圧対周波数特性をディジタル
化したデータが記憶されているメモリ回路１０８が設け
られ、このメモリ回路１０８には外部より入力される前
記周波数設定データ信号に応じたデータを出力するよう
にメモリ制御回路１０９により制御されている。Ｄ／Ａ
変換器１１０はメモリ回路１０８り出力されたデータを
アナログ電圧に変換するための回路である。そして、前
記ループフィルタ１０６の出力電圧、つまり前記電圧制
御発振器１０１の制御電圧と、前記Ｄ／Ａ変換器１１０
の出力電圧を比較する比較器１１１が設けられ、さらに
この比較器１１１の出力に応じて警報を出力する警報回
路１１２が設けられている。この比較器１１１は前記し
た２つの出力電圧を比較し、制御電圧が所定の範囲内に
あるか否かを検出し、範囲内には存在しない場合に警報
回路１１２から警報を出力するように構成される。
【００１１】この発振回路によれば、外部からの周波数
設定データ信号に基づいて第１及び第２の各可変分周器
１０２，１０４における分周数が設定され、この分周数
で分周された電圧制御発振器１０１と基準発振器１０３
の各出力周波数信号の位相を比較し、その比較出力をル
ープフィルタ１０６により電圧制御発振器１０１の制御
電圧ＶｃとしてＰＬＬ回路を構成し、電圧制御発振器１
０１から発振信号を出力することはこれまでの発振回路
と同じである。
設定データ信号に基づいて第１及び第２の各可変分周器
１０２，１０４における分周数が設定され、この分周数
で分周された電圧制御発振器１０１と基準発振器１０３
の各出力周波数信号の位相を比較し、その比較出力をル
ープフィルタ１０６により電圧制御発振器１０１の制御
電圧ＶｃとしてＰＬＬ回路を構成し、電圧制御発振器１
０１から発振信号を出力することはこれまでの発振回路
と同じである。
【００１２】これに加えて、外部からの周波数設定デー
タ信号によりメモリ制御回路１０８は周波数に対応する
制御電圧データをメモリ回路１０８から読み出し、Ｄ／
Ａ変換器１１０で比較制御電圧Ｖｒに変換した上で比較
器１１１に出力する。比較器１１１は、ループフィルタ
１０６からの制御電圧Ｖｃと、Ｄ／Ａ変換器１１０から
の比較制御電圧Ｖｒとを比較するが、ＰＬＬ回路が正常
に動作している場合には両制御電圧Ｖｃ，Ｖｒは等しく
なるため、比較器１１１からは差信号が出力されず、し
たがって警報回路１１２から警報が出力されることはな
い。
タ信号によりメモリ制御回路１０８は周波数に対応する
制御電圧データをメモリ回路１０８から読み出し、Ｄ／
Ａ変換器１１０で比較制御電圧Ｖｒに変換した上で比較
器１１１に出力する。比較器１１１は、ループフィルタ
１０６からの制御電圧Ｖｃと、Ｄ／Ａ変換器１１０から
の比較制御電圧Ｖｒとを比較するが、ＰＬＬ回路が正常
に動作している場合には両制御電圧Ｖｃ，Ｖｒは等しく
なるため、比較器１１１からは差信号が出力されず、し
たがって警報回路１１２から警報が出力されることはな
い。
【００１３】一方、ＰＬＬ回路に異常が存在している
と、ループフィルタ１０６からの制御電圧Ｖｃが設定電
圧とは異なる値となるため、比較器１１１においてはＤ
／Ａ変換器１１０からの比較制御電圧Ｖｒとの差信号が
出力される。これにより、警報回路１１２から警報が出
力され、ＰＬＬ回路に異常が生じていることを報知する
ことになる。
と、ループフィルタ１０６からの制御電圧Ｖｃが設定電
圧とは異なる値となるため、比較器１１１においてはＤ
／Ａ変換器１１０からの比較制御電圧Ｖｒとの差信号が
出力される。これにより、警報回路１１２から警報が出
力され、ＰＬＬ回路に異常が生じていることを報知する
ことになる。
【００１４】このように、図１の発振回路では、周波数
設定データ信号に基づいて発振回路の出力周波数を変化
したときには、これに伴ってメモリ回路１０８から出力
されるデータ値が変化され、これによりＤ／Ａ変換器１
１０からの電圧も変化される。したがって、比較器１１
１においては、出力周波数の変化にかかわらず常に制御
電圧をその出力周波数に対応した電圧と比較することに
なり、出力周波数の変化によらず、発振回路の異常に伴
う警報を発生することが可能となる。また、この場合、
制御電圧が変動したときには直ちに警報が発生されるた
め、サンプリング回路を用いた場合のような警報の遅れ
が生じることもない。
設定データ信号に基づいて発振回路の出力周波数を変化
したときには、これに伴ってメモリ回路１０８から出力
されるデータ値が変化され、これによりＤ／Ａ変換器１
１０からの電圧も変化される。したがって、比較器１１
１においては、出力周波数の変化にかかわらず常に制御
電圧をその出力周波数に対応した電圧と比較することに
なり、出力周波数の変化によらず、発振回路の異常に伴
う警報を発生することが可能となる。また、この場合、
制御電圧が変動したときには直ちに警報が発生されるた
め、サンプリング回路を用いた場合のような警報の遅れ
が生じることもない。
【００１５】図３は本発明の他の実施形態のブロック図
であり、図１と同一部分には同一符号を付してその説明
は省略する。ここでは、ループフィルタ１０６の出力側
にＡ／Ｄ変換器１１３を接続してループフィルタ１０６
から出力される制御電圧をディジタル値に変換する。そ
して、このディジタル値をメモリ回路１０８から出力さ
れるディジタル値と比較器１１４において比較し、両者
の一致、不一致を検出することで警報回路１１２から警
報を発生するように構成したものである。
であり、図１と同一部分には同一符号を付してその説明
は省略する。ここでは、ループフィルタ１０６の出力側
にＡ／Ｄ変換器１１３を接続してループフィルタ１０６
から出力される制御電圧をディジタル値に変換する。そ
して、このディジタル値をメモリ回路１０８から出力さ
れるディジタル値と比較器１１４において比較し、両者
の一致、不一致を検出することで警報回路１１２から警
報を発生するように構成したものである。
【００１６】この実施形態では、比較器１１４での比較
がディジタル値の一致、不一致をみればよいため、図１
の回路のようなアナログ値の大小比較に比べれば比較動
作をより高速に行うことができ、さらに迅速な警報を発
生させることができる点で有利となる。
がディジタル値の一致、不一致をみればよいため、図１
の回路のようなアナログ値の大小比較に比べれば比較動
作をより高速に行うことができ、さらに迅速な警報を発
生させることができる点で有利となる。
【００１７】なお、前記各実施形態における、第１の可
変分周器と第２の可変分周器は、いずれか一方が固定分
周器であってもよく、或いはいずれか一方の可変分周器
のみが存在する構成であってもよい。
変分周器と第２の可変分周器は、いずれか一方が固定分
周器であってもよく、或いはいずれか一方の可変分周器
のみが存在する構成であってもよい。
【００１８】
【発明の効果】以上説明したように本発明は、外部から
の周波数設定データ信号に基づいて出力周波数が変化さ
れるＰＬＬ構成の発振回路に、周波数設定データ信号に
応じた電圧を発生する手段と、この電圧とＰＬＬ回路で
の制御電圧とを比較する手段と、その比較結果に基づい
て警報を発生する手段とを備えているので、ＰＬＬ回路
の発振周波数を変化したときには、これに伴って比較さ
れる電圧が変化されるため、出力周波数が変化した場合
でも制御電圧を基準となる電圧と比較してＰＬＬ回路に
おける異常を検出して警報を迅速に発生することができ
る効果がある。
の周波数設定データ信号に基づいて出力周波数が変化さ
れるＰＬＬ構成の発振回路に、周波数設定データ信号に
応じた電圧を発生する手段と、この電圧とＰＬＬ回路で
の制御電圧とを比較する手段と、その比較結果に基づい
て警報を発生する手段とを備えているので、ＰＬＬ回路
の発振周波数を変化したときには、これに伴って比較さ
れる電圧が変化されるため、出力周波数が変化した場合
でも制御電圧を基準となる電圧と比較してＰＬＬ回路に
おける異常を検出して警報を迅速に発生することができ
る効果がある。
【図１】本発明の実施形態の一例のブロック回路図であ
る。
る。
【図２】メモリ回路に記憶されているデータの関係を示
す図である。
す図である。
【図３】本発明の実施形態の他の例のブロック回路図で
ある。
ある。
【図４】従来の警報機能付発振回路の一例のブロック回
路図である。
路図である。
１０１ 電圧制御発振器 １０２ 第１の可変分周器 １０３ 基準発振器 １０４ 第２の可変分周器 １０５ 位相比較器 １０６ ループフィルタ １０７ 分周数設定回路 １０８ メモリ回路 １０９ メモリ制御回路 １１０ Ｄ／Ａ変換器 １１１ 比較器 １１２ 警報回路 １１３ Ａ／Ｄ変換器 １１４ 比較器
Claims (5)
- 【請求項１】 基準発振器と、電圧制御発振器と、外部
からの周波数設定データ信号に基づいて前記基準発振器
および電圧制御発振器の少なくとも一方の出力周波数を
可変的に分周する可変分周器と、分周され或いは分周さ
れない前記基準発振器と電圧制御発振器の各出力周波数
の位相を比較する位相比較器と、この位相比較器の出力
に基づいて前記電圧制御発振器の制御電圧を出力するル
ープフィルタとを備える発振回路において、前記周波数
設定データ信号に応じた電圧を発生する手段と、この電
圧と前記制御電圧とを比較する手段と、その比較結果に
基づいて警報を発生する手段とを備えることを特徴とす
る警報機能付発振回路。 - 【請求項２】 周波数設定データ信号に応じた電圧を発
生する手段は、周波数特性に対応する制御電圧をディジ
タル値として記憶したメモリ回路と、このメモリ回路か
ら前記周波数設定データ信号に対応する制御電圧を出力
するメモリ制御回路と、前記メモリ回路の出力をアナロ
グ電圧に変換するためのＤ／Ａ変換器とで構成される請
求項１の警報機能付発振回路。 - 【請求項３】 警報発生手段は、比較手段におけるＤ／
Ａ変換器からの出力電圧と、ループフィルタからの制御
電圧とが所定値以上の差が生じているときに警報を発生
する請求項１または２の警報機能付発振回路。 - 【請求項４】 基準発振器と、電圧制御発振器と、外部
からの周波数設定データ信号に基づいて前記基準発振器
および電圧制御発振器の少なくとも一方の出力周波数を
可変的に分周する可変分周器と、分周され或いは分周さ
れない前記基準発振器と電圧制御発振器の各出力周波数
の位相を比較する位相比較器と、この位相比較器の出力
に基づいて前記電圧制御発振器の制御電圧を出力するル
ープフィルタとを備える発振回路において、前記制御電
圧を対応するディジタル値に変換するＡ／Ｄ変換器と、
前記周波数設定データ信号に応じたディジタル値を発生
する手段と、この発生されたディジタル値と前記Ａ／Ｄ
変換器から出力されるディジタル値とを比較する手段
と、その比較結果に基づいて警報を発生する手段とを備
えることを特徴とする警報機能付発振回路。 - 【請求項５】 警報手段は、比較手段において両ディジ
タル値が不一致のときに警報を発生する請求項４の警報
機能付発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7201363A JPH0936734A (ja) | 1995-07-15 | 1995-07-15 | 警報機能付発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7201363A JPH0936734A (ja) | 1995-07-15 | 1995-07-15 | 警報機能付発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0936734A true JPH0936734A (ja) | 1997-02-07 |
Family
ID=16439820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7201363A Pending JPH0936734A (ja) | 1995-07-15 | 1995-07-15 | 警報機能付発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0936734A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101033026B1 (ko) * | 2008-07-28 | 2011-05-09 | 주식회사 브로던 | 단일 알람 기능을 구현한 국부 발진기 |
| JP2013143869A (ja) * | 2012-01-11 | 2013-07-22 | Ricoh Co Ltd | 集積回路、帯電用高圧ａｃ電源装置および画像形成装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01293009A (ja) * | 1988-05-20 | 1989-11-27 | Fujitsu Ltd | 同期外れ検出回路 |
| JPH02272911A (ja) * | 1989-04-14 | 1990-11-07 | Hitachi Ltd | 同期検出回路 |
-
1995
- 1995-07-15 JP JP7201363A patent/JPH0936734A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01293009A (ja) * | 1988-05-20 | 1989-11-27 | Fujitsu Ltd | 同期外れ検出回路 |
| JPH02272911A (ja) * | 1989-04-14 | 1990-11-07 | Hitachi Ltd | 同期検出回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101033026B1 (ko) * | 2008-07-28 | 2011-05-09 | 주식회사 브로던 | 단일 알람 기능을 구현한 국부 발진기 |
| JP2013143869A (ja) * | 2012-01-11 | 2013-07-22 | Ricoh Co Ltd | 集積回路、帯電用高圧ａｃ電源装置および画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4806878A (en) | Phase comparator lock detect circuit and a synthesizer using same | |
| US5661440A (en) | PLL frequency synthesizer employing plural control frequencies to minimize overshoot | |
| US4205272A (en) | Phase-locked loop circuit for use in synthesizer tuner and synthesizer tuner incorporating same | |
| US20030011437A1 (en) | Phase locked loop circuit | |
| EP0483260B1 (en) | Phase detector | |
| US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
| JP3080007B2 (ja) | Ｐｌｌ回路 | |
| JPH0936734A (ja) | 警報機能付発振回路 | |
| US6369625B1 (en) | Phase locked loop circuit | |
| JP2877185B2 (ja) | クロック発生器 | |
| US6559725B1 (en) | Phase noise reduction system for frequency synthesizer and method thereof | |
| KR960009972B1 (ko) | Pll회로 | |
| JPH08148998A (ja) | Ｐｌｌ回路 | |
| KR200157538Y1 (ko) | 무조정 전압제어발진기를 가진 위상제어루프회로 | |
| JP2002314413A (ja) | 位相同期ループ回路 | |
| JP3042009B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| KR0141689B1 (ko) | 고속 pll 주파수 합성회로 | |
| JP2569508B2 (ja) | Ｐｌｌ回路 | |
| JP2570748B2 (ja) | 通信装置 | |
| JPS6177428A (ja) | サンプルクロツク信号発生器 | |
| KR100346725B1 (ko) | 위상동기루우프회로 | |
| JPH05315950A (ja) | Ｐｌｌ回路 | |
| JPS6320917A (ja) | 位相比較器 | |
| JPH0786931A (ja) | 周波数シンセサイザ | |
| JPH08125529A (ja) | Ｐｌｌ回路 |