JP3042009B2 - Ｐｌｌ周波数シンセサイザ - Google Patents
Ｐｌｌ周波数シンセサイザInfo
- Publication number
- JP3042009B2 JP3042009B2 JP3106339A JP10633991A JP3042009B2 JP 3042009 B2 JP3042009 B2 JP 3042009B2 JP 3106339 A JP3106339 A JP 3106339A JP 10633991 A JP10633991 A JP 10633991A JP 3042009 B2 JP3042009 B2 JP 3042009B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- phase difference
- voltage
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＰＬＬ周波数シンセサ
イザに用いられるアンロックアラーム検出回路に関す
る。
イザに用いられるアンロックアラーム検出回路に関す
る。
【０００２】
【従来の技術】従来のこの種のアンロックアラーム検出
回路の一例を図２に示す。図２に示すように、電圧制御
発振器１の出力である周波数信号２は可変分周器４に入
力される。可変分周器４は分周数データ信号３で示され
る分周数に設定される。この可変分周器４から出力され
る比較信号５および基準発振器６から出力される基準信
号７は位相比較器８に入力されて位相が比較される。そ
の結果、位相比較器８からは両信号の位相を一致させる
ための制御電圧９が出力され、ローパスフィルタ10を介
して電圧制御発振器１に供給され、ＰＬＬ周波数シンセ
サイザが形成されている。このようなＰＬＬ周波数シン
セサイザは、通常ループがロックしているか否かを検出
するために次のようなアラーム検出回路を有する。位相
比較器８からは制御電圧９のほかに、比較信号５と基準
信号７との位相差の幅のパルス信号を含む位相差信号11
が出力される (図３参照）。位相差信号11は例えば図４
に示すようなパルス検出回路17に入力される。このパル
ス検出回路17の出力 (アラーム出力18) は、位相差信号
11にパルスのない場合にはある時定数を持ってハイレベ
ルとなり、パルスの検出された場合にはすばやくローレ
ベルになるようになっている (図３参照) 。すなわち、
アラーム出力18がローレベルでアンロックアラームと判
定される。パルス検出回路17にある時定数を持たせてい
るのは、アラームが短周期で変化して正確なアラーム検
出ができなくなるのを防ぐためである。
回路の一例を図２に示す。図２に示すように、電圧制御
発振器１の出力である周波数信号２は可変分周器４に入
力される。可変分周器４は分周数データ信号３で示され
る分周数に設定される。この可変分周器４から出力され
る比較信号５および基準発振器６から出力される基準信
号７は位相比較器８に入力されて位相が比較される。そ
の結果、位相比較器８からは両信号の位相を一致させる
ための制御電圧９が出力され、ローパスフィルタ10を介
して電圧制御発振器１に供給され、ＰＬＬ周波数シンセ
サイザが形成されている。このようなＰＬＬ周波数シン
セサイザは、通常ループがロックしているか否かを検出
するために次のようなアラーム検出回路を有する。位相
比較器８からは制御電圧９のほかに、比較信号５と基準
信号７との位相差の幅のパルス信号を含む位相差信号11
が出力される (図３参照）。位相差信号11は例えば図４
に示すようなパルス検出回路17に入力される。このパル
ス検出回路17の出力 (アラーム出力18) は、位相差信号
11にパルスのない場合にはある時定数を持ってハイレベ
ルとなり、パルスの検出された場合にはすばやくローレ
ベルになるようになっている (図３参照) 。すなわち、
アラーム出力18がローレベルでアンロックアラームと判
定される。パルス検出回路17にある時定数を持たせてい
るのは、アラームが短周期で変化して正確なアラーム検
出ができなくなるのを防ぐためである。
【０００３】
【発明が解決しようとする課題】このような従来のアン
ロックアラーム検出回路では、アラーム検出をするのに
時定数を必要とするので、出力周波数を高速に切り換え
て使用する場合に (周波数ホッピングを行う場合に）ア
ラーム検出が追いつかず、シンセサイザが正常に動作し
ているか否かをアラームで判断することができない欠点
があった。
ロックアラーム検出回路では、アラーム検出をするのに
時定数を必要とするので、出力周波数を高速に切り換え
て使用する場合に (周波数ホッピングを行う場合に）ア
ラーム検出が追いつかず、シンセサイザが正常に動作し
ているか否かをアラームで判断することができない欠点
があった。
【０００４】本発明は、このような欠点を除去するもの
で、周波数を高速に切り換えて使用する場合でもＰＬＬ
周波数シンセサイザの異常検出が行えるアンロックアラ
ーム検出回路を備えたＰＬＬ周波数シンセサイザ提供す
ることを目的とする。
で、周波数を高速に切り換えて使用する場合でもＰＬＬ
周波数シンセサイザの異常検出が行えるアンロックアラ
ーム検出回路を備えたＰＬＬ周波数シンセサイザ提供す
ることを目的とする。
【０００５】本発明は、制御電圧に応じた周波数信号を
生成する電圧制御発振器と、分周数データ信号に応じて
この周波数信号を分周して比較信号を生成する可変分周
器と、基準周波数信号を生成する基準発振器と、この基
準周波数信号の位相と上記可変分周器の生成する比較信
号の位相とを比較して制御電圧にかかわる電圧およびこ
の比較信号とこの基準周波数信号との位相差に相当する
パルス信号を含む位相差信号を生成する位相比較器と、
この制御電圧にかかわる電圧を積分した値を制御電圧と
して上記電圧制御発振器１に与えるローパスフィルタと
を備えたＰＬＬ周波数シンセサイザにおいて、上記位相
比較器で生成された位相差信号と上記基準発振器が生成
した基準周波数信号より充分に周波数の高いサンプリン
グクロック信号と周波数シンセサイザの周波数固定期間
を示すサンプリング期間信号とを入力とし、このサンプ
リング期間信号が示す周波数固定期間中にこのサンプリ
ングクロック信号によってこの位相差信号上のパルス信
号がサンプリングされた回数を示すパルス検出回数信号
を出力するサンプリング回路と、このパルス検出回数が
所定数以上であるか否かを検出するアラーム判定回路と
を備えたことを特徴とする。
生成する電圧制御発振器と、分周数データ信号に応じて
この周波数信号を分周して比較信号を生成する可変分周
器と、基準周波数信号を生成する基準発振器と、この基
準周波数信号の位相と上記可変分周器の生成する比較信
号の位相とを比較して制御電圧にかかわる電圧およびこ
の比較信号とこの基準周波数信号との位相差に相当する
パルス信号を含む位相差信号を生成する位相比較器と、
この制御電圧にかかわる電圧を積分した値を制御電圧と
して上記電圧制御発振器１に与えるローパスフィルタと
を備えたＰＬＬ周波数シンセサイザにおいて、上記位相
比較器で生成された位相差信号と上記基準発振器が生成
した基準周波数信号より充分に周波数の高いサンプリン
グクロック信号と周波数シンセサイザの周波数固定期間
を示すサンプリング期間信号とを入力とし、このサンプ
リング期間信号が示す周波数固定期間中にこのサンプリ
ングクロック信号によってこの位相差信号上のパルス信
号がサンプリングされた回数を示すパルス検出回数信号
を出力するサンプリング回路と、このパルス検出回数が
所定数以上であるか否かを検出するアラーム判定回路と
を備えたことを特徴とする。
【０００６】
【作用】ＰＬＬ周波数シンセサイザの位相比較器８の出
力である位相差信号11上のパルス信号をサンプリング回
路13でサンプリング期間信号12で示される周波数固定期
間中にサンプリングを行い、サンプリングされた回数が
所定回数を超えるとＰＬＬ周波数シンセサイザはアンロ
ック状態であると見なしてアラーム出力する。
力である位相差信号11上のパルス信号をサンプリング回
路13でサンプリング期間信号12で示される周波数固定期
間中にサンプリングを行い、サンプリングされた回数が
所定回数を超えるとＰＬＬ周波数シンセサイザはアンロ
ック状態であると見なしてアラーム出力する。
【０００７】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１は本発明のアンロックアラーム検出
回路のブロック図である。図１に示すように、電圧制御
発振器１、可変分周器４、基準発振器６、位相比較器８
およびローパスフィルタ10によりＰＬＬ周波数シンセサ
イザが形成されている。
して説明する。図１は本発明のアンロックアラーム検出
回路のブロック図である。図１に示すように、電圧制御
発振器１、可変分周器４、基準発振器６、位相比較器８
およびローパスフィルタ10によりＰＬＬ周波数シンセサ
イザが形成されている。
【０００８】すなわち、この実施例は、図１に示すよう
に、制御電圧９に応じた周波数信号２を生成する電圧制
御発振器１と、分周数データ信号３に応じてこの周波数
信号２を分周して比較信号５を生成する可変分周器４
と、基準周波数信号を生成する基準発振器６と、この基
準周波数信号の位相と可変分周器４の生成する比較信号
の位相とを比較して制御電圧９にかかわる電圧およびこ
の比較信号５とこの基準周波数信号との位相差に相当す
るパルス信号を含む位相差信号を生成する位相比較器８
と、この制御電圧９にかかわる電圧を積分した値を制御
電圧９として電圧制御発振器１に与えるローパスフィル
タ10とを備え、さらに、本発明の特徴とする手段とし
て、位相比較器８で生成された位相差信号と基準発振器
６が生成した基準周波数信号より充分に周波数の高いサ
ンプリングクロック信号14とサンプリング期間信号12と
を入力とし、このサンプリング期間信号12が示すサンプ
リング期間中にこのサンプリングクロック信号14によっ
て位相差信号11上のパルス信号がサンプリングされた回
数を示すパルス検出回数信号15を出力するサンプリング
回路13と、このパルス検出回数が所定数以上であるか否
かを検出するアラーム判定回路16とを備える。
に、制御電圧９に応じた周波数信号２を生成する電圧制
御発振器１と、分周数データ信号３に応じてこの周波数
信号２を分周して比較信号５を生成する可変分周器４
と、基準周波数信号を生成する基準発振器６と、この基
準周波数信号の位相と可変分周器４の生成する比較信号
の位相とを比較して制御電圧９にかかわる電圧およびこ
の比較信号５とこの基準周波数信号との位相差に相当す
るパルス信号を含む位相差信号を生成する位相比較器８
と、この制御電圧９にかかわる電圧を積分した値を制御
電圧９として電圧制御発振器１に与えるローパスフィル
タ10とを備え、さらに、本発明の特徴とする手段とし
て、位相比較器８で生成された位相差信号と基準発振器
６が生成した基準周波数信号より充分に周波数の高いサ
ンプリングクロック信号14とサンプリング期間信号12と
を入力とし、このサンプリング期間信号12が示すサンプ
リング期間中にこのサンプリングクロック信号14によっ
て位相差信号11上のパルス信号がサンプリングされた回
数を示すパルス検出回数信号15を出力するサンプリング
回路13と、このパルス検出回数が所定数以上であるか否
かを検出するアラーム判定回路16とを備える。
【０００９】次に、この実施例の動作を説明する。比較
信号５と基準信号７は位相比較器８に入力され、両信号
の位相差の幅のパルス信号を含む位相差信号11が出力さ
れる。一方、周波数シンセサイザの出力周波数を高速に
切り替えて使用する、いわゆる周波数ホッピングを行う
場合などには、周波数シンセサイザは図５の斜線部に示
すような周波数固定期間と周波数切り替え期間の２つを
交互に繰り返すことになる。このときにサンプリング回
路13では、サンプリング期間信号12で示される周波数固
定期間中、サンプリングクロック信号14によって位相差
信号11をサンプリングし、位相差信号11上のパルス信号
をサンプリングした回数を示すパルス検出回数信号15を
出力する。このパルス検出回数信号15はアラーム判定回
路16に入力され、パルス検出回数がある所定回数を越え
る場合に周波数シンセサイザがアンロック状態にあると
見なし、アラームが出力される。
信号５と基準信号７は位相比較器８に入力され、両信号
の位相差の幅のパルス信号を含む位相差信号11が出力さ
れる。一方、周波数シンセサイザの出力周波数を高速に
切り替えて使用する、いわゆる周波数ホッピングを行う
場合などには、周波数シンセサイザは図５の斜線部に示
すような周波数固定期間と周波数切り替え期間の２つを
交互に繰り返すことになる。このときにサンプリング回
路13では、サンプリング期間信号12で示される周波数固
定期間中、サンプリングクロック信号14によって位相差
信号11をサンプリングし、位相差信号11上のパルス信号
をサンプリングした回数を示すパルス検出回数信号15を
出力する。このパルス検出回数信号15はアラーム判定回
路16に入力され、パルス検出回数がある所定回数を越え
る場合に周波数シンセサイザがアンロック状態にあると
見なし、アラームが出力される。
【００１０】
【発明の効果】本発明は、以上説明したように、位相比
較をすることによって検出される位相差信号をサンプリ
ングし、位相差を示すパルス信号がサンプリングされた
回数を任意に設定された回数と比較してアラーム検出を
行うので、周波数を高速に切り換えて使用する場合にも
周波数シンセサイザの異常を検出できる効果がある。
較をすることによって検出される位相差信号をサンプリ
ングし、位相差を示すパルス信号がサンプリングされた
回数を任意に設定された回数と比較してアラーム検出を
行うので、周波数を高速に切り換えて使用する場合にも
周波数シンセサイザの異常を検出できる効果がある。
【図１】 本発明実施例の構成を示すブロック構成図。
【図２】 従来例の構成を示すブロック構成図。
【図３】 従来例の動作を示すタイミング図。
【図４】 図２のパルス検出回路の構成を示す接続図。
【図５】 サンプリング期間信号の波形を示す図。
１ 電圧制御発振器 ２ 周波数信号 ３ 分周数データ信号 ４ 可変分周器 ５ 比較信号 ６ 基準発振器 ７ 基準信号 ８ 位相比較器 ９ 制御電圧 10 ローパスフィルタ 11 位相差信号 12 サンプリング期間信号 13 サンプリング回路 14 サンプリングクロック信号 15 パルス検出回数信号 16 アラーム判定回路 17 パルス検出回路 18 アラーム出力 19 シンセサイザ出力 20 分周数入力端子 21 サンプリング期間信号入力端子 22 サンプリングクロック入力端子 23 アラーム出力端子
Claims (1)
- 【請求項１】 制御電圧に応じた周波数信号を生成する
電圧制御発振器と、 分周数データ信号に応じてこの周波数信号を分周して比
較信号を生成する可変分周器と、 基準周波数信号を生成する基準発振器と、 この基準周波数信号の位相と上記可変分周器の生成する
比較信号の位相とを比較して制御電圧にかかわる電圧お
よびこの比較信号とこの基準周波数信号との位相差に相
当するパルス信号を含む位相差信号を生成する位相比較
器と、 この制御電圧にかかわる電圧を積分した値を制御電圧と
して上記電圧制御発振器１に与えるローパスフィルタと
を備えたＰＬＬ周波数シンセサイザにおいて、 上記位相比較器で生成された位相差信号と上記基準発振
器が生成した基準周波数信号より充分に周波数の高いサ
ンプリングクロック信号と周波数シンセサイザの周波数
固定期間を示すサンプリング期間信号とを入力とし、こ
のサンプリング期間信号が示す周波数固定期間中にこの
サンプリングクロック信号によってこの位相差信号上の
パルス信号がサンプリングされた回数を示すパルス検出
回数信号を出力するサンプリング回路と、 このパルス検出回数が所定数以上であるか否かを検出す
るアラーム判定回路とを備えたことを特徴とするＰＬＬ
周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3106339A JP3042009B2 (ja) | 1991-03-28 | 1991-03-28 | Ｐｌｌ周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3106339A JP3042009B2 (ja) | 1991-03-28 | 1991-03-28 | Ｐｌｌ周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04301925A JPH04301925A (ja) | 1992-10-26 |
| JP3042009B2 true JP3042009B2 (ja) | 2000-05-15 |
Family
ID=14431093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3106339A Expired - Fee Related JP3042009B2 (ja) | 1991-03-28 | 1991-03-28 | Ｐｌｌ周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3042009B2 (ja) |
-
1991
- 1991-03-28 JP JP3106339A patent/JP3042009B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04301925A (ja) | 1992-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5933058A (en) | Self-tuning clock recovery phase-locked loop circuit | |
| US4769704A (en) | Synchronization signal generator | |
| US6466058B1 (en) | PLL lock detection using a cycle slip detector with clock presence detection | |
| KR100205354B1 (ko) | 데이터 분리 회로 | |
| JP3080805B2 (ja) | デジタル・フェイズ・ロックド・ループ回路 | |
| US5574757A (en) | Phase-locked loop circuit having a timing holdover function | |
| US6518845B2 (en) | PLL frequency synthesizer circuit | |
| US6744838B1 (en) | PLL lock detector | |
| US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
| US6249188B1 (en) | Error-suppressing phase comparator | |
| US6954510B2 (en) | Phase-locked loop lock detector circuit and method of lock detection | |
| JP3042009B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3080007B2 (ja) | Ｐｌｌ回路 | |
| US6218907B1 (en) | Frequency comparator and PLL circuit using the same | |
| JP2531269B2 (ja) | 同期検出方式 | |
| KR100402220B1 (ko) | 위상비교회로및위상동기회로 | |
| CN113193868A (zh) | 锁相检测装置和锁相检测方法、锁相环 | |
| JP2877185B2 (ja) | クロック発生器 | |
| GB2505254A (en) | Control of signal generator in a phase locked loop by examination of sequence of output states of two binary phase detectors | |
| US6559725B1 (en) | Phase noise reduction system for frequency synthesizer and method thereof | |
| JPH04215338A (ja) | Ｐｌｌ回路 | |
| JP2556258B2 (ja) | Ｐｌｌ回路のドリフト警報装置 | |
| JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 | |
| JP3253581B2 (ja) | ディジタルｐｌｌ回路 | |
| KR20020042161A (ko) | 피엘엘(ｐｌｌ) 회로의 록 검출 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |