KR100402220B1 - 위상비교회로및위상동기회로 - Google Patents

위상비교회로및위상동기회로 Download PDF

Info

Publication number
KR100402220B1
KR100402220B1 KR1019950042208A KR19950042208A KR100402220B1 KR 100402220 B1 KR100402220 B1 KR 100402220B1 KR 1019950042208 A KR1019950042208 A KR 1019950042208A KR 19950042208 A KR19950042208 A KR 19950042208A KR 100402220 B1 KR100402220 B1 KR 100402220B1
Authority
KR
South Korea
Prior art keywords
phase
error
frequency
frequency comparison
detected
Prior art date
Application number
KR1019950042208A
Other languages
English (en)
Other versions
KR960020001A (ko
Inventor
야마무라다까야
에사끼구니히로
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR960020001A publication Critical patent/KR960020001A/ko
Application granted granted Critical
Publication of KR100402220B1 publication Critical patent/KR100402220B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

동기된 신호가 없는 경우라도, 입력 신호에 동기된 출력이 오동작없이 정확히 발생되는 위상 비교 회로가 개시된다. 검출부(11)은 상기 입력 신호의 위상 정보를 검출한다. 에러 검출부(12)는 상기 입력 신호의 위상에 대한 위상 에러를 검출한다. 스위치(13)은 상기 에러 검출부로부터의 상기 위상 에러와 상기 위상 에러의 다수의 고정값들 +△α및 -△α사이에서 스위칭한다. 제1 저장부(141)은 상기 검출부(11)로부터의 상기 위상 정보의 선행 m개의 부분들을 저장한다. 제2 저장부 (143)은 주파수 비교 상태의 선행 m개의 부분들을 저장한다. 설정부(142)는, 상기 검출부(11)로부터의 상기 위상 정보, 상기 제1 저장부(141)에 저장된 상기 위상 정보 및 상기 제2 저장부(143)으로부터의 상기 주파수 비교 상태로부터 현재의 주파수 비교 상태를 설정한다. 선택부(144)는 상기 설정부(142)로부터의 상기 현재의 주파수 비교 상태 및 상기 에러 검출부(12)로부터의 상기 위상 에러의 표시에 기초하여 상기 스위치(13)에 의하여 출력되는 상기 위상 에러를 선택한다.

Description

위상 비교 회로 및 위상 동기 회로
본 발명은 입력 신호의 위상 에러를 검출하기 위하여 기준 위상에 대해 입력 신호의 위상을 비교하기 위한 위상 비교 회로 및 위상 비교 회로에 의하여 검출된 위상 에러에 기초하여 입력 신호의 위상에 출력 신호의 위상을 동기시키기 위한 위상 동기 회로에 관한 것이다. 예를 들면, 본 발명은 회전 헤드형 디지탈 비디오 테이프 리코더 등의 회전 헤드의 회전을 추종하는 동작을 실현하기 위한 위상 서보 (phase servo) 및 주파수 서보(frequency servo)에 사용되는 위상 비교 회로 및 위상 동기 회로에 관한 것이다.
회전 헤드 비디오 테이프 리코더에서, 회전 위상 또는 rpm은 회전 헤드의 회전을 추종하는 동작을 행하기 위한 위상 고정 루프 PLL 또는 자동 주파수 제어 (Automatic Frequency Control: AFC) 회로에 의하여 입력 신호의 위상 또는 주파수에 고정(locking)되게 된다.
일반적으로, PLL은 3개의 구성요소로 이루어지는데, 이들은 위상 비교기, 루프 필터 및 전압 제어 발진기(Voltage Controlled Oscilator)들이다. 지금까지는, 이러한 구성요소들이 모두 애널로그 회로로 구성되었다. 그러나 현재에는, 위상 비교기만이 디지탈 회로로서 설계되거나, 또는 이와 함께 루프 필터가 디지탈 기법을 사용하므로써 크기 및 비용을 줄이기 위한 카운터로 대체된다.
디지탈 기법을 사용하므로써, PLL은 완전한 적분을 수행하는 것과 연장된 시간 동안 위상 제어 정보를 유지하는 특성을 이루는 것이 가능해 졌다. 다른 한편으로, 심지어 입력 신호가 교란되는 동안에도 안정한 클럭들을 공급하는 신규한 특징이 실현되어 실제 응용에 사용되어 왔다.
예를 들면, 디지탈 회로에 의해 구성된 PLL은 제1도에 도시된 바와 같이 입력 신호의 위상에 대한 위상 에러를 검출하기 위한 위상 비교기(100), 위상 비교기 (100)에 의하여 검출된 위상 에러에 기초하여 입력 신호의 위상과 동기된 클럭들을 발생하기 위한 VCO(101) 및 VCO(101)로부터의 클럭들을 카운트하기 위한 귀환 카운터(102)를 포함한다.
또한, PLL은 위상 비교기(100)에 의하여 검출된 위상 에러로부터 적분 에러 및 입력 신호 위상을 검출하기 위한 리미터(limiter)을 갖는 적분기(103), 적분기 (103)에 의하여 얻어진 적분 에러를 위상 비교기(100)에 의하여 검출된 위상 에러에 가산하기 위한 가산기(104) 및 가산기(104)에 의하여 얻어진 가산 출력의 진폭 레벨을 제한하기 위한 리미터(105)들을 역시 포함한다.
위상 비교기(100)은 입력 신호에 대한 동기 신호를 검출하기 위한 검출기(106), 귀환 카운터(102)의 클럭들에 기초한 램프 신호(ramp signal)을 발생하기 위한 램프 발생기(107) 및 램프 발생기(107)에 의하여 발생된 램프 신호 및 검출기 (106)에 의하여 검출된 동기 신호를 사용하여 위상 에러를 검출하기 위한 에러 검출기(108, 에러 래치)을 포함한다.
동기 신호가 고주파수인 경우의 각각의 신호들에 대한 출력 타이밍을 도시하는 제2도에서, 신호 a, b, c, d 및 e들은 검출기(106)에 의하여 검출된 동기 신호, 램프 발생기(107)에 의하여 발생된 램프 신호, 에러 검출기(108)에 의하여 검출된 위상 에러, 적분기(103)에 의하여 얻어진 적분 에러 및 VCO(101)에 공급된 제어 전압 등을 각각 나타낸다.
제1도 및 제2도를 참조하여 설명된다.
만일 높은 주파수의 동기 신호 a를 갖는 신호가 검출기(106)에 입력된다면, 검출기(106)은 입력 신호로부터 동기 신호 a를 검출하여 검출된 동기 신호 a를 에러 검출기(108) 및 적분기(103)에 보낸다.
귀환 카운터(102)는 VCO(101)에 의해 출력된 클럭들을 카운트 다운(count down)하여 그 종국 클럭(resulting clock)들을 램프 발생기(107)에 보낸다. 램프 발생기(107)은 귀환 카운터(102)로부터의 클럭들에 기초하여 위상 에러 램프 신호 b를 발생시켜 그 종국 램프 신호를 에러 검출기(108)에 보낸다.
에러 검출기(108)은 램프 발생기(107)로부터의 램프 신호 b로부터, 또 검출기(106)으로부터의 동기 신호로부터 위상 에러 c를 검출하여 검출된 신호를 가산기 (104) 및 적분기(103)에 보낸다.
적분기(103)은 검출기(106)으로부터의 동기 신호 a를 사용하여 위상 검출기 (108)로부터의 위상 에러 c를 적분한다. 적분기(103)은 적분에 따라 얻어진 신호의 진폭 레벨을 도시되지 않은 리미터에 의해 제한하여 제한된 신호를 적분 에러 d로서 가산기(104)에 보낸다.
가산기(104)는 에러 검출기(108)로부터의 위상 에러 c와 적분기(103)으로부터의 적분 에러 d를 가산하여 그 종국 신호를 리미터(105)에 보낸다.
리미터(105)는 가산기(104)로부터의 가산 출력의 진폭 레벨을 제한하여 제한된 진폭 레벨을 VCO(101)에 대한 제어 전압으로서 VCO(101)에 보낸다.
따라서, VCO(101)은 리미터(105)로부터의 주파수에 기초된 클럭들을 출력하여 클럭들을 귀환 카운터(102)에 보낸다.
귀환 카운터(102)의 위상 360°는 제3도에 도시된 바와 같이 "0", "1", "2" 및 "3"으로 분할된다. 입력 신호의 동기 주파수가 높기 때문에, 제2도에 도시된 동기 신호 a의 펄스 1A, 1B, 1C, …, 1Y들에 대한 귀환 카운터(102)의 카운트 값들의 천이는 "0", "3", "2" 및 "1"이 된다.
동기 신호 a가 저주파수인 경우, 동기 신호 a의 펄스 2A, 2B, 2C, …, 2Y들에 대한 귀환 카운트(102)의 카운트 값들의 천이는 제4도에 도시된 바와 같이 "0", "1", "2" 및 "3"이 된다.
그러나, 상술된 PLL은 주파수 비교 기능이 없이 단지 위상 비교 기능만으로 구성된다. 따라서, 제4도에 도시된 바와 같이, 만일 입력 주파수가 발진 주파수의 범위를 초과한다면, 위상 에러는 VCO 주파수가 고정되지 않도록 양(positive) 및음(negative)의 상태를 반복한다.
이러한 단점을 극복하기 위한 방법으로서, 위상 비교 기능과 함께 주파수 비교 기능을 갖는 PLL이 공지되어 있다. 근본적으로, 그와 같은 PLL은 +, 0 및 -의 3개의 레벨을 갖는 업-다운(up-down) 카운터를 갖는다. 업-다운 카운터는 기준 비교 펄스를 따라 카운트 업(count up)되며 귀환 비교 펄스에 따라 카운트 다운된다. 저레벨, 고임피던스 및 고레벨의 전하 펌프 출력(charge pump output)이 업-다운 카운터의 "-", "0" 및 "+"인 카운트값들에 대해 각각 출력된다.
위상 비교 및 주파수 비교 양 기능을 모두 갖는 상술된 PLL은 제6도에 도시된 바와 같이 입력 신호의 동기 신호 f의 주파수가 낮으며, 펄스 2D가 발생되지 않을 때에는 오동작을 하지 않는다. 그러나, 제7도에 도시된 바와 같이 만일 입력 신호의 동기 신호 f의 주파수가 높고, 펄스 1D가 발생되지 않는다면, PLL은 오동작을 하게 된다.
따라서, 본 발명의 목적은 심지어 동기 신호가 없는 때에도 오동작하지 않으며, 입력 신호에 동기된 신호를 신뢰도 있게 발생시키는 위상 비교 회로 및 위상 동기 회로를 제공하는 것이다.
다른 특징으로, 본 발명은 입력 신호의 위상 정보를 검출하기 위한 검출 수단, 입력 신호의 위상에 대한 위상 에러를 검출하기 위한 에러 검출 수단, 에러 검출 수단에 의하여 검출된 위상 에러와 위상 에러의 다수의 고정값들 사이에서 스위칭하기 위한 스위칭 수단 및 스위칭 수단의 스위칭을 제어하기 위한 제어 수단을 갖는 위상 비교 회로를 제공한다. 제어 수단은 검출 수단에 의하여 검출된 위상 정보의 선행 m개의 부분(past m portion)들을 저장하기 위한 제1 저장 수단, 주파수 비교 상태의 선행 m개의 부분들을 저장하기 위한 제2 저장 수단, 검출 수단에 의하여 검출된 위상 정보, 제1 저장 수단에 저장된 위상 정보 및 제2 저장 수단에 저장된 주파수 비교 상태로부터 현재의 주파수 비교 상태를 설정하기 위한 설정 수단, 및 설정 수단에 의하여 설정된 주파수 비교 상태 및 에러 검출 수단에 의하여 검출된 위상 에러의 표시에 기초하여 스위칭 수단에 의해 출력되는 위상 에러를 선택하기 위한 선택 수단을 포함한다.
다른 특징으로, 본 발명은 입력 신호의 위상에 대한 위상 에러를 검출하기 위한 위상 비교 수단, 위상 비교 수단에 의하여 검출된 위상 에러에 기초하여 입력 신호의 위상과 동기된 클럭들을 발생하기 위한 발진 수단, 및 발진 수단으로부터의 클럭들을 카운트 다운하기 위한 귀환 카운터 수단을 갖는 위상 동기 회로를 제공한다. 위상 비교 수단은 입력 신호의 위상과 입력 신호의 위상 정보를 검출하기 위하여 귀환 카운터 수단에 의하여 얻어진 클럭들을 n으로 분할하므로써 얻어진 위상을 비교하기 위한 검출 수단, 귀환 카운터 수단으로부터의 클럭들에 기초하여 입력 신호에 대한 위상 에러를 검출하기 위한 에러 검출 수단, 에러 검출 수단에 의하여 검출된 위상 에러와 위상 에러의 다수의 고정값들 사이에서 스위칭하여 선택된 에러를 출력하기 위한 스위칭 수단, 및 스위칭 수단의 스위칭을 제어하기 위한 제어 수단을 갖는다. 제어 수단은 검출 수단에 의하여 검출된 위상 정보의 선행 m개의 부분들을 저장하기 위한 제1 저장 수단, 주파수 비교 상태의 선행 m개의 부분들을 저장하기 위한 제2 메모리 수단, 검출 수단에 의하여 검출된 위상 정보, 제1 저장수단에 저장된 위상 정보 및 제2 저장 수단에 저장된 주파수 비교 상태로부터 현재의 주파수 비교 상태를 설정하기 위한 설정 수단, 및 설정 수단에 의하여 설정된 주파수 비교 상태 및 에러 검출 수단에 의하여 검출된 위상 에러의 표시에 기초하여 스위칭 수단에 의하여 출력되는 위상 에러를 선택하기 위한 선택 수단을 포함한다.
본 발명에 따른 위상 비교 회로에 따르면, 검출 수단은 입력 신호의 위상 정보를 검출한다. 에러 검출 수단은 입력 신호의 위상에 대한 위상 에러를 검출한다. 스위칭 수단은 에러 검출 수단에 의하여 검출된 위상 에러와 위상 에러의 다수의 고정값들 사이에서 스위칭한다. 제1 저장 수단은 검출 수단에 의하여 검출된 위상 정보의 선행 m개의 부분들을 저장한다. 제2 저장 수단은 주파수 비교 상태의 선행 m개의 부분들을 저장한다. 설정 수단은 검출 수단에 의하여 검출된 위상 정보, 제1 저장 수단에 저장된 위상 정보 및 제2 저장 수단에 저장된 주파수 비교 상태로부터 현재의 주파수 비교 상태를 설정한다. 선택 수단은 설정 수단에 의하여 설정된 주파수 비교 상태 및 에러 검출 수단에 의하여 검출된 위상 에러의 표시에 기초하여 스위칭 수단에 의하여 출력되는 위상 에러를 선택한다. 따라서, 입력 신호에 동기된 출력이 심지어 동기 신호가 없는 경우에도 오동작을 발생하지 않고 정확하게 발생될 수 있다.
본 발명에 따른 위상 동기 회로에 따르면, 위상 비교 수단은 입력 신호의 위상에 대한 위상 에러를 검출한다. 발진 수단은 위상 비교 수단에 의하여 검출된 위상 에러에 기초하여 입력 신호 위상에 동기된 클럭들을 발생시킨다. 귀환 카운터수단은 발진 수단으로부터의 클럭들을 카운트 다운한다. 위상 비교 수단의 검출 수단은 입력 신호의 위상 정보를 검출하기 위하여 귀환 카운터 수단으로부터의 클럭들의 주파수를 n으로 분할하여 얻은 신호의 위상을 입력 신호 위상과 비교한다. 위상 비교 수단의 에러 검출 수단은 귀환 카운터 수단으로부터의 클럭들에 기초하여 입력 신호에 대한 위상 에러를 검출한다. 위상 비교 수단의 스위칭 수단은 에러 검출 수단에 의하여 검출된 위상 에러와 위상 에러의 다수의 고정값들 사이에서 스위칭하여 선택된 위상 에러를 출력한다. 위상 비교 수단의 제1 저장 수단은 검출 수단에 의하여 검출된 위상 정보의 선행 m개의 부분들을 저장한다. 위상 비교 수단의 제2 저장 수단은 주파수 비교 상태의 선행 m개의 부분들을 저장한다. 위상 비교 수단의 설정 수단은 검출 수단에 의하여 검출된 위상 정보, 제1 저장 수단에 저장된 위상 정보 및 제2 저장 수단에 저장된 주파수 비교 상태로부터 현재의 주파수 비교 상태를 설정한다. 위상 비교 수단의 선택 수단은 설정 수단에 의하여 설정된 주파수 비교 상태 및 에러 검출 수단에 의하여 검출된 위상 에러의 표시에 기초하여 스위칭 수단에 의하여 출력되는 위상 에러를 선택한다. 따라서, 동기 신호가 없는 경우라도, 입력 신호에 동기된 출력이 오동작없이 정확히 발생될 수 있다.
도면들을 참조하여, 본 발명의 양호한 실시예들이 자세하게 설명될 것이다.
제8도를 참조하면, 본 발명에 따른 위상 동기 회로는 예를 들면 디지탈 회로로서 구성되며, 입력 신호의 위상에 대한 위상 에러를 검출하기 위한 위상 비교 회로(1), 및 위상 비교 회로(1)에 의하여 검출된 위상 에러에 기초하여 입력 신호의 위상에 동기된 클럭들을 발생시키기 위한 전압 제어 발진기(VCO, 2)를 포함한다.또한, 위상 동기 회로는 VCO(2)로부터의 클럭들을 카운트 다운하기 위한 귀환 카운터(3)과 위상 비교 회로(1)에 의하여 검출된 위상 에러 및 입력 신호의 위상으로부터 적분 에러를 검출하기 위한 리미터를 갖는 적분기(4)를 역시 포함한다. 또한, 위상 동기 회로는 적분기(4)에 의하여 발생된 적분 에러를 위상 비교 회로(1)에 의하여 검출된 위상 에러에 가산하기 위한 가산기(5) 및 가산기(5)에 의하여 발생된 가산 출력의 진폭 레벨을 제한하기 위한 리미터(6)을 역시 포함한다.
위상 비교 회로(1)은 본 발명에 따라 구성되며, 입력 신호의 위상 정보를 검출하기 위하여 귀환 카운터(3)에 의하여 발생된 클럭들을 n으로 주파수 분할하여 얻어진 위상을 입력 신호의 위상과 비교하기 위한 위상 검출기(11) 및 귀환 카운터 (3)으로부터의 클럭들에 기초하여 입력 신호에 대한 위상 에러를 검출하기 위한 에러 검출기(12)를 포함한다. 또한, 위상 비교 회로(1)은 에러 검출기(12)에 의하여 검출된 위상 에러와 위상 에러의 다수의 고정값들 사이에서 스위칭하여 선택된 위상 에러를 출력하기 위한 스위치(13), 및 스위치(13)에 의한 스위칭을 제어하기 위한 제어 회로(14)를 역시 포함한다. 또한, 위상 비교 회로(1)은 입력 신호에 대한 동기 신호를 검출하기 위한 동기 검출기(15)를 포함한다.
위상 검출기(11)은 귀환 카운터(3)에 의하여 발생된 클럭들을 n으로 분할하기 위한 주파수 분할기(111) 및 입력 신호의 위상 정보를 검출하기 위하여 주파수 분할기(111)에 의하여 발생된 위상을 입력 신호의 위상과 비교하기 위한 주파수 분할 위상 래치 회로(112)를 포함한다.
에러 검출기(12)는 귀환 카운터(3)의 클럭들에 기초하여 램프 신호를 발생하기 위한 램프 발생기(121) 및 램프 발생기(121)에 의하여 발생된 램프 신호에 기초하여 입력 신호에 대한 위상 에러를 검출하기 위한 에러 래치 회로(122)를 포함한다.
스위치(13)은 표시 "+"를 갖는 위상 에러의 고정값 +△α와 표시 "-"를 갖는 위상 에러의 고정값 -△α및 에러 래치 회로(122)에 의하여 검출된 위상 에러 사이에서 스위칭하여 선택된 값을 출력한다.
제어 회로(14)는 주파수 분할 위상 래치 회로(112)에 의하여 검출된 위상 정보의 선행 m개의 부분들을 저장하기 위한 주파수 분할 위상 메모리(141, 이전 프레임 주파수 분할 위상 래치), 및 주파수 비교 상태의 선행 m개의 부분들을 저장하기 위한 주파수 상태 메모리(143, 이전 프레임 주파수 비교 상태 래치)을 갖는다. 또한, 제어 회로(14)는 주파수 분할 위상 래치 회로(112)에 의하여 검출된 위상 정보, 주파수 분할 위상 메모리(141)에 저장된 위상 정보 및 주파수 상태 메모리 (143)에 저장된 주파수 비교 상태로부터 현재의 주파수 비교 상태를 설정하기 위한 설정 회로(142, 주파수 비교 상태 천이 테이블을 갖는 설정 회로), 및 설정 회로 (142)에 의하여 설정된 주파수 비교 상태 및 에러 래치 회로(122)에 의하여 검출된 위상 에러의 표시에 기초하여 스위치(13)으로부터 출력되는 위상 에러를 선택하기 위한 선택 회로(144, 고정값 선택 테이블을 갖는 선택 회로)를 역시 갖는다.
높은 주파수의 동기 신호에 대한 각각의 신호들의 출력 타이밍을 도시하는 제9도에서, 신호 o, p, q, r, s, t, v, w 및 x들은 동기 신호 검출기(15)에 의하여 검출된 동기 신호, 램프 발생기(121)에 의하여 발생된 램프 신호, 주파수 분할기(111)에 의하여 얻어진 위상, 에러 래치 회로(122)에 의하여 검출된 위상 에러, 주파수 분할 위상 래치 회로(112)에 의하여 검출된 입력 신호의 위상 정보, 설정 회로(142)에 의하여 설정된 주파수 비교 상태, 스위치(13)에 의하여 출력된 위상 에러, 적분기(4)에 의하여 검출된 적분 에러 및 VCO(2)에 공급되는 제어 전압 등을 각각 나타낸다.
제8도 및 제9도를 참조하여 설명한다.
먼저, 주파수 분할기(111)은 귀환 카운터(3)에 의하여 얻어진 클럭들을 n으로 분할하는데, n값은 3이상으로 설정된다. 본 실시예의 경우, n은 4이며, 이에 따라 귀환측의 360°위상은 4개의 부분들로 분할되는데, 즉 0°내지 +90°, +90°내지 +180°, -180°내지 -90°및 -90°내지 0°로 분할된다. 이러한 0°내지 +90°, +90°내지 +180°, -180°내지 -90°및 -90°내지 0°부분들은 각각 "0" 또는 "0" 위상, "1" 또는 "1" 위상, "2" 또는 "2" 위상 및 "3" 또는 "3" 위상이다. 따라서, 주파수 분할기(111)은 4개의 위상 분할 정보 데이타 "0", "1", "2" 및 "3"들을 귀환 카운터(3)의 위상에 기초하여 주파수 분할 위상 래치 회로(112)에 보낸다.
주파수 분할기(111)로부터의 각각의 위상들에 대한 위상 에러의 표시는 "0" 또는 "1"인 위상에 대해서는 "-"로, "2" 또는 "3"인 위상에 대하여는 "+"로 설정된다. 해당 파형의 신호, 즉 위상 에러의 램프 파형 신호(램프 신호 p)는 제11도에 도시된 바와 같이 램프 발생기(121)에 의하여 발생된다.
동기 신호 검출기(15)에 동기 신호가 고주파수를 갖는 신호가 인가되며, 검출기는 입력 신호로부터 동기 신호 o를 검출한다. 이러한 동기 신호 o는 에러 래치회로(122), 주파수 분할 위상 래치 회로(112), 주파수 분할 위상 메모리(141), 주파수 상태 메모리(143) 및 적분기(4)에 보내진다.
에러 래치 회로(122)는 위상 에러 r을 검출하기 위하여 동기 신호 검출기 (15)에 의해 검출된 입력 신호의 동기 신호 o를 사용하여 램프 회로(121)에 의하여 발생된 램프 신호 p를 래치한다. 이러한 위상 에러 r은 스위치(13)에 보내진다. 위상 에러 r의 표시는 선택 회로(144)에 보내진다.
주파수 분할 위상 래치 회로(112)는 4개의 위상 중 현재의 위상 비교에 의하여 규정된 위상에 관한 정보를 검출한다. 즉, 주파수 분할 위상 래치 회로(112)는 동기 신호 검출기(15)에 의하여 검출된 입력 신호의 동기 신호 o를 사용하여 주파수 분할기(111)로부터 4개의 위상 분할 정보 q를 래치하므로써 현재의 입력 동기 신호 o의 위상 정보 s를 검출한다. 이러한 위상 정보 s는 주파수 분할 위상 메모리 (141) 및 설정 회로(142)에 보내진다.
주파수 분할 위상 메모리(141)은 주파수 분할 위상 래치 회로(112)에 의하여 검출된 위상 정보 s의 선행 m개의 부분들을 저장하기 위한 m-단계 레지스터이다. 본 실시예에서, 이전 프레임의 위상 비교에 의하여 4개의 위상들 중 어떠한 위상이 규정되는가를 규정하는 위상 정보 s가 저장된다. 예를 들면, 주파수 분할 위상 래치 회로(112)에 의하여 검출된 위상 정보 s는 동기 신호 검출기(15)에 의하여 검출된 동기 신호 o에 의하여 래치되어 저장된다.
주파수 상태 메모리(143)은 설정 회로(142)에 의하여 설정된 주파수 비교 상태의 선행 m개의 부분들을 저장하기 위한 레지스터이다. 주파수 비교 상태는 "+","0" 및 "-"인 3개의 레벨로 규정된다. 주파수 분할 위상 메모리(141)과 유사하게, 주파수 상태 메모리(143)은 이전 프레임의 주파수 비교 상태로서 정보를 저장한다.
설정 회로(142)는 주파수 분할 위상 래치 회로(112)에 의하여 검출된 위상 정보, 주파수 분할 위상 메모리(141)에 저장된 이전 프레임의 위상 정보 및 주파수 상태 메모리(143)에 저장된 이전 프레임의 주파수 비교 상태로부터 사전-설정 룰 (pre-set rule)에 따라 현재의 주파수 비교 상태 t를 설정한다. 그와 같은 사전-설정 룰로서, 제12도에 도시된 바와 같은 주파수 비교에 대한 천이 테이블 TA가 현재의 주파수 비교 상태를 결정하는데 사용된다.
즉, 만일 이전 프레임의 주파수 비교 상태 = "0", 이전 프레임의 위상 정보 = "2", 및 현재의 위상 정보 = "1"이거나, 또는 이전 프레임의 주파수 비교 상태 = "+", 이전 프레임의 위상 정보 = "2" 또는 "3" 및 현재의 위상 정보 = "0" 또는 "1" 이라면, 현재의 주파수 비교 상태 t는 "+"로 설정된다.
다른 한편으로, 만일 이전 프레임의 주파수 비교 상태 = "0", 이전 프레임의 위상 정보 = "0" 또는 "3", 및 현재의 위상 정보 = "0" 또는 "3"이거나, 또는 만일 이전 프레임의 주파수 비교 상태 = "+", 이전 프레임의 위상 정보 = "0" 또는 "1", 및 현재의 위상 정보 = "2" 또는 "3"이거나, 또는 만일 이전 프레임의 주파수 비교 상태 = "-", 이전 프레임의 위상 정보 = "2" 또는 "3", 및 현재의 위상 정보 = "0" 또는 "1"이라면, 현재의 주파수 비교 상태 t는 "0"으로 설정된다.
또한, 만일 이전 프레임의 주파수 비교 상태 = "0", 이전 프레임의 위상 정보 = "1", 및 현재의 위상 정보 = "2"이거나, 또는 이전 프레임의 주파수 비교 상태 = "-", 이전 프레임의 위상 정보 = "2" 또는 "3", 및 현재의 위상 정보 = "0" 또는 "1"이라면, 현재의 주파수 비교 상태 t는 "-"로 설정된다.
만일 현재의 주파수 비교 상태가 상술된 천이 테이블 TA에 따라 설정되는 경우, 만일 위상 천이가 "+"인 주파수 비교 상태를 갖는 0°내지 180°로부터 -180°내지 0°로 발생한다면, 주파수 비교 상태는 "0"으로 천이를 하게 된다. 만일 위상 천이가 "-"인 주파수 비교 상태를 갖는 -180°내지 0°로부터 0°내지 +180°로 발생한다면, 주파수 비교 상태는 천이와 유사하게 "0"으로 천이를 하게 된다. 만일 위상 천이가 "0"인 주파수 비교 상태를 갖는 -180°내지 -90°로부터 90°내지 +180°로 발생한다면, 주파수 비교 상태는 천이와 유사하게 "+"로 천이를 하게 된다. 만일 위상 천이가 "0"인 주파수 비교 상태를 갖는 +90°내지 +180°로부터 -180°내지 -90°로 발생한다면, 주파수 비교 상태는 "-"로 천이를 하게 된다.
주파수 비교 상태에 대한 천이 테이블 TA에 따라서 결정된 현재의 주파수 비교 상태 t는 선택 회로(144)에 공급됨과 동시에 주파수 상태 메모리(143)에 저장된다.
선택 회로(144)는 설정 회로(142)에 의하여 결정된 현재의 주파수 비교 상태 t, 및 에러 래치 회로(122)에 의하여 검출된 위상 에러 r의 표시로부터 위상 에러 r, 고정값 +△α및 고정값 -△α들 중의 어느 것이 스위치(13)에 의하여 출력되는 위상 에러여야 하는지를 선택한다.
선택 회로(144)는 제14도에 도시된 바와 같이 고정값 선택 테이블을 갖으며, 고정값 선택 테이블에 따라 스위치(13)으로부터 출력된 위상 에러를 선택한다.
즉, 선택 회로는 만일 현재의 주파수 비교 상태 t = "+" 및 위상 에러의 표시 r이 "-"라면 고정값 +△α를 선택하는 반면에, 만일 현재의 주파수 비교 상태 t = "-" 및 위상 에러의 표시 r이 "+"라면 -△α를 선택한다. 만일 패턴이 위에 설명한 경우와 다르다면, 선택 회로는 에러 래치 회로(122)에 의하여 검출된 위상 에러 r을 선택한다.
따라서, 스위치(13)은 선택 회로(144)에 의하여 선택된 위상 에러로 스위칭하여 그 선택된 에러를 위상 에러 v로서 출력한다. 이러한 위상 에러 v는 적분기 (4) 및 가산기(5)에 보내진다.
적분기(4)는 동기 신호 검출기(15)에 의하여 검출된 동기 신호 o에 의하여 스위치(13)으로부터의 위상 에러 v를 적분하여 그 적분 결과를 적분 에러 w로서 가산기(5)에 보낸다. 적분된 신호의 진폭 레벨은 도시되지 않은 리미터에 의하여 제한된다.
가산기(5)는 스위치(13)으로부터의 위상 에러 v와 적분기(4)로부터의 적분 에러 w를 가산하여 그 결과인 합(sum)을 리미터(6)에 보낸다.
리미터(6)은 가산기(5)의 가산 출력의 진폭 레벨을 제한하여 그 진폭이 제한된 신호를 VCO(2)에 VCO(2)에 대한 제어 전압 x로서 보낸다.
따라서, VCO(2)는 리미터(6)으로부터의 제어 전압 x에 기초하여 클럭들을 발생하도록 작동된다. 이러한 클럭들은 귀환 카운터(3)에 보내진다.
입력 신호로부터 그와 같이 추출된 동기 신호 및 4로 주파수 분할하여 얻어진 신호들은 위상 비교 및 주파수 비교를 행하는데 사용되며, 그 종국 전압차는 VCO(2)의 발진 주파수를 제어하는데 사용된다. 따라서, VCO(2)는 입력 신호들의 주파수를 추종하도록 클럭들을 발생시킨다.
상술된 위상 동기 회로는 다음과 같이 작동한다:
귀환 카운터(3)은 VCO(2)에 의하여 발생된 클럭들을 카운트 다운하여, 그 종국 카운트-다운 클럭들을 주파수 분할기(111) 및 램프 발생기(121)에 보낸다.
주파수 분할기(111)은 귀환 카운터(3)으로부터의 클럭들의 주파수를 4로 분할하여 클럭들에 대한 4 위상 분할 정보 데이타 q를 주파수 분할 위상 래치 회로 (112)에 보낸다.
램프 발생기(121)은 귀환 카운터(3)으로부터의 클럭들에 기초하여 램프 신호 p를 에러 래치 회로(122)에 대해 발생시킨다.
다른 한편으로, 동기 신호 검출기(15)는 입력 신호로부터 동기 신호 o를 검출하여 검출된 동기 신호 o를 에러 래치 회로(122), 주파수 분할 위상 래치 회로 (112), 주파수 분할 위상 메모리(141), 주파수 상태 메모리(143) 및 적분기(4)에 보낸다.
에러 래치 회로(122)는 위상 에러 r을 검출하기 위하여 동기 신호 검출기 (15)로부터의 동기 신호 o를 사용하여 램프 발생기(121)로부터의 램프 신호를 래치한다. 에러 래치 회로(122)는 선택 회로(144)에 위상 에러 r에 대한 신호를 공급하도록 검출된 위상 에러 r을 스위치(13)에 보낸다.
주파수 분할 위상 래치 회로(112)는 현재의 입력 동기 신호 o의 위상 정보 s를 검출하기 위하여 동기 신호 검출기(15)로부터의 동기 신호 o를 사용하여 주파수 분할기(111)로부터의 4 위상 분할 정보 데이타를 래치한다. 주파수 분할 위상 래치 회로(112)는 검출된 위상 정보 s를 주파수 분할 위상 메모리(141) 및 설정 회로 (142)에 보낸다.
주파수 분할 위상 메모리(141)은 동기 신호 검출기(15)로부터의 동기 신호 o를 사용하여 주파수 분할 위상 래치 회로(112)로부터의 위상 정보를 래치하여 그 래치된 위상 정보 s를 이전 프레임의 위상 정보 s로서 저장한다.
주파수 상태 메모리(143)은 동기 신호 검출기(15)로부터의 동기 신호 o를 사용하여 설정 회로(142)에 의하여 설정된 주파수 비교 상태를 래치하여 그 래치된 주파수 비교 상태를 이전 프레임의 주파수 비교 상태로서 저장한다.
설정 회로(142)는 주파수 분할 위상 래치 회로(112)에 의하여 검출된 위상 정보, 주파수 분할 위상 메모리(141)에 저장된 이전 프레임의 위상 정보 및 주파수 상태 메모리(143)에 저장된 주파수 비교 상태로부터 제12도에 도시된 천이 테이블 TA에 따라 현재의 주파수 비교 상태 t를 설정한다. 설정 회로(142)는 현재의 주파수 비교 상태 t를 선택 회로(144)에 보낸다.
선택 회로(144)는 제14도에 도시된 고정값 선택 테이블에 따라 설정 회로 (142)에 의하여 검출된 현재의 주파수 비교 상태 t 및 에러 래치 회로(122)에 의하여 검출된 위상 에러의 표시로부터 위상 에러 r, 고정값 +△α및 고정값 -△α중의어느 것이 스위치(13)에 의하여 출력되는 위상 에러이어야만 하는지를 선택하여 스위치(13)의 스위칭을 제어한다.
선택 회로(144)에 의한 제어에 따라, 스위치(13)은 위상 에러 r, 고정값 +△α및 고정값 -△α중의 하나를 위상 에러 v로서 적분기(4) 및 가산기(5)에 보낸다.
적분기(4)는 동기 신호 검출기(15)로부터의 동기 신호의 위상에 의해 스위치 (13)으로부터의 위상 에러 v를 적분한다. 또한, 적분기는 적분 결과의 진폭 레벨을 역시 제한하여 그 진폭 제한된 신호를 적분 에러 w로서 가산기(5)에 보낸다.
가산기(5)는 스위치(13)으로부터의 위상 에러와 적분기(4)로부터의 적분 에러 w를 가산하여 그 가산 결과를 리미터(6)에 보낸다.
리미터(6)은 가산기(5)의 가산 출력의 진폭 레벨을 제한하여 그 신호를 VCO (2)에 VCO(2)에 대한 제어 전압 x로서 보낸다.
VCO(2)는 리미터(6)으로부터의 제어 전압 x에 기초하여 클럭들을 발생시켜 클럭들을 귀환 카운터(3)에 보낸다.
따라서, 본 실시예에서는, 4개의 위상 중에 이전 위상 비교에 의하여 규정된 위상에 대한 위상 정보 및 이전 주파수 비교 상태가 저장되며, 현재의 주파수 비교 데이타는 제12도에 도시된 천이 테이블 TA에 따라 이러한 정보 데이타 및 현재의 위상 정보로부터 결정된다. 주파수 비교 상태 및 위상 에러의 표시에 따라서, 위상 에러 자체가 위상 비교 수단(1)의 출력으로서 출력되거나 또는 위상 비교 수단(1)의 출력으로서 출력되는 고정값 +△α또는 -△α로 스위칭된다. 따라서, 위상 에러는 VCO(2)의 안정된 주파수를 보장하도록 제9도에 도시된 바와 같이 언제나 양이다.
예를 들면, 만일 입력 신호의 주파수가 낮다면, 위상 에러는 항상 음이 되어 VCO(2)는 제15도에 도시된 바와 같이 안정된다 따라서, 이러한 경우의 주파수 비교 상태의 천이는 "0"으로부터 "-"로, 또는 "-"로부터 "0"으로 제한된다.
다른 한편으로는, 제17도에 도시된 바와 같이 심지어 입력 신호의 동기 신호의 주파수가 높고 동기 신호 o의 펄스 1D가 없는 경우 조차도 오동작을 할 위험이 없게 된다. 또한, 제18도에 도시된 바와 같이 심지어 입력 신호의 동기 신호의 주파수가 낮으며 동기 신호 o의 펄스 2D가 없는 경우 조차도 역시 오동작을 할 위험이 없게 된다. 따라서, 입력 신호에 동기된 출력이 정확하게 발생될 수 있다.
제12도에 도시된 바와 같은 현재의 주파수 비교 상태를 설정하는데 사용된 천이 테이블 TA는 회로의 크기가 줄어들 수 있도록 룰이 간단한 것이다.
비록 주파수 분할이 4개의 등간격으로 행해졌지만, 전후(前後)의 4분할 위상들이 예를 들어 0°내지 +100°, +100°내지 +180°, -180°내지 -100°및 -100 내지 0°로 표현된 위상들을 선택하므로써 더 넓어질 수 있다. "+" 또는 "-"로의 주파수 비교 상태의 천이 발생이 어렵게 되어 VCO(2)가 더 안정화될 수 있게 된다.
상술된 실시예에서, 제12도에 도시된 천이 테이블 TA는 현재의 주파수 비교 상태를 설정하는데 사용된다. 그러나, 제19도에 도시된 바와 같은 천이 테이블 TB역시 사용될 수 있다.
천이 테이블 TB를 사용하는 경우, 주파수 비교 상태의 천이량이 감소된다. 즉, 현재의 주파수 비교 상태 t는 천이 테이블 TA의 주파수 비교 상태의 천이뿐만 아니라 이전 프레임의 주파수 비교 상태 = "+", 이웃한 위상으로의 현재의 위상 정보의 천이시, 이전 프레임의 주파수 비교 상태 = "-" 및 이웃한 위상으로의 현재의 위상 정보의 천이인 경우에 대해서도 역시 모두 "0"으로 설정된다.
예를 들어, 만일 동기 신호의 주파수가 높다면, 주파수 비교 상태의 천이량은 제20도, 제9도 및 제17도에 도시된 바와 같이 감소될 수 있다. 심지어는 동기 신호의 주파수가 낮은 경우에도, 주파수 비교 상태의 천이량은 제21도, 제15도 및 제18도에 도시된 바와 같이 감소될 수 있다.
천이 테이블 TB를 사용하는 경우, 동기 신호의 주파수가 비정상 입력 신호였다면, 예를 들어 4분할된 위상들이 "2"로부터 "0"으로 또는 "3"으로부터 "1"로와 같이 180°변경된 경우 주파수 비교 상태는 "0"으로 리셋되기 때문에 결국 데드락 (deadlock)을 벗어나게 된다. 따라서, 예를 들어 입력 신호의 동기 신호 주파수가 높은지 또는 낮은지를 모니터링(monitoring) 하는 경우에 "+", "0" 및 "-"의 3개의 레벨들로 표시되는 주파수 비교 상태들을 그대로 사용할 수 있다.
상술된 천이 테이블 TB를 사용하는 경우, 위상 상태 변화가 비정상적으로 변경된 경우 주파수 비교 상태는 "0"으로 리셋된다. 그러나, 제22도에 도시된 바와 같이 "+"로부터 "+"로, 또는 "-"로부터 "-"로 이러한 상태를 유지하는 천이 테이블TC역시 사용될 수 있다. 이에 따라서 주파수 비교 상태의 천이를 더 감소시킨다.
제1도는 주파수 비교 기능을 갖지 않는 종래의 위상 동기 회로의 구성을 도시하는 블럭도.
제2도는 동기 신호가 고주파수를 갖는 입력 신호가 위상 동기 회로에 입력되는 경우의 각각의 신호들의 출력 타이밍을 도시하는 타이밍도.
제3도는 동기 신호가 고주파수를 갖는 경우의 동기 신호들의 주파수 비교 상태들의 천이를 도시하는 천이도.
제4도는 동기 신호가 저주파수를 갖는 입력 신호가 위상 동기 회로에 입력되는 경우의 각각의 신호들의 출력 타이밍을 도시하는 타이밍도.
제5도는 동기 신호가 저주파수를 갖는 경우의 동기 신호들의 주파수 비교 상태들의 천이를 도시하는 천이도.
제6도는 동기 신호가 고주파수를 갖는 입력 신호가 주파수 비교 기능을 갖는 위상 동기 회로에 입력되는 경우의 각각의 신호들의 출력 타이밍을 도시하는 타이밍도.
제7도는 동기 신호가 저주파수를 갖는 입력 신호가 주파수 비교 기능을 갖는 위상 동기 회로에 입력되는 경우의 각각의 신호들의 출력 타이밍을 도시하는 타이밍도.
제8도는 본 발명에 따른 위상 동기 회로의 구성을 도시하는 블럭 회로도.
제9도는 동기 신호가 고주파수를 갖는 입력 신호가 제8도의 위상 동기 회로에 입력되는 경우의 각각의 신호들의 출력 타이밍을 도시하는 타이밍도.
제10도는 주파수가 4로 분할된 경우의 위상 정의에 대한 도시도.
제11도는 제8도의 위상 동기 회로의 램프 발생기에 의하여 발생된 신호의 파형을 도시하는 파형도.
제12도는 제일 간단한 주파수 비교 상태에 따른 천이 테이블.
제13도는 동기 신호가 고주파수를 갖는 경우 제12도의 천이 테이블을 사용하여 동기 신호들의 주파수 비교 상태들의 천이를 도시하는 천이도.
제14도는 고정값 선택 테이블.
제15도는 동기 신호가 저주파수를 갖는 입력 신호가 제8도의 위상 동기 회로에 입력되는 경우의 각각의 신호들의 출력 타이밍을 도시하는 타이밍도.
제16도는 동기 신호가 저주파수를 갖는 경우의 제12도의 천이 테이블을 사용하여 동기 신호들의 주파수 비교 상태들의 천이를 도시하는 천이도.
제17도는 동기 신호가 고주파수를 갖으며 동기 신호가 없는 입력 신호가 제8도의 위상 동기 회로에 입력되는 경우의 각각의 신호들의 출력 타이밍을 도시하는 타이밍도.
제18도는 동기 신호가 저주파수를 가지며 동기 신호가 없는 입력 신호가 제8도의 위상 동기 회로에 입력되는 경우의 각각의 신호들의 출력 타이밍을 도시하는 타이밍도.
제19도는 주파수 비교 상태의 천이를 작게한 주파수 비교 상태의 천이 테이블.
제20도는 동기 신호가 고주파수를 갖는 경우의 제19도의 천이 테이블을 사용하여 동기 신호들의 주파수 비교 상태들의 천이를 도시하는 천이도.
제21도는 동기 신호가 저주파수를 갖는 경우의 제19도의 천이 테이블을 사용하여 동기 신호들의 주파수 비교 상태들의 천이를 도시하는 천이도.
제22도는 주파수 비교 상태의 천이를 역시 더 작게한 주파수 비교 상태의 천이 테이블.
도면의 주요 부분에 대한 부호의 설명
1 : 위상 비교 회로
2 : VCO
3 : 귀환 카운터
4 : 리미터를 갖는 적분기
5 : 가산기
6 : 리미터
11 : 위상 검출기
12 : 에러 검출기
13 : 스위치
14 : 제어 회로
15 : 동기 검출기
112 : 4분할 위상 래치
122 : 위상 에러 래치
141 : 이전 프레임 4분할 위상 래치
142 : 주파수 비교 상태 천이 테이블을 갖는 설정 회로
143 : 이전 프레임 주파수 비교 상태 래치
144 : 고정값 선택 테이블을 갖는 선택기

Claims (9)

  1. 위상 비교 회로에 있어서,
    입력 신호의 위상 정보를 검출하기 위한 검출 수단;
    상기 입력 신호의 위상에 대한 위상 에러를 검출하기 위한 에러 검출 수단;
    상기 에러 검출 수단에 의해 검출된 위상 에러와 복수의 고정값인 위상 에러를 스위칭하기 위한 스위칭 수단; 및
    상기 스위칭 수단의 스위칭을 제어하기 위한 제어 수단
    을 포함하며,
    상기 제어 수단은, 상기 검출 수단에 의해 검출된 위상 정보를 과거 m회분 저장하기 위한 제1 저장 수단; 과거 m회분의 주파수 비교 상태를 저장하기 위한 제2 저장 수단; 상기 검출 수단에 의해 검출된 위상 정보와, 상기 제1 저장 수단에 저장된 위상 정보와, 상기 제2 저장 수단에 저장된 주파수 비교 상태로부터 현재의 주파수 비교 상태를 설정하는 설정 수단; 및 상기 설정 수단에 의해 설정된 주파수 비교 상태와, 상기 에러 검출 수단에 의해 검출된 위상 에러의 표시(sign)에 기초하여 상기 스위칭 수단으로부터 출력되는 위상 에러를 선택하는 선택 수단을 포함하는 것을 특징으로 하는 위상 비교 회로.
  2. 위상 동기 회로에 있어서,
    입력 신호의 위상에 대한 위상 에러를 검출하는 위상 비교 수단;
    상기 위상 비교 수단에 의해 검출된 위상 에러에 기초하여 상기 입력 신호의 위상에 동기한 클럭을 발생하는 발진 수단; 및
    상기 발진 수단으로부터의 클럭을 카운트 다운하는 귀환 카운터 수단을 포함하며,
    상기 위상 비교 수단은, 상기 귀환 카운터 수단에 의해 얻어지는 클럭을 n분주하여 얻어지는 위상과 입력 신호의 위상을 비교하여, 입력 신호의 위상 정보를 검출하는 검출 수단과, 상기 입력 신호에 대한 위상 에러를 상기 귀환 카운터 수단으로부터의 클럭에 기초하여 검출하는 에러 검출 수단과, 상기 에러 검출 수단에 의해 검출된 위상 에러와 복수의 고정값인 위상 에러를 스위칭하여 선택된 에러를 출력하는 스위칭 수단과, 상기 스위칭 수단에서의 스위칭을 제어하는 제어 수단을 포함하며,
    상기 제어 수단은, 상기 검출 수단에 의해 검출된 위상 정보를 과거 m회분 저장하는 제1 저장 수단; 과거 m회분의 주파수 비교 상태를 저장하는 제2 저장 수단; 상기 검출 수단에 의해 검출된 위상 정보와, 상기 제1 저장 수단에 저장된 위상 정보와, 상기 제2 저장 수단에 저장된 주파수 비교 상태로부터 현재의 주파수 비교 상태를 설정하는 설정 수단; 및 상기 설정 수단에 의해 설정된 주파수 비교 상태와 상기 에러 검출 수단에 의해 검출된 위상 에러의 표시에 기초하여 상기 스위칭 수단으로부터 출력되는 위상 에러를 선택하는 선택 수단을 포함하는 것을 특징으로 하는 위상 동기 회로.
  3. 제1항에 있어서, 상기 주파수 비교 상태는 증가, 불변 및 감소 상태인 3개의 상태를 포함하는 것을 특징으로 하는 위상 비교 회로.
  4. 제2항에 있어서, 상기 주파수 비교 상태는 증가, 불변 및 감소 상태인 3개의 상태를 포함하는 것을 특징으로 하는 위상 동기 회로.
  5. 제2항에 있어서, 상기 위상 비교 수단에 의해 검출된 위상 에러 및 상기 입력 신호의 위상으로부터 적분 에러를 검출하기 위한 적분기를 더 포함하며, 상기 적분기에 의해 발생된 상기 적분 에러와 상기 비교 수단에 의해 검출된 상기 위상 에러가 가산기에서 함께 합산되고, 그 출력이 상기 발진 수단에 보내지는 것을 특징으로 하는 위상 동기 회로.
  6. 제1항에 있어서, 상기 복수의 고정값은 포지티브 표시(positive sign)의 위상 에러 및 네거티브 표시(negative sign)의 위상 에러를 포함하는 것을 특징으로 하는 위상 비교 회로.
  7. 제2항에 있어서, 상기 복수의 고정값은 포지티브 표시(positive sign)의 위상 에러 및 네거티브 표시(negative sign)의 위상 에러를 포함하는 것을 특징으로 하는 위상 동기 회로.
  8. 제1항에 있어서, 상기 설정 수단은 상기 검출된 위상 정보, 상기 저장된 위상 정보 및 상기 저장된 주파수 비교 상태로부터 현재의 주파수 비교 상태를 설정하기 위한 천이 테이블(transition table)을 갖는 것을 특징으로 하는 위상 비교 회로.
  9. 제2항에 있어서, 상기 설정 수단은 상기 검출된 위상 정보, 상기 저장된 위상 정보 및 상기 저장된 주파수 비교 상태로부터 현재의 주파수 비교 상태를 설정하기 위한 천이 테이블을 갖는 것을 특징으로 하는 위상 동기 회로.
KR1019950042208A 1994-11-21 1995-11-20 위상비교회로및위상동기회로 KR100402220B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-286278 1994-11-21
JP28627894A JP3395411B2 (ja) 1994-11-21 1994-11-21 位相比較回路及び位相同期回路

Publications (2)

Publication Number Publication Date
KR960020001A KR960020001A (ko) 1996-06-17
KR100402220B1 true KR100402220B1 (ko) 2004-02-25

Family

ID=17702300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950042208A KR100402220B1 (ko) 1994-11-21 1995-11-20 위상비교회로및위상동기회로

Country Status (3)

Country Link
US (1) US5589801A (ko)
JP (1) JP3395411B2 (ko)
KR (1) KR100402220B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926174A (en) * 1995-05-29 1999-07-20 Canon Kabushiki Kaisha Display apparatus capable of image display for video signals of plural kinds
JP3501960B2 (ja) * 1997-10-30 2004-03-02 富士写真フイルム株式会社 画像表示制御装置及び方法
EP0993121B1 (en) * 1998-10-07 2005-12-21 Fujitsu Limited Phase comparator circuit
US6895525B1 (en) * 1999-08-20 2005-05-17 International Business Machines Corporation Method and system for detecting phase-locked loop (PLL) clock synthesis faults
JP3849368B2 (ja) * 1999-09-21 2006-11-22 株式会社富士通ゼネラル Ｐｌｌ回路
KR20090029490A (ko) * 2007-09-18 2009-03-23 삼성전자주식회사 위상 고정 방법 및 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4135166A (en) * 1978-04-26 1979-01-16 Gte Sylvania Incorporated Master timing generator
JPH06197014A (ja) * 1992-12-25 1994-07-15 Mitsubishi Electric Corp 位相同期回路

Also Published As

Publication number Publication date
US5589801A (en) 1996-12-31
JP3395411B2 (ja) 2003-04-14
KR960020001A (ko) 1996-06-17
JPH08149001A (ja) 1996-06-07

Similar Documents

Publication Publication Date Title
US4769704A (en) Synchronization signal generator
KR970006195B1 (ko) 위상동기회로
US5157355A (en) Phase-locked loop device having stability over wide frequency range
EP0798861A1 (en) Phase synchronization system
US4974081A (en) Clock pulse generating circuit
KR100402220B1 (ko) 위상비교회로및위상동기회로
US4617594A (en) Signal generator circuit
JP2635667B2 (ja) 自動周波数制御回路
JP2517014B2 (ja) テレビジョン装置用位相ロックル―プ回路
US5335018A (en) Digital phase-locked loop
EP0479237B1 (en) Phase-locked oscillation circuit system with measure against shut-off of input clock
JP3080007B2 (ja) Ｐｌｌ回路
EP0701330B1 (en) DPLL and destuffing circuit using the same
KR0154789B1 (ko) 직류레벨 포획장치가 결합된 위상동기루프
JP2884643B2 (ja) 位相同期クロック生成装置
KR100207633B1 (ko) 위상동기루프회로
JPH06291644A (ja) Ｐｌｌ回路
JP3042009B2 (ja) Ｐｌｌ周波数シンセサイザ
JPH09107286A (ja) Ｐｌｌ回路
JP2766094B2 (ja) 位相ロックループ
KR950001186Y1 (ko) 시간축 보정 안정화회로
KR100273965B1 (ko) 주파수위상동기루프
KR200157538Y1 (ko) 무조정 전압제어발진기를 가진 위상제어루프회로
KR0182056B1 (ko) 위상 동기 루프 시스템의 사이드 로크 방지 회로
JPS63234630A (ja) 位相同期ル−プの同期補償回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee