JPH04301925A - Ｐｌｌ周波数シンセサイザ - Google Patents
Ｐｌｌ周波数シンセサイザInfo
- Publication number
- JPH04301925A JPH04301925A JP3106339A JP10633991A JPH04301925A JP H04301925 A JPH04301925 A JP H04301925A JP 3106339 A JP3106339 A JP 3106339A JP 10633991 A JP10633991 A JP 10633991A JP H04301925 A JPH04301925 A JP H04301925A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- phase difference
- phase
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 32
- 238000001514 detection method Methods 0.000 claims description 24
- 230000005856 abnormality Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＰＬＬ周波数シンセサ
イザに用いられるアンロックアラーム検出回路に関する
。
イザに用いられるアンロックアラーム検出回路に関する
。
【０００２】
【従来の技術】従来のこの種のアンロックアラーム検出
回路の一例を図２に示す。図２に示すように、電圧制御
発振器１の出力である周波数信号２は可変分周器４に入
力される。可変分周器４は分周数データ信号３で示され
る分周数に設定される。この可変分周器４から出力され
る比較信号５および基準発振器６から出力される基準信
号７は位相比較器８に入力されて位相が比較される。そ
の結果、位相比較器８からは両信号の位相を一致させる
ための制御電圧９が出力され、ローパスフィルタ１０を
介して電圧制御発振器１に供給され、ＰＬＬ周波数シン
セサイザが形成されている。このようなＰＬＬ周波数シ
ンセサイザは、通常ループがロックしているか否かを検
出するために次のようなアラーム検出回路を有する。位
相比較器８からは制御電圧９のほかに、比較信号５と基
準信号７との位相差の幅のパルス信号を含む位相差信号
１１が出力される （図３参照）。位相差信号１１は例
えば図４に示すようなパルス検出回路１７に入力される
。このパルス検出回路１７の出力 （アラーム出力１８
） は、位相差信号１１にパルスのない場合にはある時
定数を持ってハイレベルとなり、パルスの検出された場
合にはすばやくローレベルになるようになっている （
図３参照） 。すなわち、アラーム出力１８がローレベ
ルでアンロックアラームと判定される。パルス検出回路
１７にある時定数を持たせているのは、アラームが短周
期で変化して正確なアラーム検出ができなくなるのを防
ぐためである。
回路の一例を図２に示す。図２に示すように、電圧制御
発振器１の出力である周波数信号２は可変分周器４に入
力される。可変分周器４は分周数データ信号３で示され
る分周数に設定される。この可変分周器４から出力され
る比較信号５および基準発振器６から出力される基準信
号７は位相比較器８に入力されて位相が比較される。そ
の結果、位相比較器８からは両信号の位相を一致させる
ための制御電圧９が出力され、ローパスフィルタ１０を
介して電圧制御発振器１に供給され、ＰＬＬ周波数シン
セサイザが形成されている。このようなＰＬＬ周波数シ
ンセサイザは、通常ループがロックしているか否かを検
出するために次のようなアラーム検出回路を有する。位
相比較器８からは制御電圧９のほかに、比較信号５と基
準信号７との位相差の幅のパルス信号を含む位相差信号
１１が出力される （図３参照）。位相差信号１１は例
えば図４に示すようなパルス検出回路１７に入力される
。このパルス検出回路１７の出力 （アラーム出力１８
） は、位相差信号１１にパルスのない場合にはある時
定数を持ってハイレベルとなり、パルスの検出された場
合にはすばやくローレベルになるようになっている （
図３参照） 。すなわち、アラーム出力１８がローレベ
ルでアンロックアラームと判定される。パルス検出回路
１７にある時定数を持たせているのは、アラームが短周
期で変化して正確なアラーム検出ができなくなるのを防
ぐためである。
【０００３】
【発明が解決しようとする課題】このような従来のアン
ロックアラーム検出回路では、アラーム検出をするのに
時定数を必要とするので、出力周波数を高速に切り換え
て使用する場合に （周波数ホッピングを行う場合に）
アラーム検出が追いつかず、シンセサイザが正常に動作
しているか否かをアラームで判断することができない欠
点があった。
ロックアラーム検出回路では、アラーム検出をするのに
時定数を必要とするので、出力周波数を高速に切り換え
て使用する場合に （周波数ホッピングを行う場合に）
アラーム検出が追いつかず、シンセサイザが正常に動作
しているか否かをアラームで判断することができない欠
点があった。
【０００４】本発明は、このような欠点を除去するもの
で、周波数を高速に切り換えて使用する場合でもＰＬＬ
周波数シンセサイザの異常検出が行えるアンロックアラ
ーム検出回路を備えたＰＬＬ周波数シンセサイザ提供す
ることを目的とする。
で、周波数を高速に切り換えて使用する場合でもＰＬＬ
周波数シンセサイザの異常検出が行えるアンロックアラ
ーム検出回路を備えたＰＬＬ周波数シンセサイザ提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】本発明は、制御電圧に応
じた周波数信号を生成する電圧制御発振器と、分周数デ
ータ信号に応じてこの周波数信号を分周して比較信号を
生成する可変分周器と、基準周波数信号を生成する基準
発振器と、この基準周波数信号の位相と上記可変分周器
の生成する比較信号の位相とを比較して制御電圧にかか
わる電圧およびこの比較信号とこの基準周波数信号との
位相差に相当するパルス信号を含む位相差信号を生成す
る位相比較器と、この制御電圧にかかわる電圧を積分し
た値を制御電圧として上記電圧制御発振器１に与えるロ
ーパスフイルタとを備えたＰＬＬ周波数シンセサイザに
おいて、上記位相比較器で生成された位相差信号と上記
基準発振器が生成した基準周波数信号より充分に周波数
の高いサンプリングクロック信号とサンプリング期間信
号とを入力とし、このサンプリング期間信号が示すサン
プリング期間中にこのサンプリングクロック信号によっ
てこの位相差信号上のパルス信号がサンプリングされた
回数を示すパルス検出回数信号を出力するサンプリング
回路と、このパルス検出回数が所定数以上であるか否か
を検出するアラーム判定回路とを備えたことを特徴とす
る。
じた周波数信号を生成する電圧制御発振器と、分周数デ
ータ信号に応じてこの周波数信号を分周して比較信号を
生成する可変分周器と、基準周波数信号を生成する基準
発振器と、この基準周波数信号の位相と上記可変分周器
の生成する比較信号の位相とを比較して制御電圧にかか
わる電圧およびこの比較信号とこの基準周波数信号との
位相差に相当するパルス信号を含む位相差信号を生成す
る位相比較器と、この制御電圧にかかわる電圧を積分し
た値を制御電圧として上記電圧制御発振器１に与えるロ
ーパスフイルタとを備えたＰＬＬ周波数シンセサイザに
おいて、上記位相比較器で生成された位相差信号と上記
基準発振器が生成した基準周波数信号より充分に周波数
の高いサンプリングクロック信号とサンプリング期間信
号とを入力とし、このサンプリング期間信号が示すサン
プリング期間中にこのサンプリングクロック信号によっ
てこの位相差信号上のパルス信号がサンプリングされた
回数を示すパルス検出回数信号を出力するサンプリング
回路と、このパルス検出回数が所定数以上であるか否か
を検出するアラーム判定回路とを備えたことを特徴とす
る。
【０００６】
【作用】ＰＬＬ周波数シンセサイザの位相比較器８の出
力である位相差信号１１上のパルス信号をサンプリング
回路１３でサンプリング期間信号１２で示される周波数
固定期間中にサンプリングを行い、サンプリングされた
回数が所定回数を超えるとＰＬＬ周波数シンセサイザは
アンロック状態であると見なしてアラーム出力する。
力である位相差信号１１上のパルス信号をサンプリング
回路１３でサンプリング期間信号１２で示される周波数
固定期間中にサンプリングを行い、サンプリングされた
回数が所定回数を超えるとＰＬＬ周波数シンセサイザは
アンロック状態であると見なしてアラーム出力する。
【０００７】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１は本発明のアンロックアラーム検出
回路のブロック図である。図１に示すように、電圧制御
発振器１、可変分周器４、基準発振器６、位相比較器８
およびローパスフィルタ１０によりＰＬＬ周波数シンセ
サイザが形成されている。
して説明する。図１は本発明のアンロックアラーム検出
回路のブロック図である。図１に示すように、電圧制御
発振器１、可変分周器４、基準発振器６、位相比較器８
およびローパスフィルタ１０によりＰＬＬ周波数シンセ
サイザが形成されている。
【０００８】すなわち、この実施例は、図１に示すよう
に、制御電圧９に応じた周波数信号２を生成する電圧制
御発振器１と、分周数データ信号３に応じてこの周波数
信号２を分周して比較信号５を生成する可変分周器４と
、基準周波数信号を生成する基準発振器６と、この基準
周波数信号の位相と可変分周器４の生成する比較信号の
位相とを比較して制御電圧９にかかわる電圧およびこの
比較信号５とこの基準周波数信号との位相差に相当する
パルス信号を含む位相差信号を生成する位相比較器８と
、この制御電圧９にかかわる電圧を積分した値を制御電
圧９として電圧制御発振器１に与えるローパスフィルタ
１０とを備え、さらに、本発明の特徴とする手段として
、位相比較器８で生成された位相差信号と基準発振器６
が生成した基準周波数信号より充分に周波数の高いサン
プリングクロック信号１４とサンプリング期間信号１２
とを入力とし、このサンプリング期間信号１２が示すサ
ンプリング期間中にこのサンプリングクロック信号１４
によって位相差信号１１上のパルス信号がサンプリング
された回数を示すパルス検出回数信号１５を出力するサ
ンプリング回路１３と、このパルス検出回数が所定数以
上であるか否かを検出するアラーム判定回路１６とを備
える。
に、制御電圧９に応じた周波数信号２を生成する電圧制
御発振器１と、分周数データ信号３に応じてこの周波数
信号２を分周して比較信号５を生成する可変分周器４と
、基準周波数信号を生成する基準発振器６と、この基準
周波数信号の位相と可変分周器４の生成する比較信号の
位相とを比較して制御電圧９にかかわる電圧およびこの
比較信号５とこの基準周波数信号との位相差に相当する
パルス信号を含む位相差信号を生成する位相比較器８と
、この制御電圧９にかかわる電圧を積分した値を制御電
圧９として電圧制御発振器１に与えるローパスフィルタ
１０とを備え、さらに、本発明の特徴とする手段として
、位相比較器８で生成された位相差信号と基準発振器６
が生成した基準周波数信号より充分に周波数の高いサン
プリングクロック信号１４とサンプリング期間信号１２
とを入力とし、このサンプリング期間信号１２が示すサ
ンプリング期間中にこのサンプリングクロック信号１４
によって位相差信号１１上のパルス信号がサンプリング
された回数を示すパルス検出回数信号１５を出力するサ
ンプリング回路１３と、このパルス検出回数が所定数以
上であるか否かを検出するアラーム判定回路１６とを備
える。
【０００９】次に、この実施例の動作を説明する。比較
信号５と基準信号７は位相比較器８に入力され、両信号
の位相差の幅のパルス信号を含む位相差信号１１が出力
される。一方、周波数シンセサイザの出力周波数を高速
に切り替えて使用する、いわゆる周波数ホッピングを行
う場合などには、周波数シンセサイザは図５の斜線部に
示すような周波数固定期間と周波数切り替え期間の２つ
を交互に繰り返すことになる。このときにサンプリング
回路１３では、サンプリング期間信号１２で示される周
波数固定期間中、サンプリングクロック信号１４によっ
て位相差信号１１をサンプリングし、位相差信号１１上
のパルス信号をサンプリングした回数を示すパルス検出
回数信号１５を出力する。このパルス検出回数信号１５
はアラーム判定回路１６に入力され、パルス検出回数が
ある所定回数を越える場合に周波数シンセサイザがアン
ロック状態にあると見なし、アラームが出力される。
信号５と基準信号７は位相比較器８に入力され、両信号
の位相差の幅のパルス信号を含む位相差信号１１が出力
される。一方、周波数シンセサイザの出力周波数を高速
に切り替えて使用する、いわゆる周波数ホッピングを行
う場合などには、周波数シンセサイザは図５の斜線部に
示すような周波数固定期間と周波数切り替え期間の２つ
を交互に繰り返すことになる。このときにサンプリング
回路１３では、サンプリング期間信号１２で示される周
波数固定期間中、サンプリングクロック信号１４によっ
て位相差信号１１をサンプリングし、位相差信号１１上
のパルス信号をサンプリングした回数を示すパルス検出
回数信号１５を出力する。このパルス検出回数信号１５
はアラーム判定回路１６に入力され、パルス検出回数が
ある所定回数を越える場合に周波数シンセサイザがアン
ロック状態にあると見なし、アラームが出力される。
【００１０】
【発明の効果】本発明は、以上説明したように、位相比
較をすることによって検出される位相差信号をサンプリ
ングし、位相差を示すパルス信号がサンプリングされた
回数を任意に設定された回数と比較してアラーム検出を
行うので、周波数を高速に切り換えて使用する場合にも
周波数シンセサイザの異常を検出できる効果がある。
較をすることによって検出される位相差信号をサンプリ
ングし、位相差を示すパルス信号がサンプリングされた
回数を任意に設定された回数と比較してアラーム検出を
行うので、周波数を高速に切り換えて使用する場合にも
周波数シンセサイザの異常を検出できる効果がある。
【図１】 本発明実施例の構成を示すブロック構成図
。
。
【図２】 従来例の構成を示すブロック構成図。
【図３】 従来例の動作を示すタイミング図。
【図４】 図２のパルス検出回路の構成を示す接続図
。
。
【図５】 サンプリング期間信号の波形を示す図。
１ 電圧制御発振器
２ 周波数信号
３ 分周数データ信号
４ 可変分周器
５ 比較信号
６ 基準発振器
７ 基準信号
８ 位相比較器
９ 制御電圧
１０ ローパスフィルタ
１１ 位相差信号
１２ サンプリング期間信号
１３ サンプリング回路
１４ サンプリングクロック信号１５ パ
ルス検出回数信号 １６ アラーム判定回路 １７ パルス検出回路 １８ アラーム出力 １９ シンセサイザ出力 ２０ 分周数入力端子 ２１ サンプリング期間信号入力端子２２
サンプリングクロック入力端子２３ アラーム
出力端子
ルス検出回数信号 １６ アラーム判定回路 １７ パルス検出回路 １８ アラーム出力 １９ シンセサイザ出力 ２０ 分周数入力端子 ２１ サンプリング期間信号入力端子２２
サンプリングクロック入力端子２３ アラーム
出力端子
Claims (1)
- 【請求項１】 制御電圧に応じた周波数信号を生成す
る電圧制御発振器と、分周数データ信号に応じてこの周
波数信号を分周して比較信号を生成する可変分周器と、
基準周波数信号を生成する基準発振器と、この基準周波
数信号の位相と上記可変分周器の生成する比較信号の位
相とを比較して制御電圧にかかわる電圧およびこの比較
信号とこの基準周波数信号との位相差に相当するパルス
信号を含む位相差信号を生成する位相比較器と、この制
御電圧にかかわる電圧を積分した値を制御電圧として上
記電圧制御発振器１に与えるローパスフィルタとを備え
たＰＬＬ周波数シンセサイザにおいて、上記位相比較器
で生成された位相差信号と上記基準発振器が生成した基
準周波数信号より充分に周波数の高いサンプリングクロ
ック信号とサンプリング期間信号とを入力とし、このサ
ンプリング期間信号が示すサンプリング期間中にこのサ
ンプリングクロック信号によってこの位相差信号上のパ
ルス信号がサンプリングされた回数を示すパルス検出回
数信号を出力するサンプリング回路と、このパルス検出
回数が所定数以上であるか否かを検出するアラーム判定
回路とを備えたことを特徴とするＰＬＬ周波数シンセサ
イザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3106339A JP3042009B2 (ja) | 1991-03-28 | 1991-03-28 | Ｐｌｌ周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3106339A JP3042009B2 (ja) | 1991-03-28 | 1991-03-28 | Ｐｌｌ周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04301925A true JPH04301925A (ja) | 1992-10-26 |
| JP3042009B2 JP3042009B2 (ja) | 2000-05-15 |
Family
ID=14431093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3106339A Expired - Fee Related JP3042009B2 (ja) | 1991-03-28 | 1991-03-28 | Ｐｌｌ周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3042009B2 (ja) |
-
1991
- 1991-03-28 JP JP3106339A patent/JP3042009B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3042009B2 (ja) | 2000-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0798861B1 (en) | Phase synchronization system | |
| KR100389730B1 (ko) | 위상 동기 루프를 체크하기 위하여 가변 윈도우를 갖는로크-인 검출 회로 및 거기에 사용되는 방법 | |
| KR100205354B1 (ko) | 데이터 분리 회로 | |
| US7567642B2 (en) | Phase detector with extended linear operating range | |
| US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
| US6954510B2 (en) | Phase-locked loop lock detector circuit and method of lock detection | |
| JP3080007B2 (ja) | Ｐｌｌ回路 | |
| JPH04301925A (ja) | Ｐｌｌ周波数シンセサイザ | |
| KR0175252B1 (ko) | 영상처리 시스템의 버스트신호 발생회로 | |
| JP2531269B2 (ja) | 同期検出方式 | |
| JPH0734547B2 (ja) | ミューティング制御回路 | |
| JPH06164381A (ja) | Ｐｌｌの同期はずれ検出回路 | |
| JPH03206725A (ja) | Ｐｌｌロック検出回路 | |
| KR200157538Y1 (ko) | 무조정 전압제어발진기를 가진 위상제어루프회로 | |
| JPS61129922A (ja) | Ｐｌｌロツク状態検出回路 | |
| KR0183733B1 (ko) | 위상동기루프 회로의 동기유지범위 측정장치 | |
| JPS62200823A (ja) | 位相同期発振器の周波数ドリフト検出回路 | |
| KR930004859B1 (ko) | 위상 고정 루프 회로의 위상 검출장치 | |
| KR0183699B1 (ko) | 위상동기루프 회로에 있어서 주파수도입범위 측정회로 | |
| JP2897817B2 (ja) | Ｐｌｌドリフト警報検出回路 | |
| JPH0936734A (ja) | 警報機能付発振回路 | |
| KR20090064715A (ko) | 위상 고정 검출 회로 및 이를 포함한 위상 고정 루프 | |
| JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 | |
| JPH06319091A (ja) | Ａｍ復調器 | |
| JPH06164380A (ja) | 位相同期検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |