JPH06164381A - Ｐｌｌの同期はずれ検出回路 - Google Patents
Ｐｌｌの同期はずれ検出回路Info
- Publication number
- JPH06164381A JPH06164381A JP43A JP31068592A JPH06164381A JP H06164381 A JPH06164381 A JP H06164381A JP 43 A JP43 A JP 43A JP 31068592 A JP31068592 A JP 31068592A JP H06164381 A JPH06164381 A JP H06164381A
- Authority
- JP
- Japan
- Prior art keywords
- output
- pll
- circuit
- voltage
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 ＰＬＬの同期はずれ検出回路に関し、小型、
かつ簡単な回路で同期はずれを検出できるＰＬＬの同期
はずれ検出回路を提供することを目的とする。 【構成】 基準クロックと電圧制御発振器300 の出力ク
ロックの位相を比較して位相差に対応する信号を出力す
る位相比較器100 と、位相比較器100 の出力により出力
クロックの周波数を調整する電圧制御発振器300 を有
し、電圧制御発振器300 から基準クロックと位相同期し
た出力クロックを得るＰＬＬ回路に対して、位相比較器
100 の出力の制御電圧により同期はずれの検出を行うよ
うに構成する。
かつ簡単な回路で同期はずれを検出できるＰＬＬの同期
はずれ検出回路を提供することを目的とする。 【構成】 基準クロックと電圧制御発振器300 の出力ク
ロックの位相を比較して位相差に対応する信号を出力す
る位相比較器100 と、位相比較器100 の出力により出力
クロックの周波数を調整する電圧制御発振器300 を有
し、電圧制御発振器300 から基準クロックと位相同期し
た出力クロックを得るＰＬＬ回路に対して、位相比較器
100 の出力の制御電圧により同期はずれの検出を行うよ
うに構成する。
Description
【０００１】
【産業上の利用分野】本発明はＰＬＬの同期はずれ検出
回路の改良に関するものである。近年の伝送システム
は、１つのマスタクロックに網全体が従属して動作する
同期方式が主流となりつつある。この方式の場合、各伝
送装置は外部より供給される基準クロックから必要な周
波数を生成するため、各種クロック生成回路として位相
同期ループ回路（以下ＰＬＬ回路と称する）を使用する
ことが一般的である。
回路の改良に関するものである。近年の伝送システム
は、１つのマスタクロックに網全体が従属して動作する
同期方式が主流となりつつある。この方式の場合、各伝
送装置は外部より供給される基準クロックから必要な周
波数を生成するため、各種クロック生成回路として位相
同期ループ回路（以下ＰＬＬ回路と称する）を使用する
ことが一般的である。
【０００２】同期方式では、網内のクロックはすべてマ
スタに同期していることを前提にシステムを構築してい
るため、各装置内のクロックが確実に同期している必要
がある。したがって、各装置内では各ＰＬＬ回路の同期
はずれを監視することが必要になってきている。
スタに同期していることを前提にシステムを構築してい
るため、各装置内のクロックが確実に同期している必要
がある。したがって、各装置内では各ＰＬＬ回路の同期
はずれを監視することが必要になってきている。
【０００３】
【従来の技術】図５は従来例のＰＬＬ同期はずれ検出回
路の構成図である。図６は従来例の動作を説明するため
のタイムチャートである。
路の構成図である。図６は従来例の動作を説明するため
のタイムチャートである。
【０００４】図５において、位相比較器１、低域通過フ
ィルタ（以下ＬＰＦと称する）２、電圧制御発振器（以
下ＶＣＯと称する）３、及び分周器４でＰＬＬ回路を構
成し、窓関数発生器（以下WINDOW GENと称する）５と同
期はずれ検出器（以下LOCK DETと称する）６で同期はず
れ検出回路を構成している。
ィルタ（以下ＬＰＦと称する）２、電圧制御発振器（以
下ＶＣＯと称する）３、及び分周器４でＰＬＬ回路を構
成し、窓関数発生器（以下WINDOW GENと称する）５と同
期はずれ検出器（以下LOCK DETと称する）６で同期はず
れ検出回路を構成している。
【０００５】ＰＬＬ回路において、基準となるクロック
（その周波数をｆo ／Ｎとする）を外部から位相比較器
１の一方の入力端子に加え、他方の入力端子にはＶ
ＣＯ３の出力クロック（その周波数をｆo とする）を分
周器４で１／Ｎに分周したクロックを加えて、位相比較
器１で両者の位相を比較し、位相差に比例した電圧を出
力する。この出力電圧をＬＰＦ２を通すことにより得ら
れる低周波（直流）成分をＶＣＯ３に加え、この電圧に
よりＶＣＯ３の出力周波数を調整して位相を合わせる。
（その周波数をｆo ／Ｎとする）を外部から位相比較器
１の一方の入力端子に加え、他方の入力端子にはＶ
ＣＯ３の出力クロック（その周波数をｆo とする）を分
周器４で１／Ｎに分周したクロックを加えて、位相比較
器１で両者の位相を比較し、位相差に比例した電圧を出
力する。この出力電圧をＬＰＦ２を通すことにより得ら
れる低周波（直流）成分をＶＣＯ３に加え、この電圧に
よりＶＣＯ３の出力周波数を調整して位相を合わせる。
【０００６】一方、同期はずれ検出回路内のWINDOW GEN
５で分周器４とＶＣＯ３の出力から、例えば図６(A) の
に示す分周クロックの立ち下がりのタイミングでに
示す窓関数の信号パルスを出力して、LOCK DET６に加え
る。ＰＬＬ回路で位相同期が正常に行われているロック
状態の時は、同図(A) のに示す基準クロックの立ち下
がりのタイミングが上述した窓関数の信号パルスの中心
に来ることを確認する。
５で分周器４とＶＣＯ３の出力から、例えば図６(A) の
に示す分周クロックの立ち下がりのタイミングでに
示す窓関数の信号パルスを出力して、LOCK DET６に加え
る。ＰＬＬ回路で位相同期が正常に行われているロック
状態の時は、同図(A) のに示す基準クロックの立ち下
がりのタイミングが上述した窓関数の信号パルスの中心
に来ることを確認する。
【０００７】次に同図(B) に示すようにＰＬＬ回路で位
相同期がはずれた場合、(B) のに示す分周クロックと
に示す窓関数の信号パルスの波形を基準にとると、
に示す基準クロックは周波数が少しずつ変化してその波
形は流れる形になる。（実際は基準クロックの周波数は
一定でＶＣＯ３の出力クロックの周波数が少しずつ変化
している時でも、この分周クロックを基準にとると、基
準クロックの周波数が少しずつ変化してその波形が流れ
るように見える）。
相同期がはずれた場合、(B) のに示す分周クロックと
に示す窓関数の信号パルスの波形を基準にとると、
に示す基準クロックは周波数が少しずつ変化してその波
形は流れる形になる。（実際は基準クロックの周波数は
一定でＶＣＯ３の出力クロックの周波数が少しずつ変化
している時でも、この分周クロックを基準にとると、基
準クロックの周波数が少しずつ変化してその波形が流れ
るように見える）。
【０００８】この結果、(B) のに示す基準クロックの
立ち下がり又は立ち上がり部分がに示す窓関数の信号
パルスの中心部分に来なくなることがあり、同期がはず
れていると判定する。このようにして同期はずれの検出
を行っていた。
立ち下がり又は立ち上がり部分がに示す窓関数の信号
パルスの中心部分に来なくなることがあり、同期がはず
れていると判定する。このようにして同期はずれの検出
を行っていた。
【０００９】
【発明が解決しようとする課題】上述した方法はＰＬＬ
回路の分周比が大きく、かつ出力周波数（ｆo)が比較的
低周波である場合は有効であるが、出力周波数が非常に
高く（500 ＭＨｚ、１ＧＨｚ等）、分周比も小さいよう
なＰＬＬ回路を構成する必要がある場合、WINDOWGEN
５、LOCK DET６等の回路で扱う周波数が高くなり、回路
規模、消費電力等が増大するという問題点があった。
回路の分周比が大きく、かつ出力周波数（ｆo)が比較的
低周波である場合は有効であるが、出力周波数が非常に
高く（500 ＭＨｚ、１ＧＨｚ等）、分周比も小さいよう
なＰＬＬ回路を構成する必要がある場合、WINDOWGEN
５、LOCK DET６等の回路で扱う周波数が高くなり、回路
規模、消費電力等が増大するという問題点があった。
【００１０】したがって本発明は、小型、かつ簡単な回
路で同期はずれを検出できるＰＬＬの同期はずれ検出回
路を提供することを目的とする。
路で同期はずれを検出できるＰＬＬの同期はずれ検出回
路を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記問題点は図１に示す
回路の構成によって解決される。（請求項１） 基準ク
ロックと電圧制御発振器300 の出力クロックの位相を比
較して位相差に対応する信号を出力する位相比較器100
と、位相比較器100 の出力により出力クロックの周波数
を調整する電圧制御発振器300 を有し、電圧制御発振器
300 から基準クロックと位相同期した出力クロックを得
るＰＬＬ回路に対して、位相比較器100 の出力の制御電
圧により同期はずれの検出を行うように構成する。
回路の構成によって解決される。（請求項１） 基準ク
ロックと電圧制御発振器300 の出力クロックの位相を比
較して位相差に対応する信号を出力する位相比較器100
と、位相比較器100 の出力により出力クロックの周波数
を調整する電圧制御発振器300 を有し、電圧制御発振器
300 から基準クロックと位相同期した出力クロックを得
るＰＬＬ回路に対して、位相比較器100 の出力の制御電
圧により同期はずれの検出を行うように構成する。
【００１２】（請求項２） 前記請求項１に記載のＰＬ
Ｌ同期はずれ検出回路の構成として、前記位相比較器10
0 の出力の制御電圧の正常値範囲を設定し、前記制御電
圧が正常値範囲を超えた時同期はずれと判定する同期は
ずれ検出手段900 を設けて構成する。
Ｌ同期はずれ検出回路の構成として、前記位相比較器10
0 の出力の制御電圧の正常値範囲を設定し、前記制御電
圧が正常値範囲を超えた時同期はずれと判定する同期は
ずれ検出手段900 を設けて構成する。
【００１３】
【作用】図１において、位相比較器100 の出力の制御電
圧の正常値範囲（上限及び下限の基準電圧）を予め同期
はずれ検出手段900 に設定しておく。そして、制御電圧
がこの上限又は下限の基準電圧を超えた時同期はずれと
判定する。
圧の正常値範囲（上限及び下限の基準電圧）を予め同期
はずれ検出手段900 に設定しておく。そして、制御電圧
がこの上限又は下限の基準電圧を超えた時同期はずれと
判定する。
【００１４】上述した同期はずれ検出手段900 は例えば
２個の比較回路を使用して作ることができ、従来よりも
小型、かつ簡単な回路でＰＬＬの同期はずれ検出回路を
実現することが可能となる。
２個の比較回路を使用して作ることができ、従来よりも
小型、かつ簡単な回路でＰＬＬの同期はずれ検出回路を
実現することが可能となる。
【００１５】
【実施例】図２は本発明の実施例のＰＬＬ同期はずれ検
出回路の構成図である。図３は実施例の動作を説明する
ためのタイムチャートである。
出回路の構成図である。図３は実施例の動作を説明する
ためのタイムチャートである。
【００１６】図４は実施例における制御電圧−出力周波
数特性とＰＬＬはずれ領域を示す図である。全図を通じ
て同一符号は同一対象物を示す。
数特性とＰＬＬはずれ領域を示す図である。全図を通じ
て同一符号は同一対象物を示す。
【００１７】本発明が従来例と異なる点は、図５に示す
従来例のWINDOW GEN５、LOCK DET６の回路を除去し、代
わりに、ＶＣＯへの入力制御電圧を監視することにより
ＰＬＬの同期はずれを検出するようにしたことにある。
以下に詳しく説明する。
従来例のWINDOW GEN５、LOCK DET６の回路を除去し、代
わりに、ＶＣＯへの入力制御電圧を監視することにより
ＰＬＬの同期はずれを検出するようにしたことにある。
以下に詳しく説明する。
【００１８】図２において、比較器７の正（＋）の入力
端子、比較器８の負（−）の入力端子にはそれぞれ基準
電圧Ｖx及びＶyを加える。ここにＶxはＬＰＦ２からＶ
ＣＯ３に加える制御電圧であって、ＶＣＯ３で位相調整
が可能な下限に対応し、Ｖyは同様に位相調整が可能な
上限に対応する。そしてＶx≦Ｖyの関係にある。
端子、比較器８の負（−）の入力端子にはそれぞれ基準
電圧Ｖx及びＶyを加える。ここにＶxはＬＰＦ２からＶ
ＣＯ３に加える制御電圧であって、ＶＣＯ３で位相調整
が可能な下限に対応し、Ｖyは同様に位相調整が可能な
上限に対応する。そしてＶx≦Ｖyの関係にある。
【００１９】ＰＬＬ回路が正常状態の時は、ＬＰＦ２の
出力電圧は基準電圧ＶxとＶyの間にあり、比較器７及
び８は"0" 信号を出力するため、論理和回路（以下ＯＲ
回路と称する）９からは"0" を出力してアラームを発出
しない。
出力電圧は基準電圧ＶxとＶyの間にあり、比較器７及
び８は"0" 信号を出力するため、論理和回路（以下ＯＲ
回路と称する）９からは"0" を出力してアラームを発出
しない。
【００２０】ＰＬＬ回路の同期がはずれたり、ＰＬＬ回
路へ入力する基準クロックに異常が発生した場合、ＶＣ
Ｏ３への入力制御電圧が基準電圧Ｖx〜Ｖyの範囲を超え
るため比較器７又は８の出力は"1" を出力し、ＯＲ回路
９からは"1" を出力してアラームを発出し、同期はずれ
の検出を行う。
路へ入力する基準クロックに異常が発生した場合、ＶＣ
Ｏ３への入力制御電圧が基準電圧Ｖx〜Ｖyの範囲を超え
るため比較器７又は８の出力は"1" を出力し、ＯＲ回路
９からは"1" を出力してアラームを発出し、同期はずれ
の検出を行う。
【００２１】図３において、ＰＬＬ回路への入力クロッ
クに（イ）に示すような異常が発生した時、位相比較
器１の出力電圧はその異常の時間（位相調整）中は繰
り返し周波数がひくくなり正（プラス）の期間が多くな
るため、その平均電圧、即ちＬＰＦ２の出力は同図に
示すように、正常時の電圧（Ｖfo）からＶy方向に増加
する。そして位相調整期間中にＶＣＯ３の出力クロック
を１／Ｎ分周したクロックの位相が基準入力クロック
に合うようになってくると、ＬＰＦ２の出力（同図）
は正常時の電圧（Ｖfo）に近づく。
クに（イ）に示すような異常が発生した時、位相比較
器１の出力電圧はその異常の時間（位相調整）中は繰
り返し周波数がひくくなり正（プラス）の期間が多くな
るため、その平均電圧、即ちＬＰＦ２の出力は同図に
示すように、正常時の電圧（Ｖfo）からＶy方向に増加
する。そして位相調整期間中にＶＣＯ３の出力クロック
を１／Ｎ分周したクロックの位相が基準入力クロック
に合うようになってくると、ＬＰＦ２の出力（同図）
は正常時の電圧（Ｖfo）に近づく。
【００２２】そして再び同図（ロ）、（ハ）に示すよう
に、入力クロックに異常が発生すると、位相比較器１
の出力電圧は（ニ）、（ホ）に示すようになり、ＬＰ
Ｆ２の出力電圧は基準電圧Ｖyを超える。この結果、
比較器７からは"1" を出力しＯＲ回路９からも"1" を出
力してアラーム（ＡＬＭ）を発出し、同期はずれを検出
する（図２の参照）。
に、入力クロックに異常が発生すると、位相比較器１
の出力電圧は（ニ）、（ホ）に示すようになり、ＬＰ
Ｆ２の出力電圧は基準電圧Ｖyを超える。この結果、
比較器７からは"1" を出力しＯＲ回路９からも"1" を出
力してアラーム（ＡＬＭ）を発出し、同期はずれを検出
する（図２の参照）。
【００２３】ＬＰＦ２の出力が基準電圧Ｖxより低くな
った時も同様にして、比較器８、ＯＲ回路９から"1" を
出力してアラームを発出し、同期はずれを検出する。上
記動作を説明するためのＬＰＦ２の出力（ＶＣＯ３の制
御電圧）とＶＣＯ３の出力周波数の特性図、及びＰＬＬ
はずれ領域を図４に示す。
った時も同様にして、比較器８、ＯＲ回路９から"1" を
出力してアラームを発出し、同期はずれを検出する。上
記動作を説明するためのＬＰＦ２の出力（ＶＣＯ３の制
御電圧）とＶＣＯ３の出力周波数の特性図、及びＰＬＬ
はずれ領域を図４に示す。
【００２４】この結果、従来よりも小型、かつ簡単な回
路でＰＬＬの同期はずれ検出回路を実現することができ
る。
路でＰＬＬの同期はずれ検出回路を実現することができ
る。
【００２５】
【発明の効果】以上説明したように本発明によれば、小
型、かつ簡単な回路でＰＬＬの同期はずれ検出回路を実
現することができる。
型、かつ簡単な回路でＰＬＬの同期はずれ検出回路を実
現することができる。
【図１】は本発明の原理図、
【図２】は本発明の実施例のＰＬＬ同期はずれ検出回路
の構成図、
の構成図、
【図３】は実施例の動作を説明するためのタイムチャー
ト、
ト、
【図４】は実施例における制御電圧−出力周波数特性と
ＰＬＬはずれ領域を示す図、
ＰＬＬはずれ領域を示す図、
【図５】は従来例のＰＬＬ同期はずれ検出回路の構成
図、
図、
【図６】は従来例の動作を説明するためのタイムチャー
トである。
トである。
100 は位相比較器、300 は電圧制御発振器、900 は同期
はずれ検出手段を示す。
はずれ検出手段を示す。
Claims (2)
- 【請求項１】 基準クロックと電圧制御発振器(300) の
出力クロックの位相を比較して位相差に対応する信号を
出力する位相比較器(100) と、該位相比較器(100) の出
力により出力クロックの周波数を調整する電圧制御発振
器(300) を有し、該電圧制御発振器(300) から該基準ク
ロックと位相同期した出力クロックを得るＰＬＬ回路に
対して、該位相比較器(100) の出力の制御電圧により同
期はずれの検出を行うことを特徴とするＰＬＬの同期は
ずれ検出回路。 - 【請求項２】 前記請求項１に記載のＰＬＬの同期はず
れ検出回路の構成として、 前記位相比較器(100) の出力の制御電圧の正常値範囲を
設定し、前記制御電圧が該正常値範囲を超えた時同期は
ずれと判定する同期はずれ検出手段(900) を設けたこと
を特徴とするＰＬＬの同期はずれ検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06164381A (ja) | 1992-11-20 | 1992-11-20 | Ｐｌｌの同期はずれ検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06164381A (ja) | 1992-11-20 | 1992-11-20 | Ｐｌｌの同期はずれ検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06164381A true JPH06164381A (ja) | 1994-06-10 |
Family
ID=18008228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP43A Withdrawn JPH06164381A (ja) | 1992-11-20 | 1992-11-20 | Ｐｌｌの同期はずれ検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06164381A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004304251A (ja) * | 2003-03-28 | 2004-10-28 | Fujitsu General Ltd | 位相同期発振器のロック判別回路 |
| JP2007189638A (ja) * | 2006-01-16 | 2007-07-26 | Nec Corp | 位相同期回路 |
| WO2010038456A1 (ja) * | 2008-10-02 | 2010-04-08 | 日本電波工業株式会社 | 周波数シンセサイザ |
| JP2010166605A (ja) * | 2006-06-29 | 2010-07-29 | Nippon Dempa Kogyo Co Ltd | 周波数シンセサイザ |
| JP2011155367A (ja) * | 2010-01-26 | 2011-08-11 | Furuno Electric Co Ltd | 基準周波数発生装置 |
-
1992
- 1992-11-20 JP JP43A patent/JPH06164381A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004304251A (ja) * | 2003-03-28 | 2004-10-28 | Fujitsu General Ltd | 位相同期発振器のロック判別回路 |
| JP2007189638A (ja) * | 2006-01-16 | 2007-07-26 | Nec Corp | 位相同期回路 |
| JP4654919B2 (ja) * | 2006-01-16 | 2011-03-23 | 日本電気株式会社 | 位相同期回路 |
| JP2010166605A (ja) * | 2006-06-29 | 2010-07-29 | Nippon Dempa Kogyo Co Ltd | 周波数シンセサイザ |
| JP4644302B2 (ja) * | 2006-06-29 | 2011-03-02 | 日本電波工業株式会社 | 周波数シンセサイザ |
| WO2010038456A1 (ja) * | 2008-10-02 | 2010-04-08 | 日本電波工業株式会社 | 周波数シンセサイザ |
| JP2010088056A (ja) * | 2008-10-02 | 2010-04-15 | Nippon Dempa Kogyo Co Ltd | 周波数シンセサイザ |
| US8466717B2 (en) | 2008-10-02 | 2013-06-18 | Nihon Dempa Kogyo Co., Ltd. | Frequency synthesizer |
| JP2011155367A (ja) * | 2010-01-26 | 2011-08-11 | Furuno Electric Co Ltd | 基準周波数発生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6667663B2 (en) | Phase locked loop circuit | |
| US4131856A (en) | Electrical synchronizing circuits | |
| US5828253A (en) | Phase synchronization system which reduces power consumption and high frequency noise | |
| WO2004047300A1 (en) | Edge synchronized phase-locked loop circuit | |
| US6222400B1 (en) | Lock-in detecting circuit having variable window for checking phase locked loop and method used therein | |
| US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
| JPH06164381A (ja) | Ｐｌｌの同期はずれ検出回路 | |
| JPH0349319A (ja) | 同期検出方式 | |
| KR100498411B1 (ko) | 주파수동기제어방법및이를수행하는위상동기루프 | |
| KR970008806B1 (ko) | 주파수 동기 및 클럭 선택 장치 | |
| JP3034388B2 (ja) | 位相同期発振器 | |
| KR100291004B1 (ko) | 입력 기준신호의 주파수 오프셋 검출장치 | |
| JPH01146426A (ja) | Ｐｌｌ回路 | |
| KR920003362B1 (ko) | 미세 위상차 보정회로 및 보정 방법 | |
| GB2360152A (en) | Control circuit arrangements | |
| KR100217157B1 (ko) | 홀드오버기능을 갖는 아날로그 위상동기루프회로 | |
| KR100346725B1 (ko) | 위상동기루우프회로 | |
| JPH03101311A (ja) | 位相同期発振回路 | |
| JPH03143022A (ja) | 位相同期発振器 | |
| JPS5922420B2 (ja) | Ａｆｃ回路方式 | |
| KR20000015002U (ko) | 주파수호핑시스템 | |
| JPH0458614A (ja) | Ｐｌｌシンセサイザ | |
| JPH0575590A (ja) | 同期クロツク生成回路 | |
| JPH02272911A (ja) | 同期検出回路 | |
| JPH06252910A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |