JP2007189638A - 位相同期回路 - Google Patents

位相同期回路 Download PDF

Info

Publication number
JP2007189638A
JP2007189638A JP2006007854A JP2006007854A JP2007189638A JP 2007189638 A JP2007189638 A JP 2007189638A JP 2006007854 A JP2006007854 A JP 2006007854A JP 2006007854 A JP2006007854 A JP 2006007854A JP 2007189638 A JP2007189638 A JP 2007189638A
Authority
JP
Japan
Prior art keywords
phase
circuit
output
alarm
oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006007854A
Other languages
English (en)
Other versions
JP4654919B2 (ja
Inventor
Masatoshi Ito
匡稔 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006007854A priority Critical patent/JP4654919B2/ja
Publication of JP2007189638A publication Critical patent/JP2007189638A/ja
Application granted granted Critical
Publication of JP4654919B2 publication Critical patent/JP4654919B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】簡単な構成により高精度な発振位相(周波数)で同期発振と自走発振の切り替え制御を可能とし、正常な同期発振状態及び自走発振状態でアラームを発生しないアラーム回路を備える位相同期回路を提供する。
【解決手段】電圧制御発振器6の出力と同期クロックとの位相を比較する位相比較器2に供給電源をオンオフする電源制御回路10を設けるとともに、ループフィルタ4の出力に電圧制御発振器6の自走発振用の電圧を印加する電圧発生回路8を備える。電源制御回路10の電源のオンオフ制御により電圧制御発振器6の同期発振と自走発振の切り替えが可能である。また位相比較器2の出力に閾値により異常を検出するアラーム回路の3を備える。位相同期動作の異常時にアラーム回路3はアラームを出力するが、前記電源制御回路10で電源供給をオフ状態に切り替え、電圧制御発振器を自走発振の動作にするとアラームはノーマルに戻る。
【選択図】図1

Description

本発明は高周波無線通信装置等の位相同期回路に関し、特に、同期クロック等に対する同期/非同期動作の監視(アラーム)機能を有する位相同期回路に関する。
従来、同期式の高周波無線通信システムにおいては、基準信号(リファレンス信号)としての同期クロックを入力し、該同期クロックに位相同期するクロック同期回路により生成したクロック信号を送受信処理に利用する構成が採用され、同期クロックに異常が発生した場合には位相同期回路内の電圧制御発振器を自走発振させてクロック信号を継続的に生成して出力することが知られている(特許文献1参照)。
図4はクロック同期回路を備える高周波無線通信装置の構成例を示す図である。複数系統の送受信装置からなり、各送受信装置は、変復調器11と、送受信回路12と、分波器13と、フィーダ14とから構成される。変復調器11は変調信号と同期クロックを入力して送信信号を出力し、送受信回路12からの中間周波信号を入力して復調信号を出力する。送受信回路12は変復調器11からの送信信号を周波数変換して無線周波信号として分波器13に出力し、分波器13からの無線周波信号を周波数変換して変復調器11に出力する。アンテナのフィーダ14は分波器13の出力を無線送信し、無線受信した受信信号を分波器13に出力する。
ここで送受信回路12は、同期用クロックを入力し、内部に自走発振可能な電圧制御発振器を保有するクロック同期回路を備え、同期用クロックが不良の場合や同期構成が必要無い(一系統のみで使用する)場合には前記電圧制御発振器が自走発振(非同期で動作)して引き続きクロック信号を出力するように構成されている。
また、同期用クロックによる動作の異常時に送受信回路12側より変復調器11側にアラームを送信し、変復調器11側ではアラーム監視とクロック信号の切り替え制御等を行う。前記アラーム信号及び電圧制御発振器の同期/非同期動作の制御信号は、例えば変復調器11と送受信回路12間の信号線を利用して多重化手段等により送受可能である。
図5は送受信回路のクロック同期回路の構成例を示す図である。本クロック同期回路は、基本構成として、分周器1、位相比較器2、ループフィルタ4及び電圧制御発振器6で構成されたPLL(Phase Locked Loop)回路を有し、更に、電圧制御発振器6の入力部に切替器5を設け、ループフィルタ4の電圧出力及びアンプ7を介して出力する内部制御電圧発生回路8の電圧出力の何れかを電圧制御発振器6に切り替え出力するように構成され、更に、位相比較器2の出力にアラーム回路3が接続され、位相比較器2の状態を監視するように構成されている。
このクロック同期回路では、電圧制御発振器6は同期発振と自走発振とが切替器5により切り替え可能であるが、それぞれの動作モードで切替器5が位相同期ループ中又は内部制御電圧発生回路8と電圧制御発振器6の間に直列接続され、その電圧降下等により発振位相(周波数)への影響が生じるおそれがある。
また、位相比較器2にアラーム回路3を接続したにより位相同期動作の監視が可能であり、PLL回路に異常が発生した場合に、位相比較器2の出力の異常を検出してアラーム信号103を出力する。例えば、同期クロック102が無い場合や周波数不良や信号レベル低下などの異常が起きた場合にPLL回路が異常となり位相比較器2が異常レベル等の信号を発生し、アラーム回路3のアラーム信号103は特定論理レベルとなりアラーム状態(アラーム)となり変復調器側に通知する。アラーム監視側の変復調器11は、アラームが発生した場合にこれを検出して、切替信号101を送受信回路12の切替器5に出力することにより、クロック同期回路は電圧制御発振器6の制御電圧をループフィルタ5の出力から内部制御電圧発生器8の出力に切り替えるように制御可能である。しかし、電圧制御発振器6の制御電圧を内部制御電圧発生器8の出力に切り替えた場合、PLL回路はロック状態ではなくなり電圧制御発振器6は自走発振状態となるが、位相比較器2の出力の異常は継続しているから依然としてアラーム回路3はアラームを発生し続ける。
特開平5−30092号公報
前述のように切替器を使用した同期発振と自走発振(非同期発振)の切り替え可能な位相同期回路は、切替器による発振位相(周波数)への影響が生じるおそれがあり、また位相比較器に接続したアラーム回路は、同期クロックの異常時に電圧制御発振器6を正常な自走動作に切り替えてもPLL回路が異常としてアラームを発生し続けるという問題がある。
後者のアラーム回路の問題については、アラーム監視側の変復調器11でこのアラームを無視するか、切替信号101を利用してアラーム信号を変復調器11へ出力しないように構成することが考えられる。
図6はアラーム信号を禁止するようにした構成例を示す図である。基本的なPLL回路の構成は図5に示す構成と同様であるが、アラーム回路3の出力部にアラーム制御回路9を設け、切替信号101により切替器5が内部制御電圧回路8の出力の使用に切り替えた際に、該切替信号101によりアラーム制御回路3を制御してアラーム信号103が変復調器11側へ出力するのを禁止する。
以上のように前述のクロック同期回路は電圧制御発振器の入力部に切替器を設けるとともに、アラーム回路の出力部にアラーム信号の禁止を行うアラーム制御回路を設ける構成を備えるものであり、切替器で生じる電圧降下により発振位相のオフセットを生じやすく、また、アラーム上の問題を解決するためにも回路構成が複雑化する。
(目的)
本発明の主な目的は、以上の課題を解決することにあり、高精度な発振位相(周波数)で同期発振と自走発振の切り替え制御を可能とする位相同期回路を提供することにある。
本発明の他の目的は、簡単な構成により同期発振と自走発振の切り替え制御を可能とする位相同期回路を提供することにある。
本発明の他の目的は、電圧制御発振器の同期発振と自走発振の制御を位相比較器のみの制御により可能とする位相同期回路を提供することにある。
本発明の他の目的は、正常な同期発振状態及び自走発振状態でアラームを発生しないアラーム回路を備える位相同期回路を提供することにある。
本発明の位相同期回路は、電圧制御発振器(例えば図1の6)の出力又はその分周出力(例えば図1の1)と基準信号との位相を比較する位相比較器(例えば図1の2)の出力により前記電圧制御発振器の発振位相を制御する位相同期回路において、前記位相比較器の出力側に電圧制御発振器の自走発振用の電圧を印加する電圧発生回路(例えば図1の8)と、前記位相比較器の電源供給をオンオフ制御する電源制御回路(例えば図1の10)と、を備え、前記位相比較器の出力により位相同期動作の異常を検出してアラームを出力するアラーム回路(例えば図1の3)を備え、また、前記アラーム回路の出力により前記位相同期回路の位相同期動作を監視する監視装置(例えば図4の11)を備え、前記監視装置は位相同期回路の位相同期動作の異常時に前記電源制御回路を制御して前記位相比較器の電源供給をオフ状態に切り替えることを特徴とする。
本発明の位相同期回路は、電圧制御発振器の出力又はその分周出力と基準信号との位相を比較する位相比較器の出力により前記電圧制御発振器の発振位相を制御する位相同期回路において、前記位相比較器の出力側に自走発振用の電圧を印加する電圧発生回路と、前記基準信号を監視し、該基準信号が正常状態のとき前記位相比較器の供給電源をオン状態に制御し、異常状態のとき前記位相比較器の供給電源をオフ状態に制御する監視制御回路(例えば図3の11)と、を備え、前記位相比較器の出力により位相同期動作の異常を検出してアラームを出力するアラーム回路を備え、また、前記アラーム回路の出力により前記位相同期回路の位相同期動作を監視する監視装置(例えば図4の11)を備え、前記監視装置は位相同期回路の位相同期動作の異常時に前記基準信号の送信のオフ状態に切り替えることを特徴とする。
また、本発明は前記監視装置としての機能を有する変復調器と、該変復調器に接続された周波数変換機能を有する送受信回路とからなる高周波無線通信装置における前記送受信回路に設けられた前記位相同期回路であって、前記基準信号を前記変復調器側から同期クロックとして入力し、前記アラーム回路の出力を前記変復調器に送信することを特徴とする。
本発明によれば、電圧制御発振器の制御入力部に切替手段を接続しないので、高精度な位相(周波数)の発振動作が可能であり、また、回路切り替え制御を行うことなく同期発振と自走発振の動作切り替えが可能である。
アラーム回路を接続する位相比較器の供給電源の制御により同期発振と自走発振を切り替え制御するため、正常な同期発振及び自走発振の何れでもアラームを発生しないアラーム回路が実現される。
また、切替手段が不要であるとともに監視側でアラームを無視する処理やアラームを禁止するアラーム制御回路の追加等が不要であるから簡単な構成で同期発振と自走発振の切り替え制御及び監視が可能となる。
本発明によれば、アラーム監視装置側は基準信号(同期クロック)が不良時に一度アラームを受信した後、切替信号を出力して位相比較器の電源供給をオフとして動作を切り替えるからアラームはノーマル状態に戻すことができる。しかも、位相同期回路が同期発振と自走発振のどちらで運用されているかの判断も前記アラームの発生により判断可能である。
また、同期クロックを送信する回路に異常が無く、切替信号により位相比較器の電源供給をオン状態とし再度同期発振のモードに切り替えても再度アラームが発生するようであれば、PLL系の異常として判断可能である。
更に、アラーム監視側では、同期クロックが正常の場合でも切替信号で位相比較器の電源供給をオフ状態にすることにより、アラームを発生させることなく自走発振モードに切り替え可能である。
また、初期状態が同期クロック無しの場合でも同期クロックに異常が発生した場合と同様に動作し、問題なく自走発振に切り替わる。
本発明の位相同期回路の実施の形態として、同期/非同期動作の監視機能を有する例えば図4に示すような高周波送受信装置等のクロック同期回路の例により説明する。
(構成の説明)
図1は本発明のクロック同期回路の一実施の形態を示す図である。
本実施の形態では、図6に示す従来回路における同期クロック102の使用/未使用の切り替えに関する切替器5とアラーム制御回路9を削除し、切替信号101により位相比較器102の供給電源電圧のオンオフ制御を行う構成を備える。
クロック同期回路の基本構成として、PLL回路を構成する位相比較器2、ループフィルタ4、電圧制御発振器6、必要により分周器1を備え、更に内部制御電圧発生器8とバッファ用のアンプ7を備え、内部制御電圧発生器8の出力はアンプ7を介してループフィルタ4の出力と電圧制御発振器6の入力の間に直接供給するように構成する。また、位相比較器2にはその電源電圧をオンオフ制御を行う電源制御回路10を設け、該電源制御回路10に切替信号101が供給され、更にアラーム回路3は位相比較器2の出力に接続され、その出力状態を監視する。
ここで、電圧制御発振器6は同期クロック102による同期発振状態で予め設定された所定周波数で発振するように、その電圧制御端子に内部制御電圧発生器8の直流出力が印加される。つまり、同期クロック102による同期発振状態では、位相比較器2の出力は負帰還信号として零レベルを中心とした僅かな位相誤差に応じた信号レベルを出力し、該信号と内部制御電圧発生器8の直流出力との合成値で電圧制御発振器6が同期発振状態となる。
また、位相比較器2は外部から入力される同期クロック102を基準信号(リファレンス信号)として電圧制御発振器6の出力と位相を比較する機能を有する。具体的には同期クロック102と電圧制御発振器6の発振出力とを二重平衡変調器等で乗算する同期検波機能を有し、位相比較器2への電源の供給状態では両信号の位相差に相当するパルス状又はアナログ状信号が出力され、その直流成分が前記位相誤差の信号となり電源の非供給状態では例えばゼロ出力である。
位相比較器2の出力はループフィルタ4及びアラーム回路3に供給されるが、ループフィルタ4は位相比較器2の出力を平滑して位相誤差に相当する信号レベルが制御電圧として電圧制御発振器6に出力し、電圧制御発振器6の発振出力の位相が同期クロック102と同期するように負帰還制御が行われる。ここで電圧制御発振器6の発振出力の周波数は同期クロック102と同じ周波数又は分周器1の分周比の逆数倍の周波数になる。また、アラーム回路も基本的には位相比較器2の出力を入力し、同様にその直流電圧を監視する機能を有する。
図2はアラーム回路等のより具体的な構成例を示す図である。アラーム回路32は、位相比較器2の出力とループフィルタ4の接続点に入力部を接続した全波整流回路31と、全波整流回路31の出力に、例えばスイッチ素子としてのソース接地型のPチャネル型のMOS型トランジスタQのゲートを接続し、該MOS型トランジスタQのドレインは負荷抵抗RLを介して電源Vに接続し、前記負荷抵抗RLとドレインの接続点に抵抗R及びコンデンサCからなる時定数回路を接続し、コンデンサCの電圧をアラーム信号103として監視側等に出力するように構成される。時定数回路の接続により位相比較器2の瞬間的な異常状態でのアラームの発生が防止でき、また、アラームの発生までの時間を調整可能である。
位相比較器2は電源のオンオフ制御を行う電源制御回路10を備え、電源供給されたPLL回路の動作時には高周波の同期検波出力を出力し、全波整流回路31は同期検波出力を入力し内部のフィルタによりループフィルタ32と同様に位相誤差に応じた信号レベルの低周波の直流成分を生成し、該直流成分は整流回路により常に正方向の信号としてMOS型トランジスタQのゲートに出力される。
PLL回路の正常動作時にはこの直流出力は低レベルの負帰還信号であり、このときMOS型トランジスタQはゲート電位が閾値以下のためチャネルが形成されて導通し、コンデンサCの電荷は抵抗Rを介して放電され、アラーム信号103はローレベルでありアラーム状態(アラーム)を出力しない。一方、PLL回路の異常動作時には全波整流回路31は位相比較器2の大きな位相誤差出力により正の直流成分を出力するため、MOS型トランジスタQのゲート電位が閾値以上となって非導通となり、コンデンサCは負荷抵抗RL、抵抗Rを介して充電され、アラーム信号103はハイレベルとなりアラームの出力となる。
このように同期クロック102と電圧制御発振器6の出力との位相誤差が大きい場合はアラーム回路32のアラーム信号103にアラームが出力される。アラーム状態となると監視側はこれを検出し切替信号101を電源制御回路10に出力し、電源制御回路10は位相比較器2の電源をオフに切り替える。この結果、位相比較器2の出力信号は零となり全波整流回路31の直流出力も零となり、コンデンサCの充電電荷が導通したMOS型トランジスタQを介して放電し、アラーム信号103はノーマル状態に戻る。
このときループフィルタ32の出力も零に低下するが、内部制御電圧発生器8の出力が電圧制御発振器6に印加されており、該出力により決定される周波数の発振動作が継続し、電圧制御発振器6は自走発振状態となる。この状態でも位相比較器2の出力が零レベルであるからアラーム回路32からのアラーム信号103はアラーム状態とはならない。
以上のように本実施の形態では、電圧制御発振器6の電圧制御入力部には上記の位相比較器2の出力と内部制御電圧発生器8の出力が接続されており、位相比較器2の電源がオフとなり位相比較器2の出力が無い場合には内部制御電圧発生器6の出力のみで動作する。
また、切替信号101により電源制御回路10を制御することで位相比較器2の電源をオン(ON)/オフ(OFF)でき、同期クロック102を使用しない場合は位相比較器2の電源を落とすように構成されている。
(動作の説明)
図4に示す高周波無線通信装置に適用した例により本実施の形態の動作を詳細に説明する。
まず初期状態として、クロック同期回路に同期クロック102が正常に供給され、電圧制御発振器6が同期クロックで動作しているとすると、位相比較器2は同期クロック102と電圧制御発振器6の発振出力との位相差に相当する位相誤差信号を出力し、電圧制御発振器の発振位相のずれに対する負帰還制御を行ってロック状態で動作する。
この状態で同期クロック102の周期、信号レベルの大幅変動、同期クロックの断状態等、同期クロック102に異常が発生した場合、位相比較器2の出力は大きく変化し、MOS型トランジスタの所定の閾値を越え、該トランジスタがオフ状態となるとコンデンサCの電圧が上昇し、アラーム信号103は同期が外れを示すハイレベルとなりアラーム状態を示すこととなる。
アラーム信号103は変復調器等のアラーム監視側に送信され、アラーム監視側では電圧制御発振器6が同期クロック102を使用した制御状態から内部制御電圧発生器8の出力による自走発振に切り替えるとともに、位相比較器2の電源を落とすよう設定された切替信号101を送受信回路に出力する。
送受信回路のクロック同期回路は、電圧制御発振器6が自走制御に切り替るとともに、位相比較器2の電源が落ちるため、その出力はゼロとなりMOS型トランジスタのゲート電圧が低下し、該トランジスタが導通してドレインが接地状態になり、コンデンサCが放電するため、同期が外れた状態でも、アラーム信号103はローレベルとなりノーマル状態に戻る。
以上、クロック同期回路の同期クロックによる電圧制御発振器6のロック状態から非ロック状態の自走動作までのアラーム動作によるアラーム監視側の利点を取り纏めると以下のようになる。
(1)アラーム監視側は同期クロック102の不良時に一度アラームが発生(受信)した後に切替信号101を切り替えるので、その後、アラームはノーマル状態に戻るものの、クロック同期回路が同期クロック102による発振(同期発振)と内部制御電圧発生器8の出力による発振(自走発振)のどちらで運用されているかが判断できる。
(2)同期クロック102を送信する回路に異常が無く、切替信号101により位相比較器2をオンに切り替えることにより、再度同期クロック102を使用するモードに切り替えても再度アラームが発生するようであれば、PLL系の異常として判断できる。
(3)アラーム監視側では、同期クロック102が正常の場合でも切替信号101により位相比較器2の電源をON/OFFすることにより、アラームを発生させることなく内部制御電圧発生器8の出力を使用するモードにすることができる。
(4)初期状態が同期クロック102無しの場合でも上記で同期クロック102に異常が発生した場合と同様に動作し、問題なく内部制御電圧発生器8の出力を使用する状態に切り替わる。
(他の実施の形態)
図3は本発明の他の実施の形態の構成を示す図である。本実施の形態では、アラーム監視側からの切替信号101により位相比較器2の電源を制御する代わりに、同期クロックの異常時にクロック同期回路側で自発的に内部制御電圧発生器8の出力に切り替える機能を持たせたものである。
本実施の形態のPLL構成は図1、2に示す実施の形態と同様であるが、同期クロックの入力部に同期クロック102がPLLの同期動作のために、正常状態か異常状態かをモニタし位相比較器2の電源制御を行う監視制御回路11を設け、同期クロック102が正常な場合は監視制御回路11が位相比較器2の電源をON状態として同期動作とし、同期クロック102が異常の場合には位相比較器2の電源をOFF状態として内部制御電圧発生器8の出力による自走動作とする。
同期クロックの異常発生時に、アラーム回路3がアラームを発生するまでの時間よりも、監視制御回路11が同期クロック102をモニタして位相比較器2の電源をOFF状態にするまでの時間を長くなるように設定する。この設定により同期クロック102による動作から内部制御電圧発生器8の出力による動作に切り替わった場合にも位相比較器2の電源がOFF状態となるまでの間はアラームを発生させることができる。
また、電圧制御発振器6を内部制御電圧発生器8の出力からループフィルタ4の出力による動作に切り替えた場合にも、位相比較器2によって位相の引き込みが行われるまではアラームが発生するので、アラームを監視することにより同期発振動作と自走発振動作のどちらで動作しているかが判断できる。
本実施の形態では、アラーム監視側は同期クロック102の使用/不使用の切り替え信号を送信する代わりに、同期クロック102の送信をON/OFFすることにより、ループフィルタの出力による位相同期発振と内部制御電圧発生器8の出力を使用する自走同期(非同期)発振のモード切替が可能である。
本発明のクロック同期回路の一実施の形態を示す図である。 本発明のアラーム回路等のより具体的な構成例を示す図である。 本発明の他の実施の形態の構成を示す図である。 高周波無線通信装置の構成例を示す図である。 送受信回路のクロック同期回路の構成例を示す図である。 アラーム信号を禁止するようにした構成例を示す図である。
符号の説明
1 分周器
2 位相比較器
3 アラーム回路
4 ループフィルタ
5 切替器
6 電圧制御発振器
7 アンプ(バッファアンプ)
8 内部制御電圧発生器
9 アラーム制御回路
10 電源制御回路
11 監視制御回路

Claims (10)

  1. 電圧制御発振器の出力又はその分周出力と基準信号との位相を比較する位相比較器の出力により前記電圧制御発振器の発振位相を制御する位相同期回路において、前記位相比較器の出力側に電圧制御発振器の自走発振用の電圧を印加する電圧発生回路と、前記位相比較器の電源供給をオンオフ制御する電源制御回路と、を備えることを特徴とする位相同期回路。
  2. 前記位相比較器の出力により位相同期動作の異常を検出してアラームを出力するアラーム回路を備えたことを特徴とする請求項1記載の位相同期回路。
  3. 前記アラーム回路の出力により前記位相同期回路の位相同期動作を監視する監視装置を備え、前記監視装置は位相同期回路の位相同期動作の異常時に前記電源制御回路を制御して前記位相比較器の電源供給をオフ状態に切り替えることを特徴とする請求項2記載の位相同期回路。
  4. 電圧制御発振器の出力又はその分周出力と基準信号との位相を比較する位相比較器の出力により前記電圧制御発振器の発振位相を制御する位相同期回路において、前記位相比較器の出力側に自走発振用の電圧を印加する電圧発生回路と、前記基準信号を監視し、該基準信号が正常状態のとき前記位相比較器の供給電源をオン状態に制御し、異常状態のとき前記位相比較器の供給電源をオフ状態に制御する監視制御回路と、を備えたことを特徴とする位相同期回路。
  5. 前記位相比較器の出力により位相同期動作の異常を検出してアラームを出力するアラーム回路を備えたことを特徴とする請求項4記載の位相同期回路。
  6. 前記アラーム回路の出力により前記位相同期回路の位相同期動作を監視する監視装置を備え、前記監視装置は位相同期回路の位相同期動作の異常時に前記基準信号の送信のオフ状態に切り替えることを特徴とする請求項5記載の位相同期回路。
  7. 前記アラーム回路がアラームを発生するまでの時間より、前記監視制御回路が前記基準信号を監視して前記位相比較器の供給電源をオフ状態にするまでの時間を長く設定したことを特徴とする請求項5又は6記載の位相同期回路。
  8. 前記アラーム回路は、前記位相比較器の出力の位相誤差の信号レベルを所定閾値と比較して同期発振動作の異常を検出することを特徴とする請求項2、3、5、6又は7記載の位相同期回路。
  9. 前記監視装置としての機能を有する変復調器と、該変復調器に接続された周波数変換機能を有する送受信回路とからなる高周波無線通信装置における前記送受信回路に設けられた位相同期回路であって、前記基準信号を前記変復調器側から同期クロックとして入力し、前記アラーム回路の出力を前記変復調器に送信することを特徴とする請求項3又は6記載の位相同期回路。
  10. 前記位相比較器の出力と前記電圧制御発振器の間にループフィルタを備え、前記電圧発生回路は自走発振用の電圧を前記ループフィルタと前記電圧制御発振器の接続点にバッファ用のアンプを介して印加したことを特徴とする請求項1ないし9の何れかの請求項記載の位相同期回路。
JP2006007854A 2006-01-16 2006-01-16 位相同期回路 Expired - Fee Related JP4654919B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006007854A JP4654919B2 (ja) 2006-01-16 2006-01-16 位相同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006007854A JP4654919B2 (ja) 2006-01-16 2006-01-16 位相同期回路

Publications (2)

Publication Number Publication Date
JP2007189638A true JP2007189638A (ja) 2007-07-26
JP4654919B2 JP4654919B2 (ja) 2011-03-23

Family

ID=38344484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006007854A Expired - Fee Related JP4654919B2 (ja) 2006-01-16 2006-01-16 位相同期回路

Country Status (1)

Country Link
JP (1) JP4654919B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020009163A (ja) * 2018-07-09 2020-01-16 ホーチキ株式会社 判定システム

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56136037A (en) * 1980-03-26 1981-10-23 Nec Corp Phase synchronizing oscillator
JPS58101526A (ja) * 1981-12-11 1983-06-16 Nec Corp Pll回路
JPH01232828A (ja) * 1988-03-12 1989-09-18 Nissin Electric Co Ltd Pll回路
JPH0376427A (ja) * 1989-08-18 1991-04-02 Mitsubishi Electric Corp Pll回路
JPH04165818A (ja) * 1990-10-30 1992-06-11 Nec Corp 位相同期発振器の異常検出回路
JPH05227022A (ja) * 1992-02-13 1993-09-03 Matsushita Electric Ind Co Ltd Pll装置
JPH0568132U (ja) * 1992-02-20 1993-09-10 日本電気株式会社 チャージポンプ式pll装置
JPH05304468A (ja) * 1992-04-27 1993-11-16 Fujitsu Ltd 位相同期ループ回路
JPH06164381A (ja) * 1992-11-20 1994-06-10 Fujitsu Ltd Pllの同期はずれ検出回路
JPH06197014A (ja) * 1992-12-25 1994-07-15 Mitsubishi Electric Corp 位相同期回路
JPH0964731A (ja) * 1995-08-29 1997-03-07 Oki Electric Ind Co Ltd 位相同期回路
JP2001211069A (ja) * 2000-01-25 2001-08-03 Nec Miyagi Ltd Pll回路
JP2003348027A (ja) * 2002-05-23 2003-12-05 Toshiba Corp Pmp無線アクセスシステムの加入者端末

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56136037A (en) * 1980-03-26 1981-10-23 Nec Corp Phase synchronizing oscillator
JPS58101526A (ja) * 1981-12-11 1983-06-16 Nec Corp Pll回路
JPH01232828A (ja) * 1988-03-12 1989-09-18 Nissin Electric Co Ltd Pll回路
JPH0376427A (ja) * 1989-08-18 1991-04-02 Mitsubishi Electric Corp Pll回路
JPH04165818A (ja) * 1990-10-30 1992-06-11 Nec Corp 位相同期発振器の異常検出回路
JPH05227022A (ja) * 1992-02-13 1993-09-03 Matsushita Electric Ind Co Ltd Pll装置
JPH0568132U (ja) * 1992-02-20 1993-09-10 日本電気株式会社 チャージポンプ式pll装置
JPH05304468A (ja) * 1992-04-27 1993-11-16 Fujitsu Ltd 位相同期ループ回路
JPH06164381A (ja) * 1992-11-20 1994-06-10 Fujitsu Ltd Pllの同期はずれ検出回路
JPH06197014A (ja) * 1992-12-25 1994-07-15 Mitsubishi Electric Corp 位相同期回路
JPH0964731A (ja) * 1995-08-29 1997-03-07 Oki Electric Ind Co Ltd 位相同期回路
JP2001211069A (ja) * 2000-01-25 2001-08-03 Nec Miyagi Ltd Pll回路
JP2003348027A (ja) * 2002-05-23 2003-12-05 Toshiba Corp Pmp無線アクセスシステムの加入者端末

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020009163A (ja) * 2018-07-09 2020-01-16 ホーチキ株式会社 判定システム
JP7106377B2 (ja) 2018-07-09 2022-07-26 ホーチキ株式会社 判定システム

Also Published As

Publication number Publication date
JP4654919B2 (ja) 2011-03-23

Similar Documents

Publication Publication Date Title
US8975973B2 (en) Oscillation frequency adjusting apparatus, oscillation frequency adjusting method, and wireless communication apparatus
KR102056233B1 (ko) 웨이크-업 검출기
CN101557227A (zh) 用于非接触电能传输的自适应谐振控制方法
JPH06284069A (ja) 移動無線機
US5483180A (en) Data and clock recovery circuit
CN109120393B (zh) 一种低功耗时钟数据恢复电路及接收机
JP4654919B2 (ja) 位相同期回路
JPH11308102A (ja) 位相同期回路
US6339625B1 (en) Clock generation circuit
US10756823B2 (en) Low power heartbeat for low power mode
KR101675142B1 (ko) 수신기의 잡음 제거 장치 및 그 방법
JP2010130424A (ja) 動作制御装置、無線受信装置及び動作制御方法
JP2011182157A (ja) 動作制御装置、無線受信装置及び動作制御方法
JP3516664B2 (ja) 基準クロック発生装置
JPH06338784A (ja) 位相同期回路
JP2007235577A (ja) 位相同期ループ回路及びこの位相同期ループ回路の制御方法
JPH10154923A (ja) 信号変換装置と無線通信機
JP2007243514A (ja) 無線起動装置
JP2000022529A (ja) 位相同期回路
JP2008199355A (ja) Pll回路
JP4921811B2 (ja) 位相同期ループ回路及びこの位相同期ループ回路で使用される制御方法
JPH02311022A (ja) 位相同期発振器の安定回路
JP2009212659A (ja) 位相差補正回路及び位相差補正方法
CN110932719A (zh) 开关电源的时钟信号切换方法
JPH0530095A (ja) 位相同期発振回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081212

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees