CN109120393B - 一种低功耗时钟数据恢复电路及接收机 - Google Patents
一种低功耗时钟数据恢复电路及接收机 Download PDFInfo
- Publication number
- CN109120393B CN109120393B CN201811130937.5A CN201811130937A CN109120393B CN 109120393 B CN109120393 B CN 109120393B CN 201811130937 A CN201811130937 A CN 201811130937A CN 109120393 B CN109120393 B CN 109120393B
- Authority
- CN
- China
- Prior art keywords
- voltage
- frequency
- controlled oscillator
- output
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 46
- 239000003990 capacitor Substances 0.000 claims description 36
- 238000012544 monitoring process Methods 0.000 claims description 30
- 230000001360 synchronised effect Effects 0.000 claims description 15
- 239000013078 crystal Substances 0.000 claims description 3
- 238000004891 communication Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明适用于通信技术领域，提供了一种低功耗时钟数据恢复电路及接收机，其包括基于锁相环的时钟数据恢复电路、失锁监控模块和唤醒电路，所述时钟数据恢复电路包括鉴频器、环路滤波器和压控振荡器。本发明可以有效降低的鉴频器的耗电量，从而降低时钟数据恢复电路或接收机的功耗，避免鉴频器持续启动而耗费大量电能。
Description
技术领域
本发明属于通信技术领域，尤其涉及一种低功耗时钟数据恢复电路及接收机。
背景技术
随着通信技术的不断发展，各种通信设备层出不穷，为实现全球化的高速信息网络做出了卓著共享。在通信系统中，时钟信号通常不会伴随着数据流一起传送，因此，通信系统的接收机通常需要使用时钟数据恢复系统(clock and data recovery system，CDR)，从数据流中提取时钟信息，然后利用提取到的时钟信息去采样接收到的数据流。在CDR电路中，一般都会使用含有鉴相器(Phase Detector，PD)的锁相环(Phase Lock Loop，PLL)来实现时钟信息与数据流的频率和相位的同步，从而实现对数据流的时钟信息的提取。而为了提高CDR电路对于时钟信息的捕获范围和捕获速度，可以增加使用鉴频器(FrequencyDetector，FD)来帮助CDR电路获取数据流的频率信息。然而，FD电路的耗电量一般比较大，会严重增加CDR电路或接收机的功耗。
发明内容
有鉴于此，本发明实施例提供了一种低功耗时钟数据恢复电路及接收机，以解决现有技术中因为FD的耗电量较大，严重增加了CDR电路或接收机的功耗的问题。
本发明实施例的第一方面提供了一种低功耗时钟数据恢复电路，其包括基于锁相环的时钟数据恢复电路、失锁监控模块和唤醒电路，所述时钟数据恢复电路包括鉴频器、环路滤波器和压控振荡器；
所述失锁监控模块的第一输入端与所述鉴频器的输出端电连接，所述失锁监控模块的第二输入端与所述唤醒电路的输出端电连接，所述失锁监控模块的控制端与所述鉴频器的受控端电连接；
所述鉴频器的第一输入端与所述压控振荡器的第一输出端电连接，所述鉴频器的第二输入端与所述压控振荡器的第二输出端电连接；
所述唤醒电路的输入端与所述环路滤波器的第一输出端电连接，所述环路滤波器的第二输出端与所述压控振荡器的输入端电连接；
所述失锁监控模块未监测到所述鉴频器输出的频率误差信号时，控制所述鉴频器关闭；所述唤醒电路监测到所述环路滤波器输出的电压信号的值发生突变时，向所述失锁监控模块输出唤醒信号；所述失锁监控模块接收到所述唤醒信号时，控制所述鉴频器开启。
在一个实施例中，所述时钟数据恢复电路还包括鉴相器、第一电荷泵、第二电荷泵和加法器；
所述鉴相器的第一输入端和所述鉴频器的第三输入端接入数据流，所述鉴相器的第二输入端与所述压控振荡器的第一输出端电连接，所述鉴相器的输出端与所述第一电荷泵的输入端电连接；
所述第一电荷泵的输出端与所述加法器的第一输入端电连接；
所述鉴频器的输出端还与所述第二电荷泵的输入端电连接；
所述第二电荷泵的输出端与所述加法器的第二输入端电连接；
所述加法器的输出端与所述环路滤波器的输入端电连接；
所述鉴相器比较所述数据流和所述压控振荡器输出的信号的相位差，并产生相位差信号输出至所述第一电荷泵；所述第一电荷泵将所述相位差信号的电压值转换为第一电流量，并输出至所述加法器；所述鉴频器开启时比较所述数据流和所述压控振荡器输出的信号的频率差，并产生频率差信号输出至所述第二电荷泵；所述第二电荷泵将所述频率差信号的电压值转换为第二电流量，并输出至所述加法器；所述加法器对所述第一电流量和所述第二电流量进行加法运算得到第三电流量，并输出至所述环路滤波器；所述环路滤波器滤除所述第三电流量中的高频分量产生电压信号，并输出至所述压控振荡器，以调节所述压控振荡器输出的信号的相位和频率；所述压控振荡器输出的信号的相位和频率与所述数据流同步时，所述鉴频器不输出频率误差信号；所述压控振荡器输出的信号的相位或频率与所述数据流不同步时，所述环路滤波器输出的电压信号的值发生突变。
在一个实施例中，所述环路滤波器包括低通滤波器。
在一个实施例中，所述低通滤波器为二阶无源低通滤波器，所述二阶无源低通滤波器包括第一电容、分压电阻和第二电容；
所述第一电容的正极和所述分压电阻的一端电连接，构成所述环路滤波器的输入端和输出端；
所述第一电容的负极和所述第二电容的负极接地；
所述分压电阻的另一端与所述第二电容的正极电连接；
其中，所述第一电容的电容值远小于所述第二电容的电容值。
在一个实施例中，所述压控振荡器为LC压控振荡器、RC压控振荡器、晶体压控振荡器或环形压控振荡器。
在一个实施例中，所述失锁监控模块包括处理器。
在一个实施例中，所述唤醒电路包括触发器和/或电压比较器。
在一个实施例中，所述唤醒电路包括电压比较器；
所述电压比较器的第一输入端为所述唤醒电路的输入端，所述电压比较器的第二输入端接入参考电压信号，所述电压比较器的输出端为所述唤醒电路的输出端。
本发明实施例的第二方面提供了一种接收机，其包括上述的低功耗时钟数据恢复电路。
本发明实施例通过在时钟数据恢复电路的基础上额外增加失锁监控模块和唤醒电路，通过失锁监控模块来监测鉴频器是否输出频率误差信号，并在鉴频器没有输出频率误差信号时，控制鉴频器关闭；通过唤醒电路监测环路滤波器输出的电压信号的值是否发生突变，并在环路滤波器输出的电压信号的值发生突变时向失锁监控模块输出唤醒信号，以触发失锁监控模块控制鉴频器开启，从而可以根据时钟信息与数据流的频率和相位的同步情况，来控制鉴频器开启或关闭，可以有效降低的鉴频器的耗电量，从而降低时钟数据恢复电路或接收机的功耗，避免鉴频器持续启动而耗费大量电能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的低功耗时钟数据恢复电路的结构示意图；
图2是本发明实施例二提供的低功耗时钟数据恢复电路的结构示意图；
图3是本发明实施例二提供的环路滤波器的结构示意图；
图4是本发明实施例二提供的第一电容和第二电容两端的电压对数据流的相位突变的响应情况示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
实施例一
如图1所示，本实施例提供一种低功耗时钟数据恢复电路100，其包括基于锁相环的时钟数据恢复电路(CDR电路)101、失锁监控模块(LOL(Loss of Lock，失锁)detector)102和唤醒电路(Wake up circuit)103，时钟数据恢复电路101包括鉴频器10、环路滤波器(Loop Filter)20和压控振荡器(voltage-controlled oscillator，VCO)30。
在具体应用中，时钟数据恢复电路可以为任意常见的基于CDR电路实现的包括鉴频器、环路滤波器和压控振荡器(VCO)的时钟数据恢复电路。
在具体应用中，失锁监控模块可以为任意的具备监测鉴频器输出的频率误差信号并可控制鉴频器开启或关闭的电路或芯片，例如，处理器。所述处理器可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(DigitalSignal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)微控制单元(Microcontroller Unit，MCU)、单片机(Single Chip Microcomputer)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
在具体应用中，唤醒电路可以为任意的能够监测环路滤波器输出的电压信号并判断该电压信号的值是否发生突变的电路，例如，触发器、电压比较器或二者的组合。
在一个实施例中，所述唤醒电路包括电压比较器；
所述电压比较器的第一输入端为所述唤醒电路的输入端，所述电压比较器的第二输入端接入参考电压信号，所述电压比较器的输出端为所述唤醒电路的输出端。
在具体应用中，参考电压信号可以由电压源提供或者由系统电源提供。
应当理解的是，本实施例所提供的低功耗时钟数据恢复电路必然还包括或还电连接有支持整个电路工作的系统电源，例如，可充电电池或相应的供电电路(稳压芯片、电源适配器、交直流转换器、DC-DC转换器等)。本实施例中仅示出了与发明要点相关的部分。
在具体应用中，环路滤波器可以为任意的能滤除信号中的高频信号的低通滤波器或具备同等功能作用的器件和电路结构，例如，二阶或三阶低通滤波器。
在具体应用，压控振荡器可以选用任意的可以根据电压信号来调节自身输出的信号的频率和相位的压控振荡器。
在一个实施例中，所述压控振荡器为LC压控振荡器、RC压控振荡器、晶体压控振荡器或环形压控振荡器。
如图1所示，本实施例所提供的低功耗时钟数据恢复电路100中各部件的连接关系如下：
失锁监控模块102的第一输入端与鉴频器10的输出端电连接，失锁监控模块102的第二输入端与唤醒电路103的输出端电连接，失锁监控模块102的控制端与鉴频器10的受控端电连接；
鉴频器10的第一输入端与压控振荡器30的第一输出端(即Q时钟信号输出端，Q_clk)电连接，鉴频器10的第二输入端与压控振荡器30的第二输出端电连接；
唤醒电路103的输入端与环路滤波器20的第一输出端电连接，环路滤波器20的第二输出端与压控振荡器30的输入端电连接。
在本实施例中，电连接具体是指通过用于传输电平信号、电流信号、脉冲信号等电信号的电缆线实现的连接。各器件之间的电连接还可以通过柔性线路板(FlexiblePrinted Circuit，FPC)或印刷电路板(Printed Circuit Board，PCB)实现。
本实施例所提供的低功耗时钟数据恢复电路100的工作原理为：
失锁监控模块102未监测到鉴频器10输出的频率误差信号时，控制鉴频器10关闭；唤醒电路103监测到环路滤波器20输出的电压信号的值发生突变时，向失锁监控模块102输出唤醒信号；失锁监控模块102接收到唤醒信号时，控制鉴频器10开启。
在具体应用中，鉴频器开启时，当时钟信号恢复电路所恢复的时钟信号与数据流的相位和频率同步时，CDR电路处于锁定状态，鉴频器不输出频率误差信号；鉴频器开启时，当时钟信号恢复电路所恢复的时钟信号与数据流的相位和频率不同步时，CDR电路处于失锁状态，鉴频器输出频率误差信号。不论鉴频器开启或关闭，当时钟信号恢复电路所恢复的时钟信号与数据流的相位和频率同步时，CDR电路处于锁定状态，环路滤波器输出的电压信号的值恒定，不发生突变；不论鉴频器开启或关闭，当时钟信号恢复电路所恢复的时钟信号与数据流的相位和频率不同步时，CDR电路处于失锁状态，环路滤波器输出的电压信号的值会发生突变。通过监测鉴频器和环路滤波器输出的信号，即可判断CDR电路是否失锁，从而可以在CDR电路失锁时，控制鉴频器启动工作，在CDR电路锁定时，控制鉴频器关闭，以节省功耗。
在一个实施例中，所述数据流为二进制数据流。
在具体应用中，二进制数据流的数据形式为由0和1组成的二进制码，其未携带时钟信号，因此需要根据数据流采样时钟信号，以恢复时钟数据。
本实施例通过在时钟数据恢复电路的基础上额外增加失锁监控模块和唤醒电路，通过失锁监控模块来监测鉴频器是否输出频率误差信号，并在鉴频器没有输出频率误差信号时，控制鉴频器关闭；通过唤醒电路监测环路滤波器输出的电压信号的值是否发生突变，并在环路滤波器输出的电压信号的值发生突变时向失锁监控模块输出唤醒信号，以触发失锁监控模块控制鉴频器开启，从而可以根据时钟信息与数据流的频率和相位的同步情况，来控制鉴频器开启或关闭，可以有效降低的鉴频器的耗电量，从而降低时钟数据恢复电路或接收机的功耗，避免鉴频器持续启动而耗费大量电能。
实施例二
如图2所示，在本实施例中，时钟数据恢复电路101还包括鉴相器(PhaseDetector，PD)40、第一电荷泵(Charge Pump)50、第二电荷泵(Charge Pump)60和加法器70。
如图2所示，本实施例所提供的低功耗时钟数据恢复电路100中各部件的连接关系如下：
鉴相器40的第一输入端和鉴频器10的第三输入端接入数据流(data)，鉴相器40的第二输入端与压控振荡器30的第一输出端(即I时钟信号输出端，I_clk)电连接，鉴相器40的输出端与第一电荷泵50的输入端电连接；
第一电荷泵50的输出端与加法器70的第一输入端电连接；
鉴频器10的输出端还与第二电荷泵60的输入端电连接；
第二电荷泵60的输出端与加法器70的第二输入端电连接；
加法器70的输出端与环路滤波器20的输入端电连接。
本实施例所提供的低功耗时钟数据恢复电路100的工作原理为：
鉴相器40比较数据流和压控振荡器30输出的信号的相位差，并产生相位差信号输出至第一电荷泵50；第一电荷泵50将相位差信号的电压值转换为第一电流量，并输出至加法器70；鉴频器10开启时比较数据流和压控振荡器30输出的信号的频率差，并产生频率差信号输出至第二电荷泵60；第二电荷泵60将频率差信号的电压值转换为第二电流量，并输出至加法器70；加法器70对第一电流量和第二电流量进行加法运算得到第三电流量，并输出至环路滤波器20；环路滤波器20滤除第三电流量中的高频分量产生电压信号，并输出至压控振荡器30，以调节压控振荡器30输出的信号的相位和频率；压控振荡器30输出的信号的相位和频率与数据流同步时，鉴频器10不输出频率误差信号；压控振荡器30输出的信号的相位或频率与数据流不同步时，环路滤波器20输出的电压信号的值发生突变。
在具体应用中，当压控振荡器输出的信号的相位和频率与数据流同步时，鉴相器不输出相位误差信号，CDR电路处于锁定状态，鉴频器也不输出频率误差信号，时钟信号恢复电路恢复出的时钟信号与输入的数据流保持同步，此时，则可以关闭鉴频器，以节省功耗。鉴频器关闭之后，当数据流的相位改变时，数据流鉴相器再次输出相位误差信号，并依次经过第一电流泵、加法器和环路滤波器处理得到电压信号后输出给压控振荡器和唤醒电路，使得压控振荡器输出的信号的相位和频率与数据流不同步，此时CDR电路处于失锁状态，由于CDR电路由锁定状态变为失锁状态时，环路滤波器输出的电压信号的值会因为数据流的相位突变而突变，因此，唤醒电路在监测到环路滤波器输出的电压信号的值发生突变时，即可判定数据流的相位发生突变，CDR电路失锁，需要重新启动鉴频器来有效监测CDR电路是否处于失锁状态。
如图3所示，在本实施例中，环路滤波器20包括二阶无源低通滤波器，二阶无源低通滤波器包括第一电容C0、分压电阻R1和第二电容C1；
第一电容C0的正极和分压电阻R1的一端电连接，构成环路滤波器20的输入端和输出端；
第一电容C0的负极和第二电容C1的负极接地；
分压电阻R1的另一端与第二电容C1的正极电连接；
其中，第一电容C0的电容值远小于第二电容C1的电容值。
在本实施例中，二阶无源低通滤波器的工作原理为：
当CDR电路处于锁定状态时，第一电荷泵50输出到环路滤波器20的向上和向下的平均脉冲数量相等，第一电容C0上的电压值围绕第二电容C1上的电压值上下波动。当数据流的相位发生突变时，第一电荷泵50将会输出更多的向上或向下的脉冲，即向上和向下的平均脉冲数量不相等，由于第一电容C0的电容值远小于第二电容C1的电容值，并且由于分压电阻R1的分压功能，使得第一电容C0上的电压值比电容C1上的电压值变化的更快(增加的更快或降低的更快)；当第一电容C0和第二电容C1之间的电压差大于一个预设的阈值Vt(如图4所示)，则说明数据流的相位发生了突变，此时唤醒电路103将会检测到环路滤波器20输出的电压信号的值发生突变(即检测到第一电容C0和第二电容C1之间的电压差大于预设的阈值Vt)，从而触发失锁监控模块102唤醒鉴频器10，使鉴频器10重新启动，然后使CDR电路在鉴频器10的频率牵引作用下重新达到锁定状态。
如图4所示，示例性的示出了第一电容C0和第二电容C1两端的电压对数据流的相位突变的响应情况；其中，横轴表示时间t，纵轴表示电压V，数据流的相位在时间t0处发生突变。
本发明的一个实施例还提供一种接收机，包括上述实施例一或实施例二中的低功耗时钟数据恢复电路。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (7)
1.一种低功耗时钟数据恢复电路，其特征在于，包括基于锁相环的时钟数据恢复电路、失锁监控模块和唤醒电路，所述时钟数据恢复电路包括鉴频器、环路滤波器和压控振荡器；
所述失锁监控模块的第一输入端与所述鉴频器的输出端电连接，所述失锁监控模块的第二输入端与所述唤醒电路的输出端电连接，所述失锁监控模块的控制端与所述鉴频器的受控端电连接；
所述鉴频器的第一输入端与所述压控振荡器的第一输出端电连接，所述鉴频器的第二输入端与所述压控振荡器的第二输出端电连接；
所述唤醒电路的输入端与所述环路滤波器的第一输出端电连接，所述环路滤波器的第二输出端与所述压控振荡器的输入端电连接；
所述失锁监控模块未监测到所述鉴频器输出的频率误差信号时，控制所述鉴频器关闭；所述唤醒电路监测到所述环路滤波器输出的电压信号的值发生突变时，向所述失锁监控模块输出唤醒信号；所述失锁监控模块接收到所述唤醒信号时，控制所述鉴频器开启；
所述失锁监控模块包括处理器；
所述唤醒电路包括触发器和/或电压比较器。
2.如权利要求1所述的低功耗时钟数据恢复电路，其特征在于，所述时钟数据恢复电路还包括鉴相器、第一电荷泵、第二电荷泵和加法器；
所述鉴相器的第一输入端和所述鉴频器的第三输入端接入数据流，所述鉴相器的第二输入端与所述压控振荡器的第一输出端电连接，所述鉴相器的输出端与所述第一电荷泵的输入端电连接；
所述第一电荷泵的输出端与所述加法器的第一输入端电连接；
所述鉴频器的输出端还与所述第二电荷泵的输入端电连接；
所述第二电荷泵的输出端与所述加法器的第二输入端电连接；
所述加法器的输出端与所述环路滤波器的输入端电连接；
所述鉴相器比较所述数据流和所述压控振荡器输出的信号的相位差，并产生相位差信号输出至所述第一电荷泵；所述第一电荷泵将所述相位差信号的电压值转换为第一电流量，并输出至所述加法器；所述鉴频器开启时比较所述数据流和所述压控振荡器输出的信号的频率差，并产生频率差信号输出至所述第二电荷泵；所述第二电荷泵将所述频率差信号的电压值转换为第二电流量，并输出至所述加法器；所述加法器对所述第一电流量和所述第二电流量进行加法运算得到第三电流量，并输出至所述环路滤波器；所述环路滤波器滤除所述第三电流量中的高频分量产生电压信号，并输出至所述压控振荡器，以调节所述压控振荡器输出的信号的相位和频率；所述压控振荡器输出的信号的相位和频率与所述数据流同步时，所述鉴频器不输出频率误差信号；所述压控振荡器输出的信号的相位或频率与所述数据流不同步时，所述环路滤波器输出的电压信号的值发生突变。
3.如权利要求1或2所述的低功耗时钟数据恢复电路，其特征在于，所述环路滤波器包括低通滤波器。
4.如权利要求3所述的低功耗时钟数据恢复电路，其特征在于，所述低通滤波器为二阶无源低通滤波器，所述二阶无源低通滤波器包括第一电容、分压电阻和第二电容；
所述第一电容的正极和所述分压电阻的一端电连接，构成所述环路滤波器的输入端和输出端；
所述第一电容的负极和所述第二电容的负极接地；
所述分压电阻的另一端与所述第二电容的正极电连接；
其中，所述第一电容的电容值远小于所述第二电容的电容值。
5.如权利要求1或2所述的低功耗时钟数据恢复电路，其特征在于，所述压控振荡器为LC压控振荡器、RC压控振荡器、晶体压控振荡器或环形压控振荡器。
6.如权利要求1所述的低功耗时钟数据恢复电路，其特征在于，所述唤醒电路包括电压比较器；
所述电压比较器的第一输入端为所述唤醒电路的输入端，所述电压比较器的第二输入端接入参考电压信号，所述电压比较器的输出端为所述唤醒电路的输出端。
7.一种接收机，其特征在于，包括权利要求1~6任一项所述的低功耗时钟数据恢复电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811130937.5A CN109120393B (zh) | 2018-09-27 | 2018-09-27 | 一种低功耗时钟数据恢复电路及接收机 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811130937.5A CN109120393B (zh) | 2018-09-27 | 2018-09-27 | 一种低功耗时钟数据恢复电路及接收机 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109120393A CN109120393A (zh) | 2019-01-01 |
| CN109120393B true CN109120393B (zh) | 2023-10-27 |
Family
ID=64856808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811130937.5A Active CN109120393B (zh) | 2018-09-27 | 2018-09-27 | 一种低功耗时钟数据恢复电路及接收机 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109120393B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111010167B (zh) * | 2019-11-13 | 2023-10-03 | 北京时代民芯科技有限公司 | 一种用于高速接口电路的自适应电荷泵锁相环 |
| CN112583403B (zh) * | 2020-12-11 | 2022-09-23 | 重庆西南集成电路设计有限责任公司 | 用锁相环锁定指示唤醒停止状态下的单片机的电路和方法 |
| CN117559992B (zh) * | 2024-01-12 | 2024-03-19 | 成都电科星拓科技有限公司 | 时钟数据恢复电路及芯片 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007045171A1 (fr) * | 2005-10-21 | 2007-04-26 | Huawei Technologies Co., Ltd. | Boucle a verrouillage de phase analogue et procede de realisation de la fonction de maintien correspondante |
| CN101247215A (zh) * | 2008-03-24 | 2008-08-20 | 无锡圆芯微电子有限公司 | 非线性时钟与数据恢复电路动态捕捉与跟踪范围的扩展技术 |
| CN101755471A (zh) * | 2007-07-25 | 2010-06-23 | 高通股份有限公司 | 无线广播系统中的信道越区切换方法 |
| CN102710255A (zh) * | 2012-06-14 | 2012-10-03 | 哈尔滨工业大学 | 抗二倍频锁定时钟数据恢复电路 |
| CN104539285A (zh) * | 2013-12-19 | 2015-04-22 | 复旦大学 | 数据时钟恢复电路 |
| CN105703767A (zh) * | 2016-01-13 | 2016-06-22 | 中国科学技术大学先进技术研究院 | 一种高能效低抖动的单环路时钟数据恢复电路 |
| JP2016208398A (ja) * | 2015-04-27 | 2016-12-08 | 旭化成エレクトロニクス株式会社 | クロック・データリカバリ回路及び信号伝送システム |
| CN108322214A (zh) * | 2018-01-15 | 2018-07-24 | 北京时代民芯科技有限公司 | 一种无参考时钟输入的时钟和数据恢复电路 |
| CN209105196U (zh) * | 2018-09-27 | 2019-07-12 | 深圳市傲科光电子有限公司 | 一种低功耗时钟数据恢复电路及接收机 |
-
2018
- 2018-09-27 CN CN201811130937.5A patent/CN109120393B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007045171A1 (fr) * | 2005-10-21 | 2007-04-26 | Huawei Technologies Co., Ltd. | Boucle a verrouillage de phase analogue et procede de realisation de la fonction de maintien correspondante |
| CN101755471A (zh) * | 2007-07-25 | 2010-06-23 | 高通股份有限公司 | 无线广播系统中的信道越区切换方法 |
| CN101247215A (zh) * | 2008-03-24 | 2008-08-20 | 无锡圆芯微电子有限公司 | 非线性时钟与数据恢复电路动态捕捉与跟踪范围的扩展技术 |
| CN102710255A (zh) * | 2012-06-14 | 2012-10-03 | 哈尔滨工业大学 | 抗二倍频锁定时钟数据恢复电路 |
| CN104539285A (zh) * | 2013-12-19 | 2015-04-22 | 复旦大学 | 数据时钟恢复电路 |
| JP2016208398A (ja) * | 2015-04-27 | 2016-12-08 | 旭化成エレクトロニクス株式会社 | クロック・データリカバリ回路及び信号伝送システム |
| CN105703767A (zh) * | 2016-01-13 | 2016-06-22 | 中国科学技术大学先进技术研究院 | 一种高能效低抖动的单环路时钟数据恢复电路 |
| CN108322214A (zh) * | 2018-01-15 | 2018-07-24 | 北京时代民芯科技有限公司 | 一种无参考时钟输入的时钟和数据恢复电路 |
| CN209105196U (zh) * | 2018-09-27 | 2019-07-12 | 深圳市傲科光电子有限公司 | 一种低功耗时钟数据恢复电路及接收机 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109120393A (zh) | 2019-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109120393B (zh) | 一种低功耗时钟数据恢复电路及接收机 | |
| US8422615B2 (en) | Fast powering-up of data communication system | |
| KR101480734B1 (ko) | 전력 절감 클록킹 기법 | |
| US8406361B2 (en) | Fast powering-up of data communication system | |
| US7719329B1 (en) | Phase-locked loop fast lock circuit and method | |
| US10644868B2 (en) | Frequency/phase lock detector for clock and data recovery circuits | |
| CN101079625A (zh) | 时钟切换电路 | |
| KR102434947B1 (ko) | 웨이크-업 검출기 | |
| US7663417B2 (en) | Phase-locked loop circuit | |
| US7990192B2 (en) | Phase locked loop and method for charging phase locked loop | |
| EP1474872B1 (en) | Phase-locked-loop with reduced clock jitter | |
| US8354866B2 (en) | PLL start-up circuit | |
| US8760202B1 (en) | System for generating clock signal | |
| US20040251970A1 (en) | Method for clock generator lock-time reduction during speedstep transition | |
| CN209105196U (zh) | 一种低功耗时钟数据恢复电路及接收机 | |
| US11303284B1 (en) | Low-power fractional analog PLL without feedback divider | |
| CN101409552B (zh) | 锁相回路及控制方法 | |
| US8373511B2 (en) | Oscillator circuit and method for gain and phase noise control | |
| CN112290936A (zh) | 一种能够快速锁定的锁相环电路 | |
| US7605663B2 (en) | Method and apparatus for stabilizing output frequency of PLL (phase lock loop) and phase lock loop thereof | |
| WO2020061901A1 (zh) | 一种低功耗时钟数据恢复电路及接收机 | |
| CN213426142U (zh) | 一种能够快速锁定的锁相环电路 | |
| US8432201B1 (en) | Phase-locked loop (PLL) circuit | |
| US9160352B1 (en) | Phase-locked loop and method for controlling the same | |
| CN217563636U (zh) | 一种内外时钟相位同步电路及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |