KR920002897B1 - 수신기용 회로 장치 - Google Patents

수신기용 회로 장치 Download PDF

Info

Publication number
KR920002897B1
KR920002897B1 KR1019840006007A KR840006007A KR920002897B1 KR 920002897 B1 KR920002897 B1 KR 920002897B1 KR 1019840006007 A KR1019840006007 A KR 1019840006007A KR 840006007 A KR840006007 A KR 840006007A KR 920002897 B1 KR920002897 B1 KR 920002897B1
Authority
KR
South Korea
Prior art keywords
signal
oscillator
frequency
output
divider
Prior art date
Application number
KR1019840006007A
Other languages
English (en)
Other versions
KR850002719A (ko
Inventor
노르데 볼프강
얀센 빈프리트
Original Assignee
엔. 브이. 필립스 글로아이람펜 파브리켄
아이. 엠. 레르너
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔. 브이. 필립스 글로아이람펜 파브리켄, 아이. 엠. 레르너 filed Critical 엔. 브이. 필립스 글로아이람펜 파브리켄
Publication of KR850002719A publication Critical patent/KR850002719A/ko
Application granted granted Critical
Publication of KR920002897B1 publication Critical patent/KR920002897B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
    • H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
    • H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/22—Homodyne or synchrodyne circuits
    • H03D1/2209—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
    • H03D1/2236—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using a phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1646—Circuits adapted for the reception of stereophonic signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Circuits Of Receivers In General (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

내용 없음.

Description

수신기용 회로 장치
제1도는 본 발명의 실시예.
제2도는 제2제어 루프의 실시예.
제3도는 제어 가능한 분주기 비율을 갖추고 있고 제2도에 도시된 실시예에 사용하기 적합한 카운터의 구조도.
제4도는 제3도에 도시된 구조중에서 논리 처리기 회로의 정적 동작을 도시한 표.
* 도면의 주요부분에 대한 부호의 설명
7 : 주파수 제어 발진기 8, 12, 13, 14, 20 : 분주기
9, 15 : 위상 판별기 10, 17 : 저역 통과 필터
11 : 기준발진기 18 : 파일로트(pilot) 신호 검출기
19 : 제한기 22, 23 : 비교기
본 발명은 기준 발진기와 동기화되고, 수신된 RF-신호를 중간 주파수 신호로 변환시키는 혼합기에 인가되는 신호를 공급하는 제1위상 제어 루프와, 상기 수신된 RF-신호의 변조신호에 포함된 파일럿(pilot) 신호에 의해 동기되는 제2위상 제어 루프를 포함하는 수신기용 회로 장치에 관한 것이다.
위상 제어 루프는 고정되거나 또는 조정 가능한 분주기를 그 출력 신호가 위상 판별기에서 선택적으로 인가되는 주파수 제어 가능한 발진기를 포함하는 회로를 의미한다고 이해되야 하는데, 상기 위상 판별기는 상기 출력 신호와 기준 신호를 비교하고 그에 따른 위상차에 대응하는 출력 신호를 발생하며, 발생된 출력신호는 되도록이면 저역-통과 필터를 통해 상기 발진기의 주파수를 제어하기 위해 사용된다. 상기 형태의 위상 제어 루프는 통상 ＂PLL-회로＂로서 표시된다.
＂파일럿 신호＂는 지금과 본 설명서의 또 다른 코스에서 수신된 신호의 변조 신호에 포함되며 FM 스테레오 송신기의 스테레오 다중 신호중에서 일정한 주파수 되도록 19kHz의 파일럿 톤을 갖는 신호를 의미한다고 이해되야 한다.
서두에 기술된 형태의 회로 장치는 예를 들어, 정기적으로 간행되는 ＂기초 기술 정보＂ 제1/2호, 1980년판 잡지의 12면에 실린 제12도로부터 공지되었다. 상기 잡지에서는, 제1위상 제어 루프가 동조용으로 프로그램 가능한 분주기를 포함하는 반면에, 제2위상 제어 루프는 스테레오 디코더의 일부이다. 상기 두 위상 제어 루프는 적어도 조정을 필요로 하는 제2위상 제어 루프에 포함된 발진기인 총 2개의 전압 제어 발진기와 하나의 기준 발진기를 필요로 한다.
본 발명의 목적은 상기 회로에 대한 제조 비용 및 설계적 노력을 반감시키는 것이다.
서두에 기술된 형태의 회로 장치를 근거로, 상기 본 발명의 목적은 기준 발진기의 주파수가 전자적으로 제어 가능하고 기준 발진기가 제2제어 루프에 포함되는 것을 완성했다.
바로 그것에 대하여, 미합중국 특허 제4,454,607호는 CPU(중앙 처리 장치)에 의해 공급되는 동조 데이터에 의해 동조되는 합성기 동조를 구비한 FM-수신기에 대해 기술한다. 상기 CPU는 클럭 펄스 발생기로서 위상 제어 루프에 포함된 전압 제어된 발진기를 사용하는데, 상기 위상 제어 루프는 스테레오 다중 신호의 19kHz-스테레오 파일럿에 의해 동기화된다. 공지된 바와 같이, 동조 부재의 값은 CPU 내로 들어가는 값에 의존하고 클럭 펄스 발생기의 정밀한 주파수에 의존하지 않는다. 따라서, 종래 기술의 FM-수신기의 동조는 19kHz 스테레오 파일럿과 동기화되지 않으며, 부가적이고 매우 안정한 기준 발진기는 동조 주파수를 안정화시키기 위해 부득불 사용되야 한다.
그러나, 본 발명에 따른 회로 장치 기준 발진기는 이하의 이중의 기능을 갖는다. 제1위상 제어 루프에 있어서, 상기 기준 발진기는 기준 발진기로서 작용하고 제2위상 제어 루프에 있어서, 상기 기준 발진기는 파일럿 신호와 동기화된 전압 제어된 발진기로서 작용한다. 이 결과로서, 다른 경우라면, 제2위상 제어 루프를 위해 부가적으로 요구될 상기 전압 제어된 발진기는 생략될 수 있고, 또한 상기 발진기에 필요한 조정동작도 더 이상 필요치 않다.
파일럿 신호를 포함하지 않은 신호가 수신될때, 기준 발진기는 동기화되지 않아, 상기 발진기는 상기 발진기의 자신의 고유 주파수에서 발진된다. 상기 발진기가 상기 파일럿 신호에 의해 동기화될시에, 상기 주파수가 상기 발진기가 발진되는 주파수에서 벗어나면, 상기 제1위상 제어 루프로서 상기 혼합기 단계 인가된 신호의 주파수도 또한 변한다. 즉, 동조는 파일럿 신호가 수신되었는가 또는 수신되지 않았는가에 따라 변하게 된다. 상기 변화를 가능한 작게 하기 위해, 상기 기준 발진기는 예를 들어, 수정 발진기의 도움을 빌어 성취될 수 있는 가능한 가장 뛰어난 주파수 안정도를 가져야 한다. 특히 상기 경우에 대하여, 본 발명의 또 다른 실시예는 상기 발진기의 주파수가 상기 파일럿 신호의 주파수의 최소한 대략 정수배인 주파수를 제공한다. 그러나, 상기 발진 주파수는 대안으로 종래 주파수의 유리배일 수도 있다.
파일럿 신호를 전송하는 송신기에 대한 동조 작용이 개시될때, 상기 파일럿 신호와 기준 발진기로부터 유도된 신호간의 비교적 큰 위상차가 발생할 수도 있으며, 위상 판별기의 출력에는 상기 기준 발진기의 비교적 큰 이조를 수행하는 신호가 초래된다. 분주기의 존재 때문에, 상기 기준 발진기의 이조는 보통 제1위상 제어 루프에 포함된 발진기의 한층 더 큰 이조를 수행하며, 따라서, 수신기의 동조에도 영향을 미치게 된다. 수신기 동조가 영향을 받는 범위는 상기 송신기에 대한 정확한 동조가 불가능할 만큼 커질 수 있다. 본 발명의 다른 실시예에 따라, 위상 판별기의 출력 전압이 제한기를 거쳐 전달되므로 상기가 방지될 수 있다. 그래서, 상기 제한기는 기준 발진기의 이조를 제한하므로, 상기 제1제어 루프내의 상기 발진기의 이조를 제한한다.
상기 제한 때문에, 중요한 위상 편향의 경우에는, 상기 기준 발진기의 주파수만이 파일럿 신호와 천천히 동기화되는데, 이는 대다수의 경우에 있어서 부적절하다. 분주기의 주파수 분할비를 변화시키며, 임계 장치를 통해 위상 판별기의 출력에 의해 제어되는 회로가 제공되는 본 발명의 실시예에 따라 고속동기화가 이루어질 수 있다. 그러나, 상기 구조는 본 발명과 무관한다. 상기 구조는 상기 위상 제어 루프의 빠른 동기화가 중요한 모든 경우에 사용될 수 있다.
이하 첨부된 도면을 참조로 하여 본원 명세서를 더욱 상세히 설명하기로 한다.
제1도는 스테레오 신호를 수신하는 VHF-수신기의 블록선도이다. 안테나(1)에 의해 수신된 신호는, 직접 또는 전치 증폭기(도시안함)를 거쳐서 혼합기(2)에 인가된 후, 발진기 신호와 혼합되어, 예를 들어, 10.7kHz 정도의 중간 주파수 범위로 변환된다. 상기 중간 주파수 신호 FM-복조기(3)에 의해 증폭 및 복조된다. 스테레오 전송의 경우에는 다중 신호인 변조 신호는 좌(L) 및 우(R) 채널에 대한 합 신호외에도 상기 FM-복조기의 출력에서 나타나는 억압된 38kHz 서브 캐리어 부근에서 2개의 측파대 형태로 19kHz 파일럿 신호 및 차이 신호를 포함한다.
그래서, 제1의 디엠퍼시스 수단(4)의 출력에서는 합 신호 L+R가 나타나는 반면에, 제2의 디엠퍼시스 수산(5)의 출력에서는 차 신호 L-R가 나타나게 되며, 멀티플렉스 신호에 38kHz 신호를 배가하는 배율기단(6)의 출력 신호가 제2의 디엠퍼시스 수단(5)에 인가된다. 그래서, 디엠퍼시스 수단(4) 및 (5)의 각각의 출력에서의 상기 합 신호 및 차 신호는 통상적인 방법(도시되지 않음)으로 상기 좌 및 우 채널용 신호로 변환되며, 적당한 음향 변환기를 거쳐 증폭 및 재생된다.
혼합기 단(2)용 발진기 신호는 제1위상 제어 루프의 주파수 제어 가능한 발진기(7)에 의해 발생된다. 덧붙여, 제1위상 제어 루프는 조정 가능한 계수 n에 따라 발진기 주파수를 감소시키는 조정 가능한 분주기(8)와 또한 주파수-감소된 발진기 신호와 일정한 주파수의 기준 신호를 비교하는 위상 판별기(9)를 포함하는데, 상기 위상 판별기의 출력에서는, 상기 2신호간의 위상차에 대응하고 저역-통과 필터(10)를 통해 주파수-제어 가능한 발진기(7)의 제어 입력에 인가된 전압에 의해 제어 가능한 상기 발진기(7)의 제어 입력에 인가되는 신호를 생성한다. 그 후에 위상 판별기(9)의 출력에서의 위상차가 실제로 0과 동일하게 되고 발진기(7)가 기준 신호와 동기되는 한 상기 주파수가 가변된다.
기준 신호는 기준 발진기(11)의 도움을 빌어 발생되는데, 상기 기준 발진(11)의 주파수는 파일럿 신호의 주파수의 정수배 즉, 4.56kHz 정도가 된다. 상기 기준 발진기의 출력 신호의 주파수는 분주기(12)에 의해 1/m의 비율로 감소되고, 상기 감소된 신호는 기준 신호로서 상기 위상 판별기(9)에 인가된다. 동기된 상태에서, 상기 발진기(7)의 주파수는 상기 기준 발진기(11)의 n/m 배이다.
상기 설명중에서 이점까지, 제1도에 도시된 바와 같은 스테레오 수신기는 본질적으로 공지되었다. 그러나, 종래의 기술에 비해, 본 발명에 따라, 상기 기준 발진기는 예를 들면, 전압 제어된 발진기와 같은 전자 주파수 제어 가능 발진기의 형태로 존재하고 서브 캐리어(38kHz) 신호를 발생시키는 제2위상 제어 루프에 포함된다. 상기 기준 발진기(11)외에도, 상기 제2위상 제어 루프는 1/N의 비율로 상기 기준 발진기의 출력 신호의 주파수를 감소시키는 분주기(13)를 포함하는데, 여기서 N은 상수이고, 상기 기준 발진기의 전술된 값(4.56MHz)에 대해 240이 되며, 따라서 상기 기준 발진기는 38kHz로 감소된다. 분주기(13)의 출력신호는 FM 복조기(3)의 출력으로부터의 다중 송신 신호에 의해 배율기 단(6)에서 배가되고, 1:2의 비율로 또 다른 분주기(14)에 의해 감소되며, 따라서 19kHz 신호가 상기 분주기의 출력에 나타나게 된다. 위상 판별기(15)에서 상기 19kHz 신호가 상기 FM 복조기(3)의 출력 신호에 포함된 파일럿 신호와 비교된다. 상기 비교된 위상차에 대응하는 진폭 또는 충격 계수를 갖는 위상 판별기의 출력 전압은 모노 수신의 개방 상태와 스테레오 수신의 폐쇄 상태로 전환하는 스위치(16)를 통하여, 상기 기준 발진기(11)의 제어 입력에 접속된 출력을 갖는 저역-통과 필터(17)에 인가되며, 따라서 상기 발진기(11)의 주파수가 위상 판별기(15)의 출력 신호에 따라 제어된다.
상기, 기준 발진기(11)는 되도록 수정 발진기이다. 그래서, 상기 발진기의 주파수는 예를 들면, 수정진공기와 직렬로 접속된 예를 들어, 가변 다이오드 캐패시터에 의해 제어될 수 있다. 이러한 발진기는 비교적 크기가 작아야 되나, 상기 발진기 주파수가 파일럿 신호의 주파수의 정배에 대응할때, 아주 적당한 이조범위를 갖는다. 상기 스위치(16)는 파일럿 신호 걸출기(18)에 의해 동작되는데, 상기 검출기는 스테레오 수신기에서 필요로 되고, 파일럿 신호가 검출될시에 상기 스위치(16)를 항상 폐쇄시키고 모든 다른 경우에 상기 스위치를 개방상태로 유지한다. 이러한 파일럿 신호 검출기는 비용을 증가시키지 않는데, 이는 전술된 바와 같이, 상기 검출기가 스테레오 수신기에서 필요로 되기 때문이다.
상기 회로는 다음과 같이 작동한다.
모노 수신에 대해서는, 상기 스위치(16)가 개방되고 발진기(11)는 동기되지 않는다. 그래서 제1위상 제어 루프는 그 안정도가 수정의 특성에 의해 결정되는 4.56MHz의 주파수를 가진 신호를 수신한다. 스테레오 수신에 대해서는, 상기 스위치(16)가 폐쇄되고 기준 발진기(11)는 다중 송신 신호에 포함된 파일럿 신호의 주파수에 의해 동기화된다. 이 경우 기준 발진기의 주파수 안정도는 송신기에 송신된 상기 파일럿 신호의 주파수 안정도에 의존한다. 상기 주파수가 ±1Hz에 걸쳐 동요할 수 있기 때문에, 상기 VHF-범위(100MHz)에서 ±5kHz의 가능한 주파수 변화에 대응한다. 이러한 사소한 주파수 시프트는 제1도에 도시된 수신기의 작동을 방해하지 않는다.
위상 판별기(15)가 배가 상태의 형태에 있을시에 상기 판별기의 출력 신호는 a.c. 전압 성분을 포함하는데, 상기 a.c. 전압 성분은 분주기(14)의 19kHz 출력 신호를 다중 송신 신호에 포함된 주파수 성분(예를 들면, 15kHz)만큼 배가시킴으로써 발생되어 저역-통과 필터(17)에 의해 억압된다. 게다가, 이러한 위상 판별기의 직류 전류 동작점은 분주기(14)의 출력 신호와 다중 송신 신호에 포함된 파일럿 신호간의 위상차에 따라서 사프트되어, 발진기(11)의 대응 주파수 시프트를 야기시킨다. 상기 다중 송신 신호가 파일럿 신호를 포함하지 않았다면, 어떤 d.c. 전압 시프트도 이상적인 이상 판별기의 경우에는 출력에서 발생하지 않을 것이며, 따라서 기준 발진기 주파수도 또한 시프트되지 않는다. 그래서 위상 판별기(15)와 저역 통과 필터(17)간의 접속을 위한 스위치(16)는 생략될 수 있다. 그러나, 실제로 위상 판별기는 출력점에서의 dc-오프셋을 주로 입증하며, 따라서, 아무런 파일럿 신호도 존재치 않을시에도 상기 발진기(11)의 주파수는 여전히 시프트될 것이다. 상기 시프트는 이러한 이동은 허용할 수 없는 방식으로 제1위상 제어 루프에 의해 동조에 영향을 미치고, 스위치(16)는 이를 방지하기 위해서 제공된다. 그러나, 또 다른 가능성은 가능한 최대 주파수 시프트를 제한하는 것이다. 즉, 저역-통과 필터의 출력에서의 진폭을 수신기의 기능에 영양을 미치지 않는 값까지 제한하는 것이다. 그래서 스위치(16)는 생략될 수 있다.
제2도는 변경된 제2위상 제어 루프의 블록선도를 도시한 것인데, 동일 성분에 대해서는 동일한 참조 숫자가 사용되었다. 위상 판별기(1)의 출력 신호가 저역-통과 필터(17)에 직접 공급되고, 상기 저역-통과필터(17)의 출력은 제한기(19)를 통해 발진기(11)의 제어 입력에 접속된다. 상기 결과로, 상기 기준 발진기의 가능한 최대 이조 현상이 제한되며, 따라서, 이와 같은 이조 현상에 대한 제한은 동조를 방해하는 값으로 추정될 수 없다. 반면에, 상기 제한 동작은 파일럿 신호와 발진기(11)를 동기화시키는데 필요한 시간 주기가 확장되는 효과가 있다. 그러나, 제한기(19)의 사용에 의해 야기되는 상기 단점은 고정된 분주기 비를 가진 분주기(13)대신에, 전자적으로 제어할 수 있는 주파수 분할비를 가진 분주기(20)를 사용하므로 제거될 수 있는데, 상기 분주기(20)의 입력(211)은 상기 발진기의 출력에 접속되고 상기 분주기의 출력(212)은 1:2분주기(14)의 입력에 접속된다. 상기 분주기는 2개의 비교기(22 및 23)의 도움으로 제어되는데, 상기 비교기의 입력은 저역-통과 필터의 출력에 접속되고 상기 비교기의 출력은 분주기(20)의 제어 입력(213 또는 214)에 접속된다.
만약 상기 저역 통과 필터(17)의 출력 전압이 제한 U1및 U2사이의 범위에 위치되면, 상기 비교기(22 및 23)의 출력 신호 Sm및 Sp는 0이다. 이 경우, 분주기(20)의 분주기 계수는 정확히 120이다. 상기 값 U1및 U2은 발진기(11)의 어떠한 이조도 절대로 발생되지 않는 저역-통과 필터(17)의 출력 전압의 값이 상기 제한 사이에 위치되도록 적절히 선택된다. 값 U1및 U2은 제한기(19)가 제한한 값 사이에 있어야 한다. 저역-통과 필터(17)의 출력값이 U1및 U2이상일 경우, 상기 입력(213)에서의 신호 Sm는 1이고 상기 입력(214)에서의 신호 Sp는 0이다. 이 경우, 분주기 계수는 값 118으로 감소된다. 만약 상기와 반대로, 저역-통과 필터(17)의 출력 전압이 U1및 U2보다 적으면, Sp는 1이고, Sm은 0이다. 이 경우, 분주기 계수는 122로 증가된다. 상기 양 경우에, 출력 신호의 주파수는 대략 320Hz로 변한다. 최악의 경우에, 위상 시프트가 180°일시에라도, 분주기(15)의 출력 신호와 파일럿 신호의 위상은 단 수 ms로 서로 동기화될 것이나, 만약 상기 분주기 계수가 변하지 않는다면, 발진기의 이조가 대략 5×10-1로 제한될 경우, 대략 500ms의 동기 시간이 필요할 것이다.
제3a도는 상기 분주기(20)의 실시예를 도시한다. 이 실시예는 토글 플립플롭(toggle flipflop : 1978년도 제4판 166페이지에서 Tietze/Schench ＂Halbleiter/Schaltungstechnik＂)이라 공통으로 인지되는 것에 의해 구성되고 부의 에지에서 트리거되는 6개의 직렬 배열된 1:2 분주기를 포함한다. 이 신호는 일련의 분주기 구역 1…206에 인가될 뿐만 아니라, 인버터(215)의 입력(211)에 인가되는데, 상기 인버터의 출력은 RS-플립플롭의 리셋팅 입력에 접속되고 상기 플립플롭의 출력은 또 다른 토글 플립플롭(216)의 클럭 펄스 입력에 접속된다. 상기 토글 플립플롭의 출력은 분주기(20)의 출력(212)을 구성한다. 상기 RS-플립플롭(217)의 셋팅 입력은 분주기(210…206)의 출력 신호 S1…S6와 비교기(22 및 23)의 출력 신호 Sm, Sp를 결합시킨 논리 결합 회로(218)의 출력에 접속된다.
게다가, 상기 RS-플립플롭(217)의 출력은 분주기(210 및 또한 203…206)의 리셋팅 입력 R과 분주기(202)의 셋팅 입력 S에 연결된다. 상기 논리 결합 회로의 출력 상태가 논리 신호 ＂1＂에 대응하는 경우에, 분주기 플립플롭(201 및 203…206)의 출력은 0이고 플립플롭(202)의 출력은 1이다. 분주기(206…201)의 출력 신호 S6…S1가 결합되어, 최상위 2진 비트가 최하위 2진 비트를 앞서는 6-비트 2진 데이터 워드를 형성할 경우(S6은 최상위 비트이고, S1은 최하위 비트이다), 이 스위칭 상태는 데이터 워드 000010에 대응한다. 상기는 10진 시스템에서의 숫자 2에 대응한다.
제3도에 도시된 회로의 기능을 설명하기 위해, 제2위상 제어 루프가 동기 상태에 있으며, 따라서 상기 루프가 Sm,Sp=0으로 홀드하고 있는 것으로 가정하자. 또한, 선정된 순간에, 분주기 플립플롭(201…206)에 의해 형성된 카운터가 선정된 카운팅 위치에 도달한다고 가정하자. 그러면, 카운팅 위치는 상기 카운팅 위치가 데이터 워드 111110(10진 시스템:62)에 대응하는 위치에 도달할때까지 발진기 신호의 각각의 또 다른 주기에서 1씩 증가된다. 논리 결합 회로(218)의 출력 신호가 ＂1＂이 되게 하는(이 출력 신호는 모든 다른 결합에 대해서는 ＂0＂이다) S6…S1,Sm,Sp의 결합을 나타내는 제1도에 도시된 표에서 알 수 있는 바와 같이, 상기 논리 결합 회로의 출력 신호가 ＂1＂되며, 따라서, 카운터(201…206)는 셋팅 또는 리셋팅 입력의 접속에 대응하는 000010(10진 시스템:2)로 리세트 된다. 이 경우에는 더이상 논리 결합 회로의 출력 신호가 ＂1＂이 되는 상태가 없으며, 따라서 카운터가 00010에서 시작하여 재차 111110까지 카운트되고, 그 후 상기 절차가 반복된다. 그래서, 상기 카운터는 단 60펄스만을 카운트하고 1에서 0으로의 천이 즉, 부의 에지가 매 60펄스에서 한번씩만 RS-플립플롭(217)의 출력에 나타나며, 따라서 출력(212)에서의 신호 주기는 입력(211)에서의 120주기에 정확히 대응한다.
제2도에 도시된 위상 제어 루프에서, 분주기(14)의 출력 신호와 파일럿 신호간에 큰 위상차가 있으나, 예를 들어, 비교기(22)가 응답한다(Sm=1: Sp=0). 그러나, 이 경우, 카운터(201…206)는 카운팅 위치 111101(10진 시스템:61)에 이르렀을때까지만 각각의 펄스를 또한 카운트한다. 이 경우, 출력(212)에서의 주기 지속 기간은 입력(211)에서의 신호의 2×(61-2)=118 주기에 달한다. 상기 추정된 경우와는 대조적으로 위상차가 역신호를 가지면 Sm=0이고, Sp=1이다. 이 경우, 카운터는 111111(10진 시스템:63)까지 카운트할 것이고, 출력(212)에서의 신호의 주기는 입력 신호(211)의 122주기의 지속 기간을 갖는다.

Claims (8)

  1. 기준 발진기와 동기화되고 수신된 RF-신호를 중간 주파수 신호로 변환시키는 혼합기 단에 인가되는 신호를 공급하는 제1위상 제어 루프(7…10)와, 상기 수신된 RF-신호의 변조 신호에 포함된 파일럿 신호에 의해 동기되는 제2위상 제어 루프(3…17)를 포함하는 수신기용 회로 장치에 있어서, 상기 제2위상 제어 루프(13…17)는 전자적으로 제어 가능한 주파수를 가지며 상기 파일럿 신호에 동기화될 수 있는 발진기(11)와 일체가 되는데, 상기 발진기가 상기 제1위상 제어 루프(7…10)의 상기 기준 발진기를 구성하는 것을 특징으로 하는 수신기용 회로 장치.
  2. 제1항에 있어서, 상기 발진기(111)의 주파수가 적어도 실제로 상기 파일럿 신호의 주파수가 정수배인 것을 특징으로 하는 수신기용 회로 장치.
  3. 제1항 또는 제2항중 어느 한 항에 있어서, 상기 제2루프의 상기 기준 발진기의 출력이 분주기(13,14)를 통해 위상 판별기(15)의 입력에 접속되는데, 상기 판별기의 다른 입력은 파일럿 신호를 수신하고 상기 판별기의 출력은 상기 기준 발진기(11)의 주파수를 제어하기 위해 저역-통과 필터(17)를 통해 상기 기준 발진기(11)의 제어 입력에 접속되는 것을 특징으로 하는 수신기용 회로 장치.
  4. 제3항에 있어서, 파일럿 신호 검출기(18)에 의해 스위칭 상태가 제어되는 스위치(16)는 상기 위상 판별기(15)의 출력과 상기 저역-통과 필터(17)의 입력간에 배열되는 것을 특징으로 하는 수신기용 회로 장치.
  5. 제1항에 있어서, 상기 제2제어 루프의 위상 판별기(15)의 출력 전압이 제한기(19)를 통해 공급되는 것을 특징으로 하는 수신기용 회로 장치.
  6. 제5항에 있어서, 상기 분주기의 분주기 비를 변화시키는 회로(20)가 제공되는데, 상기 회로는 임계장치(22,23)를 통해 상기 위상 판별기(15)의 출력 신호에 의해 제어되는 것을 특징으로 하는 수신기용 회로 장치.
  7. 제1항에 있어서, 상기 기준 발진기(11)는 분주기(12)를 통해 상기 제1위상 제어 루프(7…10)에 접속되는 것을 특징으로 하는 수신기용 회로 장치.
  8. 제1항에 있어서, 사기 제1위상 제어 루프(7…10)는 전자적으로 제어 가능한 분주기 비를 갖는 분주기(8)를 포함하는 것을 특징으로 하는 수신기용 회로 장치.
KR1019840006007A 1983-09-28 1984-09-28 수신기용 회로 장치 KR920002897B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE3335024,8 1983-09-28
DE19833335024 DE3335024A1 (de) 1983-09-28 1983-09-28 Schaltungsanordnung fuer einen empfaenger mit zwei phasenregelkreisen
DEP3335024.8 1983-09-28

Publications (2)

Publication Number Publication Date
KR850002719A KR850002719A (ko) 1985-05-15
KR920002897B1 true KR920002897B1 (ko) 1992-04-06

Family

ID=6210234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840006007A KR920002897B1 (ko) 1983-09-28 1984-09-28 수신기용 회로 장치

Country Status (7)

Country Link
US (1) US4607393A (ko)
EP (1) EP0141452B1 (ko)
JP (1) JPS60109931A (ko)
KR (1) KR920002897B1 (ko)
DE (2) DE3335024A1 (ko)
HK (1) HK91991A (ko)
SG (1) SG60091G (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8500675A (nl) * 1985-03-11 1986-10-01 Philips Nv Am-ontvanger.
US4777658A (en) * 1986-10-21 1988-10-11 The United States Of America As Represented By The United States National Aeronautics & Space Administration Emergency locating transmitter and receiver system
US4817199A (en) * 1987-07-17 1989-03-28 Rockwell International Corporation Phase locked loop having reduced response time
DE3803965C2 (de) * 1988-02-10 1993-11-25 Bosch Gmbh Robert Schaltungsanordnung mit einem spannungsgesteuerten Oszillator
US5001757A (en) * 1989-12-22 1991-03-19 Sprague Electric Company FM stereo tone detector
US5802462A (en) * 1990-05-24 1998-09-01 Emhiser Research Limited FM-PM receivers with frequency deviation compression
TW227638B (ko) * 1991-07-15 1994-08-01 Philips Nv
US5390348A (en) * 1992-02-12 1995-02-14 Creative Digital Inc. System for tracking and correcting drift and dispersion in satellite transmission signals
SG48873A1 (en) * 1992-09-03 1998-05-18 British Telecomm Transmission techniques
DE19521908B4 (de) * 1995-06-16 2005-11-10 Atmel Germany Gmbh Überlagerungsempfänger mit Synchrondemodulation für den Zeitzeichenempfang
JPH0993090A (ja) * 1995-09-21 1997-04-04 Pioneer Electron Corp 受信機
US5630222A (en) * 1995-12-04 1997-05-13 Motorola Inc. Method and apparatus for generating multiple signals at multiple frequencies
GB2350948B (en) * 1999-06-04 2003-10-01 Mitel Semiconductor Ltd Frequency changer and digital tuner
CH702685B1 (fr) * 1999-10-06 2011-08-31 Richemont Int Sa Récepteur à modulation de fréquence, notamment pour une application RDS.
US6459309B2 (en) * 2000-03-10 2002-10-01 Koninklijke Philips Electronics N.V. Frequency converter enabling a non-integer division ratio to be programmed by means of a unique control word
US20030181182A1 (en) * 2002-03-22 2003-09-25 Hoi Ho Sing Receiver for wireless transmission system
US20040027205A1 (en) * 2002-08-07 2004-02-12 Fikart Josef Ludvik Local oscillator apparatus for low-noise generation of arbitrary frequencies
NZ524537A (en) * 2003-03-04 2005-08-26 Tait Electronics Ltd Improvements relating to frequency and/or phase lock loops

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3622913A (en) * 1969-10-29 1971-11-23 Rca Corp Frequency modulated phase-locked oscillator having a low- and high-frequency response
GB2024546B (en) * 1978-05-26 1982-12-22 Racal Group Services Ltd Frequency synthesisers
JPS5934035B2 (ja) * 1978-10-19 1984-08-20 ヤマハ株式会社 受信機の多重変調波復調回路
JPS5853527B2 (ja) * 1978-12-01 1983-11-30 パイオニア株式会社 位相制御装置
DE2854128C3 (de) * 1978-12-15 1982-02-18 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Empfängerschaltung mit Verbesserung des Signal-Rauschabstandes
JPS55118234A (en) * 1979-03-05 1980-09-11 Pioneer Electronic Corp Fm receiver
JPS5757051A (en) * 1980-09-22 1982-04-06 Nippon Gakki Seizo Kk Fm stereo receiver
US4370520A (en) * 1981-05-26 1983-01-25 Rca Corporation AM Stereo receiver
JPS5883446A (ja) * 1981-11-12 1983-05-19 Matsushita Electric Ind Co Ltd 受信機
NL8200959A (nl) * 1982-03-09 1983-10-03 Philips Nv Fm-ontvanger voorzien van een frequentie gesleutelde lus.
US4539707A (en) * 1982-06-01 1985-09-03 Aerotron, Inc. Compressed single side band communications system and method
US4451930A (en) * 1982-08-02 1984-05-29 Motorola Inc. Phase-locked receiver with derived reference frequency

Also Published As

Publication number Publication date
KR850002719A (ko) 1985-05-15
EP0141452A2 (de) 1985-05-15
US4607393A (en) 1986-08-19
DE3335024A1 (de) 1985-04-11
JPS60109931A (ja) 1985-06-15
HK91991A (en) 1991-11-22
EP0141452B1 (de) 1990-09-12
SG60091G (en) 1992-03-20
EP0141452A3 (en) 1987-02-04
DE3483196D1 (de) 1990-10-18

Similar Documents

Publication Publication Date Title
KR920002897B1 (ko) 수신기용 회로 장치
US4575761A (en) AFT arrangement for a double conversion tuner
US3739282A (en) Radio receiver for single sideband reception
JPH07154287A (ja) 直接変換受信機
US4521916A (en) Frequency synthesis tuning control system for a double-conversion tuner
KR20120024433A (ko) 저속 직접 변환 ｆｓｋ 라디오 주파수 신호 수신기
US6069524A (en) FPLL with third multiplier in an analog input signal
JPH0548483A (ja) 周波数変換回路
US4061980A (en) Radio receiver with plural converters and frequency control
US4117406A (en) Muting arrangement for am synchronous detector using a pll circuit
JPH0715371A (ja) スーパーへテロダイン方式の送受信方法と送受信機
KR940005513B1 (ko) 아날로그 디지탈 pll
KR960000523B1 (ko) 수신기
US4194151A (en) Multifrequency generator
US4862105A (en) Frequency synthesizer comprising a tuning indicator
US4245351A (en) AFT Arrangement for a phase locked loop tuning system
US4095190A (en) Tuning system
JPH0221194B2 (ko)
US4124780A (en) FM stereophonic receiver providing a test signal
US5745004A (en) FPLL with third multiplier in an AC path in the FPLL
WO1999007091A1 (fr) Recepteur radio
JP3311150B2 (ja) Ｔｖ受像機
JP2550701B2 (ja) Ｆｓｋ受信機
JPS5883446A (ja) 受信機
JPS6246358Y2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970402

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee