JPS6363069B2 - - Google Patents
Info
- Publication number
- JPS6363069B2 JPS6363069B2 JP20309482A JP20309482A JPS6363069B2 JP S6363069 B2 JPS6363069 B2 JP S6363069B2 JP 20309482 A JP20309482 A JP 20309482A JP 20309482 A JP20309482 A JP 20309482A JP S6363069 B2 JPS6363069 B2 JP S6363069B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- output
- error
- error signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 description 10
- 230000003321 amplification Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000010363 phase shift Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
Landscapes
- Radar Systems Or Details Thereof (AREA)
Description
【発明の詳細な説明】
本発明は、レーダや衛星通信に使用されるアン
テナ等の自動追尾に用いられる追尾受信装置に関
し、特に誤差検出回路における温度ドリフト等を
簡単な回路で軽減し、かつ外部パラメータの変動
に対して容易に対応できるようにした追尾受信装
置に関するものである。
テナ等の自動追尾に用いられる追尾受信装置に関
し、特に誤差検出回路における温度ドリフト等を
簡単な回路で軽減し、かつ外部パラメータの変動
に対して容易に対応できるようにした追尾受信装
置に関するものである。
従来の追尾受信装置のブロツク図を第１図に示
す。ただし本発明に関連のない部分つまり低雑音
増幅器、周波数変換器等の部分は省略してある。
す。ただし本発明に関連のない部分つまり低雑音
増幅器、周波数変換器等の部分は省略してある。
また第１図の例はいわゆる２チヤンネル方式と
呼ばれる追尾受信装置であり、この他にも単一チ
ヤンネル方式、３チヤンネル方式等の追尾受信装
置があるが、いずれの方式においても、最後の直
流誤差信号出力を得る回路は同じような回路構成
となるので、ここではそれらの説明は省略する。
呼ばれる追尾受信装置であり、この他にも単一チ
ヤンネル方式、３チヤンネル方式等の追尾受信装
置があるが、いずれの方式においても、最後の直
流誤差信号出力を得る回路は同じような回路構成
となるので、ここではそれらの説明は省略する。
第１図において、和信号入力ａは第１中間周波
増幅器１で利得制御増幅が行なわれた後、ミキサ
回路２において電圧制御発振器６の出力と混合さ
れて第２中間周波数信号となり、該信号は第２中
間周波増幅器３でさらに増幅された後、位相検波
回路４，８に入力される。
増幅器１で利得制御増幅が行なわれた後、ミキサ
回路２において電圧制御発振器６の出力と混合さ
れて第２中間周波数信号となり、該信号は第２中
間周波増幅器３でさらに増幅された後、位相検波
回路４，８に入力される。
ここで、PLL系の位相検波回路４においては、
基準発振器９の出力で上記増幅器３の出力の位相
検波が行なわれ、両出力に位相誤差のある場合
は、該位相検波回路４より位相誤差信号が出力さ
れ、該信号はローパスフイルタ５によつて平滑さ
れた後、電圧制御発振器６に入力され、そしてこ
の電圧制御発振器６の出力が上記ミキサ回路２へ
フイードバツクされることにより上記両信号の位
相誤差が０となるような制御がなされる。これが
位相同期ループである。
基準発振器９の出力で上記増幅器３の出力の位相
検波が行なわれ、両出力に位相誤差のある場合
は、該位相検波回路４より位相誤差信号が出力さ
れ、該信号はローパスフイルタ５によつて平滑さ
れた後、電圧制御発振器６に入力され、そしてこ
の電圧制御発振器６の出力が上記ミキサ回路２へ
フイードバツクされることにより上記両信号の位
相誤差が０となるような制御がなされる。これが
位相同期ループである。
また上記位相検波回路８においては、上記基準
発振器９の出力が第１のπ／２移相器１３によつ
てπ／２移相されたπ／２基準信号で、上記増幅
器３の出力の位相検波を行ない、その出力は
AGC増幅器７で増幅された後上記第１中間周波
増幅器１の利得制御を行なうAGC電圧となる。
これが自動利得制御ループであり、入力信号のレ
ベル変動を安定化する回路である。
発振器９の出力が第１のπ／２移相器１３によつ
てπ／２移相されたπ／２基準信号で、上記増幅
器３の出力の位相検波を行ない、その出力は
AGC増幅器７で増幅された後上記第１中間周波
増幅器１の利得制御を行なうAGC電圧となる。
これが自動利得制御ループであり、入力信号のレ
ベル変動を安定化する回路である。
一方、誤差信号入力ｂも、上記と同様に和信号
系よりAGC電圧、電圧制御発振器６の出力信号、
基準発振器９の出力信号の供給を受けながら、第
１中間周波増幅器１０で増幅され、ミキサ回路１
１で第２中間周波数信号に変換された後、さらに
第２中間周波増幅器１２で増幅され、その後該信
号は２分配されて誤差信号Ｘ系及び誤差信号Ｙ系
の位相検波器１４，１５に入力される。なおこの
両位相検波器１４，１５はそれぞれローパスフイ
ルタを備えている。
系よりAGC電圧、電圧制御発振器６の出力信号、
基準発振器９の出力信号の供給を受けながら、第
１中間周波増幅器１０で増幅され、ミキサ回路１
１で第２中間周波数信号に変換された後、さらに
第２中間周波増幅器１２で増幅され、その後該信
号は２分配されて誤差信号Ｘ系及び誤差信号Ｙ系
の位相検波器１４，１５に入力される。なおこの
両位相検波器１４，１５はそれぞれローパスフイ
ルタを備えている。
ここで、上記誤差信号Ｘ系位相検波器１４にお
いては、上記基準発振器９の出力がθ移相器１６
によつて和信号系、誤差信号系（Ｘ軸）間の移相
器θ分だけ移相されたθ基準信号で、上記増幅器
１２の出力の位相検波を行ない、Ｘ誤差信号出力
ｘを取り出すのであるが、通常誤差信号系の入力
レベルは非常に小さいため、誤差信号増幅回路の
ドリフト等が問題となる。
いては、上記基準発振器９の出力がθ移相器１６
によつて和信号系、誤差信号系（Ｘ軸）間の移相
器θ分だけ移相されたθ基準信号で、上記増幅器
１２の出力の位相検波を行ない、Ｘ誤差信号出力
ｘを取り出すのであるが、通常誤差信号系の入力
レベルは非常に小さいため、誤差信号増幅回路の
ドリフト等が問題となる。
そこで、上記第１図の例では、このドリフト対
策をいわゆるチヨツパスタビライズドアンプによ
つて処置している。即ち、誤差信号Ｘ系では変調
器１８で、上記位相検波器１４の出力にクロツク
発振器２４の出力により変調をかけAC化した後、
AC増幅器１９でAC増幅し、復調器２０で再びク
ロツク発振器２４の出力により復調し、このよう
にして直流誤差出力を得るようにしたものであ
る。
策をいわゆるチヨツパスタビライズドアンプによ
つて処置している。即ち、誤差信号Ｘ系では変調
器１８で、上記位相検波器１４の出力にクロツク
発振器２４の出力により変調をかけAC化した後、
AC増幅器１９でAC増幅し、復調器２０で再びク
ロツク発振器２４の出力により復調し、このよう
にして直流誤差出力を得るようにしたものであ
る。
また、誤差信号Ｙ系も同様に位相検波器１５、
変調器２１、AC増幅器２２、復調器２３で直流
誤差出力、即ちＹ誤差信号出力ｙが得られる。た
だしこの場合は、前述のθ基準信号で位相検波す
るのではなく、Ｘ−Ｙ軸間位相差（π／２）だけ
θ基準信号を第２のπ／２移相器１７で移相した
（θ＋π／２）基準信号を使用して位相検波を行なう ようにしている。
変調器２１、AC増幅器２２、復調器２３で直流
誤差出力、即ちＹ誤差信号出力ｙが得られる。た
だしこの場合は、前述のθ基準信号で位相検波す
るのではなく、Ｘ−Ｙ軸間位相差（π／２）だけ
θ基準信号を第２のπ／２移相器１７で移相した
（θ＋π／２）基準信号を使用して位相検波を行なう ようにしている。
従つて、従来の装置で、チヨツパスタビライズ
されていない誤差信号増幅回路を使用している場
合は、温度ドリフト等が大きく、これが自動追尾
時の誤差となつてアンテナの追尾精度を劣化させ
ていた。又、上記第１図で示したようにチヨツパ
スタビライズされた誤差信号増幅回路を使用した
場合は、その回路構成が複雑で高価なものとなる
という欠点があつた。
されていない誤差信号増幅回路を使用している場
合は、温度ドリフト等が大きく、これが自動追尾
時の誤差となつてアンテナの追尾精度を劣化させ
ていた。又、上記第１図で示したようにチヨツパ
スタビライズされた誤差信号増幅回路を使用した
場合は、その回路構成が複雑で高価なものとなる
という欠点があつた。
さらに、従来の装置では、上記θ移相器１６と
してアナログ式デイレイラインを使用することが
多かつたが、低雑音増幅器や周波数変換器の冗長
構成等で切替えを行なう場合、実用系、冗長系と
いうように低雑音増幅器や周波数変換器の組合せ
により上記θ移相器１６の移相量θが変化するた
め、組合せの数だけ上記デイレイラインを準備し
て上記切替えを行なう必要があつた。
してアナログ式デイレイラインを使用することが
多かつたが、低雑音増幅器や周波数変換器の冗長
構成等で切替えを行なう場合、実用系、冗長系と
いうように低雑音増幅器や周波数変換器の組合せ
により上記θ移相器１６の移相量θが変化するた
め、組合せの数だけ上記デイレイラインを準備し
て上記切替えを行なう必要があつた。
本発明は上記のような従来のものの欠点を解決
するためになされたもので、位相同期ループの基
準発振器に近接した周波数で、かつこれと位相同
期のかかつた第２の基準発振器を採用することに
より、誤差信号増幅回路をチヨツパスタビライズ
したのと同じ効果を得ることができ、又、移相器
を簡単なデイジタル移相器で構成でき、しかも該
デイジタル移相器はデイジタル入力の値を変更す
ることにより、容易にその移相量を変化させるこ
とができる追尾受信装置を提供することを目的と
している。
するためになされたもので、位相同期ループの基
準発振器に近接した周波数で、かつこれと位相同
期のかかつた第２の基準発振器を採用することに
より、誤差信号増幅回路をチヨツパスタビライズ
したのと同じ効果を得ることができ、又、移相器
を簡単なデイジタル移相器で構成でき、しかも該
デイジタル移相器はデイジタル入力の値を変更す
ることにより、容易にその移相量を変化させるこ
とができる追尾受信装置を提供することを目的と
している。
以下、本発明の一実施例を図について説明す
る。
る。
第２図は本発明の一実施例による２チヤンネル
方式追尾受信装置のブロツク構成図を示す。図に
おいて、第１図と同一符号は同一のものであるの
で説明を省略する。
方式追尾受信装置のブロツク構成図を示す。図に
おいて、第１図と同一符号は同一のものであるの
で説明を省略する。
まず、従来のものと同じ位相同期ループの基準
発振器９を第１の基準発振器としてその出力をf1
とすると、これに位相同期しながらＮ／Ｎ−１×f1 （Ｎは整数）の周波数出力をもつ第２の基準発振
器３０を新らしく設ける。
発振器９を第１の基準発振器としてその出力をf1
とすると、これに位相同期しながらＮ／Ｎ−１×f1 （Ｎは整数）の周波数出力をもつ第２の基準発振
器３０を新らしく設ける。
ここで、誤差信号入力ｂの第２中間周波数をf2
としたとき、位相検波器１４で得られる第１次の
誤差信号周波数f3は、 f3＝（Ｎ／Ｎ−１）f1−f2 であり、和信号系位相同期ループが位相同期して
いる場合 f1＝f2 であるので、結局上記第１次の誤差信号周波数
f3は、 f3＝（Ｎ／Ｎ−１）f1−f1＝（１／Ｎ−１）f1 となる。
としたとき、位相検波器１４で得られる第１次の
誤差信号周波数f3は、 f3＝（Ｎ／Ｎ−１）f1−f2 であり、和信号系位相同期ループが位相同期して
いる場合 f1＝f2 であるので、結局上記第１次の誤差信号周波数
f3は、 f3＝（Ｎ／Ｎ−１）f1−f1＝（１／Ｎ−１）f1 となる。
そしてこの第１次の誤差信号（周波数f3）を
AC増幅器１９でAC増幅した後、これを２分配し
てそれぞれ復調器２０，２３に入力する。
AC増幅器１９でAC増幅した後、これを２分配し
てそれぞれ復調器２０，２３に入力する。
一方、第２の基準発振器３０から出力される第
２の基準信号を同期式カウンタ６０で１／Ｎにカ
ウントダウンし、同時にθ移相器である第１のデ
イジタルフエーズシフタ４０でθ分だけ移相させ
ると、 Ｎ／Ｎ−１f1×１／Ｎ＝Ｎ／Ｎ−１f1から１／Ｎ
−１f1 （θ） という第３の基準信号f4が得られ、さらにこれら
を第２のデイジタルフエーズシフタ５０でπ／２
分移相させると第４の基準信号 f5＝１／Ｎ−１f1（θ＋π／２） が得られる。
２の基準信号を同期式カウンタ６０で１／Ｎにカ
ウントダウンし、同時にθ移相器である第１のデ
イジタルフエーズシフタ４０でθ分だけ移相させ
ると、 Ｎ／Ｎ−１f1×１／Ｎ＝Ｎ／Ｎ−１f1から１／Ｎ
−１f1 （θ） という第３の基準信号f4が得られ、さらにこれら
を第２のデイジタルフエーズシフタ５０でπ／２
分移相させると第４の基準信号 f5＝１／Ｎ−１f1（θ＋π／２） が得られる。
このようにしてＸ系クロツク復調器２０で第１
次の誤差信号f3＝１／Ｎ−１f1を第３の基準信号f4＝ １／Ｎ−１f1（θ）により復調することによりＸ誤差 信号を、又Ｙ系クロツク復調器２３で第１次の誤
差信号f3＝１／Ｎ−１f1を第４の基準信号f5＝ １／Ｎ−１f1（θ＋π／２）により復調することにより Ｙ誤差信号を得ることができる。従つてこの実施
例では第１図の従来のものに比較し、変調器１
８，２１が不要となつている。
次の誤差信号f3＝１／Ｎ−１f1を第３の基準信号f4＝ １／Ｎ−１f1（θ）により復調することによりＸ誤差 信号を、又Ｙ系クロツク復調器２３で第１次の誤
差信号f3＝１／Ｎ−１f1を第４の基準信号f5＝ １／Ｎ−１f1（θ＋π／２）により復調することにより Ｙ誤差信号を得ることができる。従つてこの実施
例では第１図の従来のものに比較し、変調器１
８，２１が不要となつている。
次に本発明のキーポイントである第２の基準発
振器３０と第１、第２のデイジタルフエーズシフ
タ４０，５０の一構成例を第３図に示し、該第３
図を用いて動作を詳細に説明する。
振器３０と第１、第２のデイジタルフエーズシフ
タ４０，５０の一構成例を第３図に示し、該第３
図を用いて動作を詳細に説明する。
まず第１の基準発振器９からの入力f1は
１／Ｎ−１カウンタ３１でカウントダウンされ、該 カウントダウンされた信号はデイジタル位相比較
回路３２で、電圧制御発振器３４の出力を１／Ｎ
カウンタ３５でカウントダウンした信号１／Ｎ−１ f1と位相比較される。このとき両者間に位相誤差
があれば上記デイジタル位相比較回路３２から位
相誤差信号が出力され、該信号はローパスフイル
タ３３で平滑された後電圧制御発振器３４に入力
され、上記両者間の位相誤差を減少させる動作が
上記デイジタル位相比較回路３２〜１／Ｎカウン
タ３５において行なわれ、このようにして入力f1
と出力Ｎ／Ｎ−１f1間の位相同期が確立される。上 記電圧制御発振器３４が第２の基準信号発振器で
あり、該発生器の出力を第２図の１／Ｎカウンタ
６０及び第１のデイジタルフエーズシフタ４０に
相当する1/N（θ）カウンタ４０′でカウントダ
ウンさせると同時に、前述のデイジタル位相比較
回路３２の位相比較つまり位相同期のタイミング
よりある一定の位相関係をもつ１／Ｎカウンタ３
５のCARRY出力でもつて上記1/N（θ）カウン
タ４０′をθの情報によりLOADすることによ
り、θの移相が行なわれる。同様に上記1/N
（θ）カウンタ４０′のCARRY出力でもつて第２
図の基準信号１／Ｎカウンタ６０及び第２のデイ
ジタルフエーズシフタ５０に相当する1/N（π/2）
カウンタ５０′をπ／２の情報によりLOADする
ことにより、（θ＋π/2）の移相が行なわれる。
１／Ｎ−１カウンタ３１でカウントダウンされ、該 カウントダウンされた信号はデイジタル位相比較
回路３２で、電圧制御発振器３４の出力を１／Ｎ
カウンタ３５でカウントダウンした信号１／Ｎ−１ f1と位相比較される。このとき両者間に位相誤差
があれば上記デイジタル位相比較回路３２から位
相誤差信号が出力され、該信号はローパスフイル
タ３３で平滑された後電圧制御発振器３４に入力
され、上記両者間の位相誤差を減少させる動作が
上記デイジタル位相比較回路３２〜１／Ｎカウン
タ３５において行なわれ、このようにして入力f1
と出力Ｎ／Ｎ−１f1間の位相同期が確立される。上 記電圧制御発振器３４が第２の基準信号発振器で
あり、該発生器の出力を第２図の１／Ｎカウンタ
６０及び第１のデイジタルフエーズシフタ４０に
相当する1/N（θ）カウンタ４０′でカウントダ
ウンさせると同時に、前述のデイジタル位相比較
回路３２の位相比較つまり位相同期のタイミング
よりある一定の位相関係をもつ１／Ｎカウンタ３
５のCARRY出力でもつて上記1/N（θ）カウン
タ４０′をθの情報によりLOADすることによ
り、θの移相が行なわれる。同様に上記1/N
（θ）カウンタ４０′のCARRY出力でもつて第２
図の基準信号１／Ｎカウンタ６０及び第２のデイ
ジタルフエーズシフタ５０に相当する1/N（π/2）
カウンタ５０′をπ／２の情報によりLOADする
ことにより、（θ＋π/2）の移相が行なわれる。
なお、第２図、第３図の本発明の一実施例にお
いて、第２の基準信号発生器の発振周波数は第１
の基準発振器の出力周波数をf1として（Ｎ／Ｎ−１） ×f1（Ｎは整数）としているが、これは
（Ｎ／Ｎ−１）×f1あるいは（Ｎ／Ｎ±ｍ）f1（ｍは整
数 でＮ＞＞ｍとしても上記実施例と同じような効果
を得ることができる。
いて、第２の基準信号発生器の発振周波数は第１
の基準発振器の出力周波数をf1として（Ｎ／Ｎ−１） ×f1（Ｎは整数）としているが、これは
（Ｎ／Ｎ−１）×f1あるいは（Ｎ／Ｎ±ｍ）f1（ｍは整
数 でＮ＞＞ｍとしても上記実施例と同じような効果
を得ることができる。
以上のように、本発明によれば、位相同期ルー
プの基準発振器に近接した周波数で、かつこれと
位相同期のかかつた第２の基準信号を与える第２
基準発振器を設けるとともに、移相器をデイジタ
ル移相器で構成したので、追尾受信装置の誤差検
出回路がチヨツパスタビライズされたのと同じ効
果を得ることができ、温度特性が非常によくな
り、又回路がチヨツパスタビライズされた回路よ
り単純な構成となり、、かつ低い周波数帯でのデ
イジタル移相を行なうことが可能で、デイジタル
移相器の回路も非常に単純なものとなる等の効果
がある。
プの基準発振器に近接した周波数で、かつこれと
位相同期のかかつた第２の基準信号を与える第２
基準発振器を設けるとともに、移相器をデイジタ
ル移相器で構成したので、追尾受信装置の誤差検
出回路がチヨツパスタビライズされたのと同じ効
果を得ることができ、温度特性が非常によくな
り、又回路がチヨツパスタビライズされた回路よ
り単純な構成となり、、かつ低い周波数帯でのデ
イジタル移相を行なうことが可能で、デイジタル
移相器の回路も非常に単純なものとなる等の効果
がある。
第１図は従来の２チヤンネル方式の追尾受信装
置のブロツク図、第２図は本発明の一実施例によ
る追尾受信装置のブロツク図、第３図は第２図の
追尾受信装置の要部の一構成例を示すブロツク図
である。 ９……第１の基準発振器、３０……第２の基準
発振器、４０……第１のデイジタルフエーズシフ
タ、５０……第２のデイジタルフエーズシフタ、
６０……１／Ｎカウンタ。なお、図中同一符号は
同一、又は相当部分を示す。
置のブロツク図、第２図は本発明の一実施例によ
る追尾受信装置のブロツク図、第３図は第２図の
追尾受信装置の要部の一構成例を示すブロツク図
である。 ９……第１の基準発振器、３０……第２の基準
発振器、４０……第１のデイジタルフエーズシフ
タ、５０……第２のデイジタルフエーズシフタ、
６０……１／Ｎカウンタ。なお、図中同一符号は
同一、又は相当部分を示す。
Claims (1)
- １ 位相同期ループを有しアンテナより得られる
和信号及び誤差信号により該アンテナを目標方位
へ指向させるための追尾誤差電圧を発生する追尾
受信装置において、上記位相同期ループに和信号
の検出を行なうための第１の基準信号を与える第
１の基準発振器と、上記第１の基準信号に近接し
た周波数でかつこれと位相同期のかかつた、第１
次の誤差信号の検出を行なうための第２の基準信
号を出力する第２の基準発振器と、該第２の基準
信号をカウントダウンするカウンタと、該カウン
タの出力をデイジタル移相し第２次の誤差信号の
検出を行なうための第３、第４の基準信号を出力
する第１、第２のデイジタルフエーズシフタとを
備えたことを特徴とする追尾受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20309482A JPS5991379A (ja) | 1982-11-17 | 1982-11-17 | 追尾受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20309482A JPS5991379A (ja) | 1982-11-17 | 1982-11-17 | 追尾受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5991379A JPS5991379A (ja) | 1984-05-26 |
| JPS6363069B2 true JPS6363069B2 (ja) | 1988-12-06 |
Family
ID=16468270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20309482A Granted JPS5991379A (ja) | 1982-11-17 | 1982-11-17 | 追尾受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5991379A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02142960U (ja) * | 1989-05-08 | 1990-12-04 |
-
1982
- 1982-11-17 JP JP20309482A patent/JPS5991379A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02142960U (ja) * | 1989-05-08 | 1990-12-04 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5991379A (ja) | 1984-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4254503A (en) | Radio receiver for tone modulated signals | |
| EP0073220B1 (en) | Phase locked loop with improved lock-in | |
| JPH0628338B2 (ja) | フエーズロツクドループ及びそれを用いる直接混合同期ａｍ受信機 | |
| US7450925B2 (en) | Receiver for wireless communication systems and I/Q signal phase difference correction method therefor | |
| JP2005079677A (ja) | チューナ用信号処理回路 | |
| US4371747A (en) | AM Stereophonic decoder | |
| KR970007985B1 (ko) | 직접 혼합 동기 am 수신기 | |
| JPS6363069B2 (ja) | ||
| US4404428A (en) | Detector for sub signal of modulated AM stereophonic signal | |
| JP3101477B2 (ja) | Ｐｌｌ集積回路 | |
| US4612510A (en) | FM demodulator using combined outputs of plural FM detectors | |
| JP2904207B1 (ja) | 追尾受信機 | |
| JPS63263926A (ja) | 自動ｉｆ正接ロック制御回路を備えた無線受信機 | |
| JP2819666B2 (ja) | 受信装置 | |
| JPS6330805B2 (ja) | ||
| JPH05260413A (ja) | データ伝送回路 | |
| JPH0360206A (ja) | 周波数変換回路 | |
| JPH10117218A (ja) | 位相差検出回路 | |
| JPH0351125B2 (ja) | ||
| JPH06232847A (ja) | Ｓｄ合成方式 | |
| JPS62145973A (ja) | 映像中間周波信号処理回路 | |
| JP2000224578A (ja) | 衛星放送受信機 | |
| JPS5818821B2 (ja) | Ｐｓｋ信号の搬送波同期方式 | |
| JPH03109186U (ja) | ||
| JPH0514228A (ja) | フイルタを用いたｆｍ信号検出装置 |