JP2819666B2 - 受信装置 - Google Patents
受信装置Info
- Publication number
- JP2819666B2 JP2819666B2 JP23865089A JP23865089A JP2819666B2 JP 2819666 B2 JP2819666 B2 JP 2819666B2 JP 23865089 A JP23865089 A JP 23865089A JP 23865089 A JP23865089 A JP 23865089A JP 2819666 B2 JP2819666 B2 JP 2819666B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- converter
- output
- local oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は受信装置に関し、特にFDMA（周波数分割多元
接続）方式をとる衛星通信地球局の受信装置に関する。
接続）方式をとる衛星通信地球局の受信装置に関する。
一般に、比較的狭帯域の信号であるSCPC（Single Cha
nnel Per Carrier）信号を受信する信号装置は、受信信
号中に含まれるパイロット信号が一定の周波数の中間周
波信号に周波数変換されるように周波数変換器の局部発
振器の発振周波数を制御するのが通例である。この周波
数変換により各受信信号の周波数誤差は共通に補正され
る。
nnel Per Carrier）信号を受信する信号装置は、受信信
号中に含まれるパイロット信号が一定の周波数の中間周
波信号に周波数変換されるように周波数変換器の局部発
振器の発振周波数を制御するのが通例である。この周波
数変換により各受信信号の周波数誤差は共通に補正され
る。
第２図は従来の受信装置の一例を示すブロック図であ
る。各受信信号を第１中間周波帯に周波数変換する周波
数変換器１と、第２中間周波帯に周波数変換する周波数
変換器２と、周波数変換器２の出力信号を復調装置へ出
力すると共に一部を分岐する分岐回路３と、分岐回路３
の分岐出力信号が含むパイロット信号の周波数を検出す
るパイロット周波数検出器４と、パイロット周波数検出
信号をディジタル値に変換するA/D変換器５と、A/D変換
器５の出力に基づきディジタル値を出力する制御回路６
と、制御回路６の出力値をアナログ信号に変換するD/A
変換器７と、D/A変換器７が出力したアナログ信号に基
づく周波数の局部発振信号を発生する局部発振器８と、
局部発振器８の出力した周波数を整数倍して周波数変換
器２へ出力する逓倍器11と、周波数変換器１へ出力する
周波数固定の局部発振器10とを備えている。
る。各受信信号を第１中間周波帯に周波数変換する周波
数変換器１と、第２中間周波帯に周波数変換する周波数
変換器２と、周波数変換器２の出力信号を復調装置へ出
力すると共に一部を分岐する分岐回路３と、分岐回路３
の分岐出力信号が含むパイロット信号の周波数を検出す
るパイロット周波数検出器４と、パイロット周波数検出
信号をディジタル値に変換するA/D変換器５と、A/D変換
器５の出力に基づきディジタル値を出力する制御回路６
と、制御回路６の出力値をアナログ信号に変換するD/A
変換器７と、D/A変換器７が出力したアナログ信号に基
づく周波数の局部発振信号を発生する局部発振器８と、
局部発振器８の出力した周波数を整数倍して周波数変換
器２へ出力する逓倍器11と、周波数変換器１へ出力する
周波数固定の局部発振器10とを備えている。
この受信装置では、受信した信号中のパイロット信号
を検出し、このパイロット信号に基づいて局部発振器８
の出力周波数を制御することにより位相同期がかかり、
周波数誤差を補正している。
を検出し、このパイロット信号に基づいて局部発振器８
の出力周波数を制御することにより位相同期がかかり、
周波数誤差を補正している。
上述した従来の受信装置では、パイロット信号の周波
数追随範囲は、D/A変換器７のアナログ圧電出力範囲，
局部発振器８の入力電圧対出力周波数特性，逓倍器９の
逓倍数により決定される。
数追随範囲は、D/A変換器７のアナログ圧電出力範囲，
局部発振器８の入力電圧対出力周波数特性，逓倍器９の
逓倍数により決定される。
このため、パイロット信号の周波数追随範囲を大きく
すべく逓倍器11における逓倍数を大きくすると、D/A変
換器７の最小ビット変化に対する逓倍器11の出力周波数
の変化率が大きくなり、パイロット信号に対する位相誤
差が過大になるという問題がある。
すべく逓倍器11における逓倍数を大きくすると、D/A変
換器７の最小ビット変化に対する逓倍器11の出力周波数
の変化率が大きくなり、パイロット信号に対する位相誤
差が過大になるという問題がある。
本発明の目的はパイロット信号の周波数追随範囲を広
げる一方で、パイロット信号に対する位相誤差を抑制す
る受信装置を提供することにある。
げる一方で、パイロット信号に対する位相誤差を抑制す
る受信装置を提供することにある。
本発明の受信装置は、パイロット信号の周波数に基づ
いて制御回路から出力される第１の信号に基づく周波数
を発生して第２の周波数変換器に出力する局部発振器
と、第２の信号に基づく周波数を発生して第１の周波数
変換器に出力する周波数シンセサイザとを備えている。
いて制御回路から出力される第１の信号に基づく周波数
を発生して第２の周波数変換器に出力する局部発振器
と、第２の信号に基づく周波数を発生して第１の周波数
変換器に出力する周波数シンセサイザとを備えている。
この場合、局部発振器の出力周波数分解能を大きく設
定し、また周波数シンセサイザの周波数ステップを局部
発振器の出力周波数変換範囲よりも小さく設定してい
る。
定し、また周波数シンセサイザの周波数ステップを局部
発振器の出力周波数変換範囲よりも小さく設定してい
る。
この構成では、局部発振器と周波数シンセサイザの周
波数特性をそれぞれ好適に設定することで、パイロット
周波数の追随範囲とパイロット信号に対する位相誤差と
を独立に高性能化できる。
波数特性をそれぞれ好適に設定することで、パイロット
周波数の追随範囲とパイロット信号に対する位相誤差と
を独立に高性能化できる。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。図示
のようにこの受信装置は、主受信経路として、各受信信
号を第１中間周波帯に周波数変換する第１周波数変換器
１と、第２中間周波帯に周波数変換する第２周波数変換
器２と、第２周波数変換器２の出力信号を復調装置へ出
力すると共に一部を分岐する分岐回路３を備えている。
のようにこの受信装置は、主受信経路として、各受信信
号を第１中間周波帯に周波数変換する第１周波数変換器
１と、第２中間周波帯に周波数変換する第２周波数変換
器２と、第２周波数変換器２の出力信号を復調装置へ出
力すると共に一部を分岐する分岐回路３を備えている。
そして、この分岐回路３の分岐出力信号が含むパイロ
ット信号の周波数を検出するパイロット周波数検出器４
と、パイロット周波数検出信号をディジタル値に変換す
るA/D変換器５と、A/D変換器５の出力に基づきディジタ
ル値を出力する制御回路６と、制御回路６の第１の出力
値をアナログ信号に変換するD/A変換器７と、D/A変換器
７が出力したアナログ信号に基づく周波数の局部発振信
号を発生して第２周波数変換器２へ出力する局部発振器
８とを備えている。
ット信号の周波数を検出するパイロット周波数検出器４
と、パイロット周波数検出信号をディジタル値に変換す
るA/D変換器５と、A/D変換器５の出力に基づきディジタ
ル値を出力する制御回路６と、制御回路６の第１の出力
値をアナログ信号に変換するD/A変換器７と、D/A変換器
７が出力したアナログ信号に基づく周波数の局部発振信
号を発生して第２周波数変換器２へ出力する局部発振器
８とを備えている。
また、前記制御回路６の第２の出力値に基づく周波数
の発振信号を発生して第１周波数変換器１へ出力する周
波数シンセサイザ９を備えている。
の発振信号を発生して第１周波数変換器１へ出力する周
波数シンセサイザ９を備えている。
ここで、局部発振器８の出力する周波数変化範囲と周
波数分解能は、D/A変換器７のアナログ電圧出力範囲と
ディジタル側の変化ビット数により決定される。ここで
は、パイロット信号に対する位相誤差が充分に小さくな
るように局部発振器８の出力周波数分解能を大きく設定
する。
波数分解能は、D/A変換器７のアナログ電圧出力範囲と
ディジタル側の変化ビット数により決定される。ここで
は、パイロット信号に対する位相誤差が充分に小さくな
るように局部発振器８の出力周波数分解能を大きく設定
する。
また、局部発振器８の出力周波数変化範囲は、そのま
までは小さいので、局部発振器８の出力周波数変換範囲
より小さい周波数ステップで発振可能な周波数シンセサ
イザ９を制御回路６により制御し、第２中間周波帯にパ
イロット信号が含まれるようにする。
までは小さいので、局部発振器８の出力周波数変換範囲
より小さい周波数ステップで発振可能な周波数シンセサ
イザ９を制御回路６により制御し、第２中間周波帯にパ
イロット信号が含まれるようにする。
したがって、このように構成することにより、パイロ
ット周波数追随範囲を広げる一方で、パイロット信号に
対する残留位相誤差を抑制することが可能となる。
ット周波数追随範囲を広げる一方で、パイロット信号に
対する残留位相誤差を抑制することが可能となる。
以上説明したように本発明は、制御回路から出力され
る第１及び第２の制御信号に基づいてそれぞれ動作され
る局部発振器及び周波数シンセサイザの周波数特性をそ
れぞれ好適に設定しているので、パイロット周波数追随
範囲とパイロット信号に対する残留位相誤差とを独立に
高性能化でき、多様な受信システムに要求される周波数
補正機能を実現することができる。
る第１及び第２の制御信号に基づいてそれぞれ動作され
る局部発振器及び周波数シンセサイザの周波数特性をそ
れぞれ好適に設定しているので、パイロット周波数追随
範囲とパイロット信号に対する残留位相誤差とを独立に
高性能化でき、多様な受信システムに要求される周波数
補正機能を実現することができる。
第１図は本発明の一実施例のブロック図、第２図は従来
の一例のブロック図である。 １……第１周波数変換器、２……第２周波数変換器、３
……分岐回路、４……パイロット周波数検出器、５……
A/D変換器、６……制御回路、７……D/A変換器、８……
局部発振器、９……周波数シンセサイザ、10……局部発
振器、11……逓倍器。
の一例のブロック図である。 １……第１周波数変換器、２……第２周波数変換器、３
……分岐回路、４……パイロット周波数検出器、５……
A/D変換器、６……制御回路、７……D/A変換器、８……
局部発振器、９……周波数シンセサイザ、10……局部発
振器、11……逓倍器。
Claims (3)
- 【請求項１】複数の受信信号を第１の中間周波帯に周波
数変換する第１周波数変換器と、第２の中間周波帯に周
波数変換する第２周波数変換器と、この第２周波数変換
器の出力信号を分岐する分岐回路と、この分岐回路から
の出力信号が含むパイロット信号の周波数を検出するパ
イロット信号周波数検出器と、このパイロット信号の周
波数に基づいて第１及び第２の信号を出力する制御回路
と、前記第１の信号に基づく周波数を発生して前記第２
の周波数変換器に出力する局部発振器と、前記第２の信
号に基づく周波数を発生して前記第１の周波数変換器に
出力する周波数シンセサイザとを備えることを特徴とす
る受信装置。 - 【請求項２】局部発振器の出力周波数分解能を大きく設
定してなる特許請求の範囲第１項記載の受信装置。 - 【請求項３】周波数シンセサイザの周波数ステップを局
部発振器の出力周波数変換範囲よりも小さく設定してな
る特許請求の範囲第２項記載の受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23865089A JP2819666B2 (ja) | 1989-09-14 | 1989-09-14 | 受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23865089A JP2819666B2 (ja) | 1989-09-14 | 1989-09-14 | 受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03101524A JPH03101524A (ja) | 1991-04-26 |
| JP2819666B2 true JP2819666B2 (ja) | 1998-10-30 |
Family
ID=17033284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23865089A Expired - Fee Related JP2819666B2 (ja) | 1989-09-14 | 1989-09-14 | 受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2819666B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218895A (ja) * | 1992-01-31 | 1993-08-27 | Nec Corp | 受信装置 |
-
1989
- 1989-09-14 JP JP23865089A patent/JP2819666B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03101524A (ja) | 1991-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6750817B2 (en) | Adaptive array antenna | |
| JP4607868B2 (ja) | 多重チャネル受信器における自動周波数制御処理 | |
| GB1580744A (en) | Diversity systems | |
| JPH0715371A (ja) | スーパーへテロダイン方式の送受信方法と送受信機 | |
| JP2819666B2 (ja) | 受信装置 | |
| JPH0918532A (ja) | バーストモード通信システムにおける無線通信装置及び受信方法 | |
| JP2954181B1 (ja) | 単一周波数放送波中継装置 | |
| JP2001119316A (ja) | ダイレクトコンバージョン受信機 | |
| JPH10303649A (ja) | ミキサ回路 | |
| JP2687930B2 (ja) | 受信装置 | |
| JPH09199997A (ja) | Ａｆｃ回路 | |
| JP2002300097A (ja) | 基地局、移動局および移動通信システム | |
| JP2700972B2 (ja) | パイロット信号及びその信号対雑音比検出回路 | |
| JPH02141127A (ja) | 周波数制御回路 | |
| JPH08335892A (ja) | スペクトラム拡散通信装置 | |
| JPH0564101A (ja) | チユーナ装置を共有する少なくとも２種類の復調回路を備えた受信装置 | |
| JP2743826B2 (ja) | 無線通信システム | |
| JPH10209999A (ja) | 自動周波数制御方式 | |
| JP3070528B2 (ja) | 複数チャンネル受信復調装置のａｆｃ回路 | |
| JP3148320B2 (ja) | アレイアンテナ | |
| JP3038726B2 (ja) | 電子選局装置 | |
| JPH04369930A (ja) | Ｔｄｍａ−ｔｄｄ通信における周波数制御方式 | |
| JPH07120927B2 (ja) | 無線伝送装置 | |
| JPH05218895A (ja) | 受信装置 | |
| JP2903797B2 (ja) | 位相同期受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |