JP3038726B2 - 電子選局装置 - Google Patents
電子選局装置Info
- Publication number
- JP3038726B2 JP3038726B2 JP1198075A JP19807589A JP3038726B2 JP 3038726 B2 JP3038726 B2 JP 3038726B2 JP 1198075 A JP1198075 A JP 1198075A JP 19807589 A JP19807589 A JP 19807589A JP 3038726 B2 JP3038726 B2 JP 3038726B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- electronic tuning
- tuning
- comparator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Receiver Circuits (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子選局装置に関し、特にAFT（Automatic F
ine Tuning）機能を備えた電子選局装置に関する。
ine Tuning）機能を備えた電子選局装置に関する。
本発明の電子選局装置は、中間周波信号の周波数変動
に応じたアナログAFT電圧を検出する周波数弁別回路
と、前記周波数弁別回路のアナログAFT電圧をデジタル
信号に変換するA/D変換器と、前記中間周波信号の周波
数の中心値からの偏移を示すオフセットデータを記憶す
るメモリと、前記A/D変換器の出力と前記メモリから読
み出されたオフセットデータとを比較する比較器とから
なり、前記比較器の比較出力を制御信号として電子同調
チューナ部に供給することにより、電子同調チューナ部
の妨害信号を減衰させた同調周波数における周波数変動
を抑圧することができる。
に応じたアナログAFT電圧を検出する周波数弁別回路
と、前記周波数弁別回路のアナログAFT電圧をデジタル
信号に変換するA/D変換器と、前記中間周波信号の周波
数の中心値からの偏移を示すオフセットデータを記憶す
るメモリと、前記A/D変換器の出力と前記メモリから読
み出されたオフセットデータとを比較する比較器とから
なり、前記比較器の比較出力を制御信号として電子同調
チューナ部に供給することにより、電子同調チューナ部
の妨害信号を減衰させた同調周波数における周波数変動
を抑圧することができる。
従来、AFT機能を備えた電圧合成（ボルテージシンセ
サイザ）方式の電子選局装置が、例えば特公昭60−5776
8公報に記載されている。
サイザ）方式の電子選局装置が、例えば特公昭60−5776
8公報に記載されている。
この従来の電子選局装置は、テレビジョン受信機の映
像中間周波数を中心とする周波数弁別器のＳ字特性出力
電圧（AFT電圧）をA/D変換したデジタルAFT信号をデジ
タル選局信号から減算（または加算）し、この合成され
たデジタル選局信号をD/A変換して電子同調チューナ部
に供給するように構成し、AFTによる補正により受信時
における正確な同調状態が維持されている。
像中間周波数を中心とする周波数弁別器のＳ字特性出力
電圧（AFT電圧）をA/D変換したデジタルAFT信号をデジ
タル選局信号から減算（または加算）し、この合成され
たデジタル選局信号をD/A変換して電子同調チューナ部
に供給するように構成し、AFTによる補正により受信時
における正確な同調状態が維持されている。
しかしながら、従来の電子選局装置は、通常周波数弁
別回路のAFT信号によりフィードバックループが閉成さ
れているが、隣接チャンネルのビート妨害が発生した時
に同調周波数を中心値から偏移（オフセット）させて妨
害信号を減衰させる場合、フィードバックループがオー
プン状態になる。
別回路のAFT信号によりフィードバックループが閉成さ
れているが、隣接チャンネルのビート妨害が発生した時
に同調周波数を中心値から偏移（オフセット）させて妨
害信号を減衰させる場合、フィードバックループがオー
プン状態になる。
そして、この妨害信号除去時には電子同調チューナ部
の温度特性により同調周波数が設定値から変化して、周
波数変動を生じる欠点があった。
の温度特性により同調周波数が設定値から変化して、周
波数変動を生じる欠点があった。
従って、本発明の目的は前記欠点を改良すると共に、
ボルテージシンセサイザ方式またはPLL（Phase Locked
Loop）方式の両方式に容易に適用できるようにした電子
選局装置を提供することにある。
ボルテージシンセサイザ方式またはPLL（Phase Locked
Loop）方式の両方式に容易に適用できるようにした電子
選局装置を提供することにある。
本発明の電子選局装置は、電子同調チューナ部の中間
周波信号の周波数変動に応じたアナログAFT電圧を検出
する周波数弁別回路と、前記周波数弁別回路のアナログ
AFT電圧をデジタル信号に変換するA/D変換器と、前記中
間周波信号の周波数の中心値からの偏移を示すオフセッ
トデータを記憶するメモリと、前記A/D変換器の出力と
前記メモリから読み出されたオフセットデータとを比較
する比較器とを有し、隣接チャンネルの妨害発生時、前
記比較器の比較出力を制御信号として、前記A/D変換器
の出力が前記オフセットデータと一致するまで前記電子
同調チューナ部に供給し前記電子同調チューナ部の同調
周波数を一定に維持するように構成される また、本発明の電子選局装置は、前記比較器の比較出
力をD/A変換して電子同調チューナ部に供給するように
構成される。
周波信号の周波数変動に応じたアナログAFT電圧を検出
する周波数弁別回路と、前記周波数弁別回路のアナログ
AFT電圧をデジタル信号に変換するA/D変換器と、前記中
間周波信号の周波数の中心値からの偏移を示すオフセッ
トデータを記憶するメモリと、前記A/D変換器の出力と
前記メモリから読み出されたオフセットデータとを比較
する比較器とを有し、隣接チャンネルの妨害発生時、前
記比較器の比較出力を制御信号として、前記A/D変換器
の出力が前記オフセットデータと一致するまで前記電子
同調チューナ部に供給し前記電子同調チューナ部の同調
周波数を一定に維持するように構成される また、本発明の電子選局装置は、前記比較器の比較出
力をD/A変換して電子同調チューナ部に供給するように
構成される。
さらに、本発明の電子選局装置は、可変分周器を有す
るPLL回路により前記電子同調チューナ部の同調周波数
を可変すると共に、前記比較器の比較出力により前記PL
L回路の可変分周器の分周比を制御するように構成され
る。
るPLL回路により前記電子同調チューナ部の同調周波数
を可変すると共に、前記比較器の比較出力により前記PL
L回路の可変分周器の分周比を制御するように構成され
る。
本発明の電子選曲装置によれば、メモリから読み出さ
れたオフセットデータとA/D変換器の出力が一致するよ
うにフィードバックループが閉成されるので、電子同調
チューナ部の妨害信号を減衰させた同調周波数における
周波数変動を抑圧することができる。
れたオフセットデータとA/D変換器の出力が一致するよ
うにフィードバックループが閉成されるので、電子同調
チューナ部の妨害信号を減衰させた同調周波数における
周波数変動を抑圧することができる。
また、前記比較器の比較出力をD/A変換した制御信号
を前記電子同調チューナ部に供給するように構成すれ
ば、ボルテージシンセサイザ方式の電子選局装置に適用
することが容易になる。
を前記電子同調チューナ部に供給するように構成すれ
ば、ボルテージシンセサイザ方式の電子選局装置に適用
することが容易になる。
さらに、前記比較器の比較出力により前記PLL回路の
可変分周器の分周比を制御するように構成すれば、PLL
デジタルシンセサイザ方式の電子選局装置に適用するこ
とが容易である。
可変分周器の分周比を制御するように構成すれば、PLL
デジタルシンセサイザ方式の電子選局装置に適用するこ
とが容易である。
以下、本発明の実施例について図面を参照しながら説
明する。
明する。
第１図は本発明の基本構成を示すブロック図であり、
１はアンテナ、２は図示しない電圧可変リアクタンスを
有する局部発振回路及びミキサー回路から構成される電
子同調チューナ部である。３は電子同調チューナ部２の
中間周波信号が供給されるIFアンプ（中間周波増幅
器）、４はこのIFアンプ３の出力が供給される検波回
路、５は検波出力が供給される出力端子である。６はIF
アンプに接続された周波数弁別回路であり、中間周波信
号の周波数を中心周波数としてその値からの周波数の偏
移に応じたＳ字特性の周波数弁別出力（以下、アナログ
AFT電圧と呼ぶ）を得る周波数弁別出力である。
１はアンテナ、２は図示しない電圧可変リアクタンスを
有する局部発振回路及びミキサー回路から構成される電
子同調チューナ部である。３は電子同調チューナ部２の
中間周波信号が供給されるIFアンプ（中間周波増幅
器）、４はこのIFアンプ３の出力が供給される検波回
路、５は検波出力が供給される出力端子である。６はIF
アンプに接続された周波数弁別回路であり、中間周波信
号の周波数を中心周波数としてその値からの周波数の偏
移に応じたＳ字特性の周波数弁別出力（以下、アナログ
AFT電圧と呼ぶ）を得る周波数弁別出力である。
７は周波数弁別回路６に接続され、アナログAFT電圧
を所定ビットのデジタル信号に変換するA/D変換器、８
は隣接チャンネルのビート妨害が発生した時に同調周波
数を中心値から偏移させた値（オフセットデータ）を記
憶するメモリである。９はA/D変換器７の出力とメモリ
８のオフセットデータを比較する比較器であり、この比
較器８の比較出力が電子同調チューナ部２に制御信号と
して供給されるように構成されている。
を所定ビットのデジタル信号に変換するA/D変換器、８
は隣接チャンネルのビート妨害が発生した時に同調周波
数を中心値から偏移させた値（オフセットデータ）を記
憶するメモリである。９はA/D変換器７の出力とメモリ
８のオフセットデータを比較する比較器であり、この比
較器８の比較出力が電子同調チューナ部２に制御信号と
して供給されるように構成されている。
以上の構成における動作について説明すると、周波数
弁別回路６のアナログAFT電圧は第２図の本発明の動作
の説明に用いる動作説明図のＳ字特性SV上で変化する
（一例としてA1乃至A15の点のみ示す。）すなわち、中
間周波信号の周波数がf10からf6の範囲（斜線部）で通
常のAFT動作が行われるようにし、隣接チャンネルのビ
ート妨害を減衰させるため電子同調チューナ部２の同調
周波数を可変した時の中間周波信号の周波数をf12と仮
定する。前記中間周波数f12に対応したＳ字特性SV上の
電圧A12は、例えば４ビットの〔1011）のオフセットデ
ータとしてメモリ８に予め記憶されている（A/D変換器
７の出力を記憶する）。そして、温度変化により中間周
波信号の周波数がf12からf14に変動した場合、周波数弁
別回路６のAFT電圧はA12からA14に変化し、A/D変換器７
の出力は〔1011〕から〔1110〕に変化する。従って、比
較器９の出力にはA/D変換器７の出力〔1110〕とオフセ
ットデータ〔1011〕の差が比較出力として得られ、この
比較出力を電子同調チューナ部２に制御信号として供給
され、A/D変換器７の出力がオフセットデータに一致す
るまでフィードバックがかかり、電子同調チューナ部２
の周波数変動を抑圧する 次に、本発明の一実施例について第３図の電子選局装
置の第１実施例を示すブロック図を参照しながら説明す
る。第３図は本発明をボルテージシンセサイザ方式のテ
レビジョン受信機に適用した一例を示し、第１図に対応
する部分には同一番号を付して説明する。10はデジタル
選局信号を発生する周波数設定手段であり、この周波数
設定手段10のデジタル選局信号は加算器11に供給され、
比較器９の比較出力と加算され、加算器11の出力をD/A
変換器12によりアナログ電圧に変換し、このアナログ電
圧を制御信号として電子同調チューナ部２に供給するよ
うに構成する。なお、13はビデオ検波回路４に接続さ
れ、色復調、同期信号検出、音声検波等を行う信号処理
回路である。
弁別回路６のアナログAFT電圧は第２図の本発明の動作
の説明に用いる動作説明図のＳ字特性SV上で変化する
（一例としてA1乃至A15の点のみ示す。）すなわち、中
間周波信号の周波数がf10からf6の範囲（斜線部）で通
常のAFT動作が行われるようにし、隣接チャンネルのビ
ート妨害を減衰させるため電子同調チューナ部２の同調
周波数を可変した時の中間周波信号の周波数をf12と仮
定する。前記中間周波数f12に対応したＳ字特性SV上の
電圧A12は、例えば４ビットの〔1011）のオフセットデ
ータとしてメモリ８に予め記憶されている（A/D変換器
７の出力を記憶する）。そして、温度変化により中間周
波信号の周波数がf12からf14に変動した場合、周波数弁
別回路６のAFT電圧はA12からA14に変化し、A/D変換器７
の出力は〔1011〕から〔1110〕に変化する。従って、比
較器９の出力にはA/D変換器７の出力〔1110〕とオフセ
ットデータ〔1011〕の差が比較出力として得られ、この
比較出力を電子同調チューナ部２に制御信号として供給
され、A/D変換器７の出力がオフセットデータに一致す
るまでフィードバックがかかり、電子同調チューナ部２
の周波数変動を抑圧する 次に、本発明の一実施例について第３図の電子選局装
置の第１実施例を示すブロック図を参照しながら説明す
る。第３図は本発明をボルテージシンセサイザ方式のテ
レビジョン受信機に適用した一例を示し、第１図に対応
する部分には同一番号を付して説明する。10はデジタル
選局信号を発生する周波数設定手段であり、この周波数
設定手段10のデジタル選局信号は加算器11に供給され、
比較器９の比較出力と加算され、加算器11の出力をD/A
変換器12によりアナログ電圧に変換し、このアナログ電
圧を制御信号として電子同調チューナ部２に供給するよ
うに構成する。なお、13はビデオ検波回路４に接続さ
れ、色復調、同期信号検出、音声検波等を行う信号処理
回路である。
以上の構成における動作について説明すると、周波数
設定手段10の所定の放送周波数に対応したデジタル選局
信号は、加算器を通じてD/A変換器12により所定のアナ
ログ選局電圧とされ、このアナログ選局電圧が電子同調
チューナ部２に供給され、所望の放送周波数が受信され
る。また、隣接チャンネルのビート妨害の発生時には、
前述したようにメモリ８に記憶したオフセットデータを
比較器９、加算器11を通じてD/A変換器12に供給し、ビ
ート妨害を減衰させた状態に電子同調チューナ部２を制
御する。そして、温度変化等により電子同調チューナ部
２の中間周波信号の周波数が変動すると、周波数弁別回
路６から周波数変動に応じたアナログAFT電圧が得ら
れ、このアナログAFT電圧はA/D変換器７によりデジタル
信号に変換され、比較器９に供給される。このデジタル
信号は、比較器９においてメモリ８のオフセットデータ
と比較され、周波数変動を生じた場合には比較出力を加
算器11およびD/A変換器12を通じて制御信号を発生し、
この制御信号により電子同調チューナ部２の同調周波数
を温度変化に拘わらず一定に維持する。
設定手段10の所定の放送周波数に対応したデジタル選局
信号は、加算器を通じてD/A変換器12により所定のアナ
ログ選局電圧とされ、このアナログ選局電圧が電子同調
チューナ部２に供給され、所望の放送周波数が受信され
る。また、隣接チャンネルのビート妨害の発生時には、
前述したようにメモリ８に記憶したオフセットデータを
比較器９、加算器11を通じてD/A変換器12に供給し、ビ
ート妨害を減衰させた状態に電子同調チューナ部２を制
御する。そして、温度変化等により電子同調チューナ部
２の中間周波信号の周波数が変動すると、周波数弁別回
路６から周波数変動に応じたアナログAFT電圧が得ら
れ、このアナログAFT電圧はA/D変換器７によりデジタル
信号に変換され、比較器９に供給される。このデジタル
信号は、比較器９においてメモリ８のオフセットデータ
と比較され、周波数変動を生じた場合には比較出力を加
算器11およびD/A変換器12を通じて制御信号を発生し、
この制御信号により電子同調チューナ部２の同調周波数
を温度変化に拘わらず一定に維持する。
次に、本発明の他の実施例について第４図の本発明の
電子選局装置の第２実施例を示すブロック図を参照しな
がら説明する。第４図は本発明をPLLデジタルシンセサ
イザ方式のテレビジョン受信機に適用した一例を示し、
第３図に対応する部分には同一番号を付して説明する。
電子選局装置の第２実施例を示すブロック図を参照しな
がら説明する。第４図は本発明をPLLデジタルシンセサ
イザ方式のテレビジョン受信機に適用した一例を示し、
第３図に対応する部分には同一番号を付して説明する。
第４図において、14はPLL回路を示し、図示しない基
準発振器、位相比較器および可変分周器14aを有し、電
子同調チューナ部２の局部発振器（図示しない）と共に
位相同期ループを構成する。15は第３図の加算器11の代
わりに設けた制御回路であり、入力端子には比較器９の
比較出力および周波数設定手段10からのデジタル選局信
号が供給され、出力端子からPLL回路14の可変分周器14a
を制御するデジタル制御信号が出力される。PLL回路14
には、電子同調チューナ部２から局部発振器（図示しな
い）の出力が供給されると共にPLL回路14からアナログ
制御信号が電子同調チューナ部２の局部発振器の電圧制
御型可変リアクタンス素子（図示しない）に供給され
る。
準発振器、位相比較器および可変分周器14aを有し、電
子同調チューナ部２の局部発振器（図示しない）と共に
位相同期ループを構成する。15は第３図の加算器11の代
わりに設けた制御回路であり、入力端子には比較器９の
比較出力および周波数設定手段10からのデジタル選局信
号が供給され、出力端子からPLL回路14の可変分周器14a
を制御するデジタル制御信号が出力される。PLL回路14
には、電子同調チューナ部２から局部発振器（図示しな
い）の出力が供給されると共にPLL回路14からアナログ
制御信号が電子同調チューナ部２の局部発振器の電圧制
御型可変リアクタンス素子（図示しない）に供給され
る。
以上の構成において、PLL回路14の可変分周器14aの分
周比をＮ、基準発振器の基準周波数をfS、電子同調チュ
ーナ部２の同調周波数（局部発振周波数）をf0とした場
合、f0＝Ｎ・fSとなるので、周波数設定手段10のデジタ
ル選局信号および比較器９の比較出力を制御回路14によ
り加算したデジタル制御信号に応じて可変分周器14aの
分周比Ｎを制御することにより、電子同調チューナ部２
の同調周波数f0を可変することができる。従って、PLL
デジタルシンセサイザ方式のテレビジョン受信機の場合
も、第３図のボルテージシンセサイザ方式のテレビジョ
ン受信機と同様に隣接チャンネルのビート妨害を減衰さ
せた時でも、電子同調チューナ部２の同調周波数f0を温
度変化に拘わらず一定に維持することができる。
周比をＮ、基準発振器の基準周波数をfS、電子同調チュ
ーナ部２の同調周波数（局部発振周波数）をf0とした場
合、f0＝Ｎ・fSとなるので、周波数設定手段10のデジタ
ル選局信号および比較器９の比較出力を制御回路14によ
り加算したデジタル制御信号に応じて可変分周器14aの
分周比Ｎを制御することにより、電子同調チューナ部２
の同調周波数f0を可変することができる。従って、PLL
デジタルシンセサイザ方式のテレビジョン受信機の場合
も、第３図のボルテージシンセサイザ方式のテレビジョ
ン受信機と同様に隣接チャンネルのビート妨害を減衰さ
せた時でも、電子同調チューナ部２の同調周波数f0を温
度変化に拘わらず一定に維持することができる。
なお、第３図の比較器９、周波数設定手段10および加
算器11と第４図の比較器９、周波数設定手段10および制
御回路15は夫々マイクロプロセッサにより構成すること
も可能である。
算器11と第４図の比較器９、周波数設定手段10および制
御回路15は夫々マイクロプロセッサにより構成すること
も可能である。
また、第３図および第４図の実施例では、本発明をテ
レビジョン受信機に適用した場合について説明したが、
電子同調チューナ部を有するラジオ受信機またはFMステ
レオ受信機等の電子選局装置に本発明を適用することが
できる。
レビジョン受信機に適用した場合について説明したが、
電子同調チューナ部を有するラジオ受信機またはFMステ
レオ受信機等の電子選局装置に本発明を適用することが
できる。
以上の説明から明らかな通り、本発明によれば、電子
同調チューナの妨害信号を減衰させた同調周波数におけ
る温度変化等による周波数変動を抑圧することができ
る。
同調チューナの妨害信号を減衰させた同調周波数におけ
る温度変化等による周波数変動を抑圧することができ
る。
また、本発明は、ボルテージシンセサイザ方式または
PLLデジタルシンセサイザ方式の電子選局装置に容易に
適用することができる利点がある。
PLLデジタルシンセサイザ方式の電子選局装置に容易に
適用することができる利点がある。
第１図は本発明の基本構成を示すブロック図、第２図は
本発明の動作の説明に用いる動作説明図、第３図は本発
明の電子選局装置の第１実施例を示すブロック図、第４
図は本発明の電子選局装置の第２の実施例を示すブロッ
ク図である。 ２……電子同調チューナ部 ３……IFアンプ（VIFアンプ） ４……検波回路（ビデオ検波回路） ６……周波数弁別回路 ７……A/D変換器 ８……メモリ ９……比較器 10……周波数設定手段 11……加算器 12……D/A変換器 14……PLL回路 14a……可変分周器 15……制御回路
本発明の動作の説明に用いる動作説明図、第３図は本発
明の電子選局装置の第１実施例を示すブロック図、第４
図は本発明の電子選局装置の第２の実施例を示すブロッ
ク図である。 ２……電子同調チューナ部 ３……IFアンプ（VIFアンプ） ４……検波回路（ビデオ検波回路） ６……周波数弁別回路 ７……A/D変換器 ８……メモリ ９……比較器 10……周波数設定手段 11……加算器 12……D/A変換器 14……PLL回路 14a……可変分周器 15……制御回路
Claims (3)
- 【請求項１】電子同調チューナ部の中間周波信号の周波
数変動に応じたアナログAFT電圧を検出する周波数弁別
回路と、前記周波数弁別回路のアナログAFT電圧をデジ
タル信号に変換するA/D変換器と、前記中間周波信号の
周波数の中心値から偏移を示すオフセットデータを記憶
するメモリと、前記A/D変換器の出力と前記メモリから
読み出されたオフセットデータとを比較する比較器とを
有し、 隣接チャンネルの妨害発生時、前記比較器の比較出力を
制御信号として、前記A/D変換器の出力が前記オフセッ
トデータと一致するまで前記電子同調チューナ部に供給
し前記電子同調チューナ部の同調周波数を一定に維持す
るようにしたことを特徴とする電子選局装置。 - 【請求項２】前記比較器の比較出力をD/A変換して得た
制御信号を前記電子同調チューナ部に供給するようにし
たことを特徴とする請求項１記載の電子選局装置。 - 【請求項３】可変分周器を有するPLL回路により前記電
子同調チューナ部の同調周波数を可変すると共に、前記
比較器の比較出力により前記PLL回路の可変分周器の分
周比を制御するように構成したことを特徴とする請求項
１記載の電子選局装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1198075A JP3038726B2 (ja) | 1989-08-01 | 1989-08-01 | 電子選局装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1198075A JP3038726B2 (ja) | 1989-08-01 | 1989-08-01 | 電子選局装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0364112A JPH0364112A (ja) | 1991-03-19 |
| JP3038726B2 true JP3038726B2 (ja) | 2000-05-08 |
Family
ID=16385103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1198075A Expired - Fee Related JP3038726B2 (ja) | 1989-08-01 | 1989-08-01 | 電子選局装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3038726B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960014233B1 (ko) * | 1993-11-05 | 1996-10-14 | 엘지전자 주식회사 | 텔레비젼의 자동미세 튜닝장치 및 그 방법 |
-
1989
- 1989-08-01 JP JP1198075A patent/JP3038726B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0364112A (ja) | 1991-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5483686A (en) | Channel selecting apparatus for simultaneous use with both phase-continuous modulation signals and digital modulation signals | |
| US5289506A (en) | Automatic frequency control circuit | |
| US5179729A (en) | Tuner station selecting apparatus | |
| US5793819A (en) | Radio communication terminal station | |
| EP0557867B1 (en) | Double phase locked loop circuit | |
| CA2118810C (en) | Radio having a combined pll and afc loop and method of operating the same | |
| CA1041237A (en) | Electronic system for automatically tuning to a selected television channel | |
| JP3038726B2 (ja) | 電子選局装置 | |
| US4245351A (en) | AFT Arrangement for a phase locked loop tuning system | |
| KR100266416B1 (ko) | 센터링시에 pll회로의 루프대역폭을 변화시키는 디지털 위성방송 수신기 | |
| US5900751A (en) | Automatic frequency control circuit with simplified circuit constitution | |
| JPH02100409A (ja) | 選局装置 | |
| JPS5924191Y2 (ja) | シンセサイザ−受信機のａｆｃ回路 | |
| JP2553219B2 (ja) | Ｒｆモジュレータ及びそれを内蔵するビデオカセットレコーダ | |
| US5628060A (en) | Apparatus and method for selecting station using D/A converter to control the local oscillator | |
| JPS627729B2 (ja) | ||
| KR100281360B1 (ko) | 위상동기루프 에프엠/에이엠 튜너의 약전계 보상장치 | |
| JPH06326740A (ja) | 移動無線機 | |
| JPH03284016A (ja) | 衛星放送受信機のａｆｃ回路 | |
| KR100287946B1 (ko) | 타이밍/주파수 공급기의 클럭동기 장치 및 방법 | |
| JP2699717B2 (ja) | ダブルコンバージョン受信機用選局装置 | |
| EP1091487B1 (en) | Method and apparatus for eliminating self quieter signals generated in synthesiser receivers | |
| JP3053838B2 (ja) | 映像中間周波回路 | |
| KR100281362B1 (ko) | 위상동기루프 에프엠/에이엠 튜너 | |
| JP3314722B2 (ja) | テレビ信号の選局装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |