KR100266416B1 - 센터링시에 pll회로의 루프대역폭을 변화시키는 디지털 위성방송 수신기 - Google Patents

센터링시에 pll회로의 루프대역폭을 변화시키는 디지털 위성방송 수신기 Download PDF

Info

Publication number
KR100266416B1
KR100266416B1 KR1019980004150A KR19980004150A KR100266416B1 KR 100266416 B1 KR100266416 B1 KR 100266416B1 KR 1019980004150 A KR1019980004150 A KR 1019980004150A KR 19980004150 A KR19980004150 A KR 19980004150A KR 100266416 B1 KR100266416 B1 KR 100266416B1
Authority
KR
South Korea
Prior art keywords
circuit
pll circuit
pll
tuning
loop bandwidth
Prior art date
Application number
KR1019980004150A
Other languages
English (en)
Other versions
KR19980071290A (ko
Inventor
히토시 이께다
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR19980071290A publication Critical patent/KR19980071290A/ko
Application granted granted Critical
Publication of KR100266416B1 publication Critical patent/KR100266416B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/20—Adaptations for transmission via a GHz frequency band, e.g. via satellite
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/003—Correction of carrier offset at baseband only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0057—Closed loops quadrature phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Astronomy & Astrophysics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Circuits Of Receivers In General (AREA)
  • Superheterodyne Receivers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명에 관한 디지털 위성방송 수신기는, 선국 PLL을 갖는 선국회로와; 선국회로의 출력을 받고, 캐리어재생 PLL을 갖는 캐리어재생회로와; 선국 PLL의 루프대역폭을 절환하는 절환회로와; 센터링시에, 통상의 수신상태 및 채널절환시와 비교하여 선국 PLL회로의 루프대역폭을 좁게하도록 절환회로를 제어하는 제어회로를 포함하여 구성된다. 선국 PLL 대신, 캐리어재생 PLL의 루프대역폭을 일시적으로 넓게해도 좋다. 이 수신기에 있어서의 센터링 방법은, 선국 PLL의 루프대역폭을 좁게하는 스텝(#8)과; 복조신호로 부터 얻어지는 캐리어 옵셋량이 최소로 되도록 선국 PLL의 동기주파수를 변경하는 스텝(#10,#15)과; 선국 PLL의 루프대역폭을 넓게하는 스텝(#18)을 포함한다.

Description

센터링시에 ＰＬＬ회로의 루프대역폭을 변화시키는 디지털 위성방송 수신기
본 발명은 위성 등으로 부터의 방송신호를 수신하여, 복조하고, 신호처리하여 데이터를 출력하는 디지털 위성방송 수신기에 관한 것으로, 특히 노이즈의 영향을 받지 않고, 또한 센터링(centering)시에 캐리어재생용 PLL회로에서의 캐리어로크가 해제될 염려가 적은 디지털 위성방송 수신기에 관한 것이다.
디지털 위성방송 수신기에서는, 위성방송 신호를 선국회로에서 선국하고, IF(intermediate frequency)신호로 변환하고, IQ복조하여 의사 베이스밴드의 아날로그 IQ신호를 얻는다. 또한, 이 아날로그 IQ신호는 디지털신호로 변환되어 QPSK(Quadrature Phase Shift Keying) 복조부에서 복조되고, 소정의 신호처리가 실시되어 데이터로서 출력된다.
QPSK 복조부는 캐리어재생부를 포함하며, 캐리어재생부가 주파수에러 및 최적 위상의 검출을 행한다. 선국회로는 PLL(Phase Locked Loop)를 구비하며, 콘트롤회로로 부터 PLL의 분주기에 분주 데이터를 제공함으로써 선국이나 스텝단위의 주파수변화를 행할 수 있다.
상기 QPSK 복조부는 복조된 데이터를 출력하나, 이 시점에서도 캐리어옵셋이 잔류하고 있다. 따라서, 이 옵셋이 최소로 되도록 위성방송 수신기의 센터링을 행할 필요가 있다.
센터링은, 종래 하기와 같이 행해지고 있다. 도 8을 참조하여 QPSK 복조부로 부터 캐리어 옵셋 신호를 독취한다(S5). 이 캐리어 옵셋량을 적게하는 방향으로 선국회로의 PLL의 주파수를 1스텝씩 변화시키고(S10), 캐리어옵셋량이 선국 PLL의 스텝폭보다 적게된 것을 검출하여(S15), 센터링동작을 종료한다(S20). 캐리어옵셋량이 선국 PLL의 스텝폭보다 적게되면, 그 이상의 보정이 불가능하기 때문이다.
이와 같은 종래의 기술에 있어서는, 선국 PLL의 루프대역폭이 넓으면, 응답이 빨라 진동이나 노이즈에 강하다. 그러나, 센터링시에는 선국 PLL의 선국 주파수를 1스텝씩 시프트시키면, 후단의 QPSK 복조부의 캐리어재생 PLL이 선국 PLL에 추종될 수 없어, 캐리어로크가 해제되게 된다. 역으로, 후단의 캐리어재생 PLL의 루프대역폭을 넓게하면, 캐리어재생 PLL이 선국 PLL에 추종이 안될 염려는 적어지나, 통상의 수신시에 수신노이즈에 대한 특정이 열화하여, 비트 에러 레이트가 악화되는 경향이 있다.
따라서, 본 발명의 목적은, 통상의 수신상태에 있어서의 노이즈의 증가를 억제하면서 센터링시의, 캐리어재생 PLL의 캐리어로크를 유지할 수 있는 디지털 위성방송 수신기 및 그의 방법을 제공하는 것이다.
본 발명의 다른 목적은, 통상의 수신상태시에 있어서의 노이즈의 증가를 억제하면서, 센터링시에, 캐리어재생 PLL이 선국 PLL의 동작에 잘 추종될 수 있는 디지털 위성방송 수신기 및 그의 방법을 제공하는 것이다.
본 발명의 다른 목적은, 센터링시에, 선국 PLL의 응답이, 캐리어재생 PLL이 잘 추종될 수 있는 정도로 지연되고, 또한 통상의 수신상태시에는 선국의 응답이 빠르게 되도록 한 디지털 위성방송 수신기 및 그의 방법을 제공하는 것이다.
본 발명에 관한 디지털 위성방송 수신기는, 제 1 PLL회로를 갖는 선국회로와; 선국회로의 출력을 받고, 제 2 PLL회로를 갖는 캐리어재생회로와; 제 1 PLL회로의 루프대역폭을 절환하는 절환회로와; 센터링시에, 통상의 수신상태 및 채널절환시와 비교하여 제 1 PLL회로의 루프대역폭을 좁게하도록 절환회로를 제어하는 제어회로를 포함하여 구성된다.
이와 같이 구성된 디지털 위성방송 수신기는, 선국시나 통상의 수신상태시에는, 선국을 위한 제 1 PLL회로의 대역폭이 넓어지므로, 선국의 응답이 삐르고, 노이즈나 진동에 영향을 받지 않는다. 한편, 센터링시에는 선국을 위한 제 1 PLL회로의 대역폭이 좁아지기 때문에, 캐리어 재생회로의 제 2 PLL회로가 제 1 PLL회로의 동작에 추종하기 쉬워, 캐리어로크가 해제되는 것을 방지할 수 있다.
선국회로는, 제공되는 제어신호에 기초하여, 제어신호에 의해 지정된 선국주파수에 동조하는 제 1 기능과, 제 1 PLL회로의 발진주파수를 1스텝씩 변화시키는 제 2 기능을 갖는다. 선국회로는 또한, 제 2기능의 수행시에는, 제 1 기능 수행시와 비교하여 제 1 PLL회로의 루프대역폭을 좁게하도록 절환회로를 제어하는 것이 바람직하다.
본 발명의 다른 형태에 의한 디지털 위성방송 수신기는, 제 1 PLL회로를 갖는 선국회로와; 선국회로의 출력을 받고, 제 2 PLL회로를 갖는 캐리어재생회로와; 제 2 PLL회로의 루프대역폭을 절환하는 절환회로와; 센터링시에, 통상의 수신상태 및 채널절환시와 비교하여 제 2 PLL회로의 루프대역폭을 넓게하도록 절환회로를 제어하는 제어회로를 포함하여 구성된다.
본 발명의 또 다른 형태에 의한 디지털 위성방송 수신기의 센터링을 히는 방법은, 선국회로에 포함되고, 선국을 위한 PLL회로의 루프대역폭을 좁게하는 스텝과; 루프대역폭이 좁아진 PLL회로에 있어서, 복조신호로 부터 얻어지는 캐리어 옵셋량이 최소로 되도록 PLL회로의 동기주파수를 변경하는 스텝과; 복조신호로 부터 얻어지는 캐리어 옵셋량이 최소로 된 후, PLL회로의 루프대역폭을 넓게하는 스텝을 포함한다.
본 발명의 또 다른 형태에 의한 디지털 위성방송 수신기의 센터링을 히는 방법은, 디지털 위성방송 수신기의 캐리어재생 PLL회로의 루프대역폭을 넓게하는 스텝과; 그 후, 디지털 위성방송 수신기의 선국회로에 포함되는 PLL회로에 있어서, 복조신호로 부터 얻어지는 캐리어 옵셋량이 최소로 되도록 동기주파수를 변경하는 스텝과; 복조신호로 부터 얻어지는 캐리어 옵셋량이 최소로 된 후, 캐리어재생 PLL회로의 루프대역폭을 좁게하는 스텝을 포함한다.
도 1은 본 발명의 실시예에 관한 디지털 위성방송 수신기의 블록회로도이다.
도 2는 도 2에 도시한 디지털 위성방송 수신기의 선국 PLL부의 상세한 구성을 도시한 회로도이다.
도 3은 도 2의 선국 PLL부의 로우패스 필터의 상세한 구성을 도시한 회로도이다.
도 4는 도 1에 도시한 디지털 위성방송 수신기의 QPSK 복조부의 상세한 블록회로도이다.
도 5는 제 1 실시예에 관한 디지털 위성방송 수신기에 있어서의 센터링시의 제어회로의 동작을 도시한 플로우챠트이다.
도 6은 제 1 실시예에 관한 디지털 위성방송 수신기에 있어서의 선국 PLL의 동작을 도시한 플로우챠트이다.
도 7은 제 2 실시예에 관한 디지털 위성방송 수신기에 있어서의 센터링시의 제어회로의 동작을 도시한 플로우챠트이다.
도 8은 종래 디지털 위성방송 수신기에 있어서의 센터링시의 제어회로의 플로우챠트이다.
이하, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명한다.
도 1을 참조하면, 디지털 위성방송 수신기는, RF(Radio Frequency) 신호를 수신하는 선국부(11)와, 선국부(11)가 출력하는 IF신호(2)에 작용하는 SAW(surface acoustic wave) 필터(12)와, SAW 필터(12)의 출력과 로컬신호(13)를 수신하는 IQ복조부(14)와, IQ복조부(14)가 출력하는 아날로그신호의 I신호 및 Q신호(3)를 디지털신호로 변환하기 위한 AD(Analog-to-Digital) 변환부(15)와, AD 변환부(15)가 출력하는 I신호 및 Q신호(4)를 받아 출력데이터(5)를 출력하는 QPSK 복조부(16)와, 디지털 위성방송 수신기 전체를 제어하는 콘트롤부(17)를 포함한다. 콘트롤부(17)는 에컨대, 마이크로컴퓨터 및 이에 의해 실행되는 프로그램를 포함한다.
도 2를 참조하면, 선국부(11)는, 수신된 RF신호를 IF신호로 변환하기 위한 믹서(20)와, 믹서(20)에 국부발진신호를 제공하기 위한 PLL부(27)를 포함한다. 선국부(11)의 PLL부(27)를 이하에서는 선국 PLL이라 한다.
선국 PLL(27)은, PLL제어되어, 믹서(20)에 출력을 제공하는 VCO(voltage controlled oscillator)(21)와, 발진기(21)의 출력주파수를 계수 N으로 분주하는 프로그래머블 분주기(22)를 포함한다. 분주기(22)의 분주 계수 N은 도 1에 도시한 콘트롤부(17)로 부터 단자(25)를 통해 제공된다. 또한, 선국 PLL(27)은, 기준주파수 fref와 분주기(22)의 출력을 받는 위상비교기(23)와, 위상비교기(23)의 출력을 받는 로우패스 필터(24)를 포함한다. 로우패스 필터(24)의 출력은 발진기(21)에 제공되어, 발진기(21)의 발진주파수를 제어한다.
도 3을 참조하면, 로우패스 필터(24)는, 콘트롤단자(36)와, 위상비교기(23)의 출력을 받는 2개의 단자(31,32)를 갖는다. 콘트롤단자(36)에는, 도 1에 보인 콘트롤부(17)로 부터 "1" 또는 "0"의 신호가 제공된다.
로우패스 필터(24)는 인버터(33)와, P채널 MOS트랜지스터(34,39)와, N채널 MOS트랜지스터(35,40)와, 저항 R1, R2와, 버퍼(41)와, NAND게이트(37)와, AND게이트(38)와, 커패시터 C를 포함한다.
인버터(33)의 입력은 단자(31)에 접속된다. 인버터(33)의 출력은 트랜지스터(34)의 게이트에 접속된다. 트랜지스터(34)의 소스는 전원전압 VDD에 접속된다. 트랜지스터(34)의 드레인은 트랜지스터(35)의 드레인에 접속되고, 다시 저항 R1의 일단에 접속된다. 트랜지스터(35)의 게이트는 단자(32)에 접속되고, 드레인은 접지된다.
NAND게이트(37)의 일방의 입력은 단자(31)에, 타방 입력은 콘트롤 단자(36)에 각각 접속된다. NAND게이트(37)의 출력은 트랜지스터(39)의 게이트에 접속된다. AND게이트(38)의 일방의 입력은 단자(32)에, 타방 입력은 콘트롤 단자(36)에 각각 접속된다. AND게이트(38)의 출력은 트랜지스터(40)의 게이트에 접속된다.
트랜지스터(39)의 소스는 전원전압 VDD에 접속된다. 트랜지스터(39)의 드레인은 트랜지스터(40)의 드레인에 접속되고, 다시 저항 R2의 일단에 접속된다. 트랜지스터(40)의 소스는 접지된다.
저항 R1 및 R2의 타방 단자는 서로 접속되고, 다시 버퍼(41)의 입력과 커패시터 C의 일단에 접속된다. 커패시터 C의 타단은 버퍼(41)의 출력에 접속된다.
도 4를 참조하면, 도 1의 QPSK 복조부(16)는, 각각 디지털 I, Q신호가 제공되는 입력단자(41,42)와, 데이터 DA를 위한 단자(48)와, 클럭 CLK를 위한 단자(47)를 갖고, 나이퀴스트 필터(43)와, 디로테이터(derotator)(44)와, 자동이득제어(AGC) 회로(45)와, 캐리어 옵셋 계측회로(46)와, I2C 버스 인터페이스(49)와, 레지스터(50)와, 캐리어 위상 트래킹 루프(51)와, VCO(52)와, 처리회로(53)를 포함한다.
나이퀴스트 필터(43)는, 각각 단자(41,42)에 접속된 2개의 입력을 갖는다. 나이퀴스트 필터(43)의 출력은, 디로테이터(44)와 캐리어 옵셋 계측회로(46)에 접속된다. 디로테이터(44)는, I, Q신호를 실질적으로 복조하기 위한 회로로, 그 출력은 AGC회로(45)와 처리회로(53)와 캐리어 위상 트래킹 루프(51)에 접속된다. 처리회로(53)는, 복조된 I, Q신호에 대해 각종 처리를 실시하는 것으로, 출력단자(54)에 출력을 제공한다.
캐리어 위상 트래킹 루프(51)의 출력은 VCO(52)의 입력에 접속된다. VCO (52)의 출력은 디로테이터(44)에 접속된다. 캐리어 옵셋 계측회로(46)의 출력은 I2C 버스 인터페이스(49)에 접속된다. I2C 버스 인터페이스(49)는, 클럭단자(47) 및 데이터단자(48)에 접속된 2개의 입력과, 레지스터(50)에 접속된 출력을 갖는다. 레지스터(50)의 출력은 캐리어 위상 트래킹 루프(51)에 접속된다.
캐리어 위상 트래킹 루프(51)의 출력을 VCO(52)에 제공함으로써 캐리어재생을 행하고, 재생된 캐리어신호를 디로테이터(44)에 공급한다. 캐리어 위상 트래킹 루프(51)도 PLL회로(이하, "캐리어재생 PLL"이라 함)를 갖고, 그의 대역폭은 레지스터(50)에 격납된 데이터에 의해 설정된다. 캐리어 옵셋 계측회로(46)가 출력하는 캐리어 옵셋량은, I2C 버스 인터페이스(49)를 통해 데이터단자(48)로 부터 도 1의 콘트롤부(17)에 전송된다.
콘트롤부(17)는, 단자(48)를 통해 레지스터(50)에 설정치데이터를 전송한다. 이 설정치데이터는 I2C 버스 인터페이스(49)를 통해 레지스터(50)에 격납된다. 레지스터(50)가 격납한 설정치데이터가, 캐리어재생 PLL의 대역폭을 결정한다.
도 3을 참조하면, 동작에 있어서, 선국 PLL(27)의 로우패스 필터(24)는 이하와 같은 기능을 실현한다. 통상의 동작상태시나 채널절환시에는, 콘트롤단자(36)에는, "0"이 제공된다. 그 결과, 트랜지스터(39,40)로 이루어지는 제 2챠지펌프부는 작동하지 않는다. 트랜지스터(34,35)로 이루어지는 제 1 챠지펌프부만 작동가능하게 된다. 커패시터 C와 저항 R1에 의한 시정수 CR1으로 커패시터 C의 충방전이 행해진다.
이하에 설명하는 바와 같이, 이에 대한 센터링시에 콘트롤단자(36)에는 "1"이 제공된다. 이 때는 제 1 챠지펌프부는 물론 제 2챠지펌프부도 동작가능상태로 된다. 커패시터 C의 충방전은 시정수 C·R1·R2/(R1＋R2)로 행해진다. 이 치는, 제 1 챠지펌프부만 동작가능할때의 시정수 CR1보다 적다. 이에 따라, 제 1 챠지펌프부만 동작할때에 비해 제 1 및 제 2 챠지펌프부의 쌍방이 동작가능할때가 1스텝당의 대역폭은 적어진다. 즉, 선국 PLL(27)의 액티브 필터인 LPF(24)를 구성하는 트랜지스터의 베이스전류인 챠지펌프 전류를 변화시킴으로써, R1, R2, C2로 이루어지는 시정수회로의 시정수가 변하여, 선국 PLL의 응답속도, 루프대역폭 등이 변화한다.
위성방송 수신장치의 센터링을 행할때의 콘트롤부(17)는 이하와 같이 동작한다. 도 5를 참조하면, QPSK 복조부(16)의 캐리어 옵셋량을 받아(#5), 통상 수신상태나 선국시와 비교하여 선국 PLL(27)의 루프대역폭을 좁게한다(#8). 루프대역폭은, 전술한 바와 같이 도 3의 콘트롤단자(36)에 "1"을 제공함으로써 좁아질수 있다.
다음, 캐리어 옵셋량을 적게하는 방향으로 선국 PLL(27)의 선국 주파수를 1스텝 시프트시킨다(#10). 캐리어 옵셋량이 선국 PLL(27)의 스텝폭보다 적은지의 여부를 판정한다(#15). 캐리어 옵셋량이 스텝폭보다 적으면 제어는 #18로 진행하고, 도 3의 콘트롤단자(36)에 "0"을 제공함으로써 선국 PLL(27)의 루프대역폭을 원래상태로 한다(#18).
이상의 처리를 콘트롤부(17)가 행함으로써 위성방송 수신장치의 센터링을 완료한다(#20). 스텝 #15에서 캐리어 옵셋량이 선국 PLL의 스텝폭 이상으로 판정되면 제어는 #10으로 되돌아가고, 다시 선국 PLL(27)의 선국주파수를 1스텝 시프트시킨다.
선국부(11)는 이하와 같이 동작한다. 도 6을 참조하면, 우선 선국부(11)는 콘트롤신호를 수신한다(#100). 선국부(11)는, 이 콘트롤신호가 1스텝 선국주파수를 변화시키는 것을 지정하는 것인지, 선국 주파수를 지정하는 것인지를 판정한다(#110).
만약, 선국주파수를 1스텝 변화시키는 것을 지정하는 것으로 판정되면, 선국부(11)는 선국 PLL(27)의 루프대역폭을 좁게한다(#120). 그 후, 선국부(11)는 1 스텝씩 선국 주파수를 변화시켜 선국동작을 한다(#130). 이와 같은 선국 동작이 종료되면, 선국부(11)는 선국 PLL(27)의 루프대역폭을 원래상태로 되돌린다(#140).
만약 스텝 #110에서, 콘트롤신호가 선국주파수를 지정하는 신호인 것으로 판정될때, 선국부(11)는 도 2의 단자(25)에 제공되는, 지정된 주파수에 대응하는 분주 데이터에 의해 지정된 국을 선택한다(#150).
이와 같이, 본 실시예는 위성방송 수신기의 센터링시에 선국 PLL(27)의 루프대역폭을 좁게함으로써 선국 PLL(27)의 응답을 지연시킨다. 따라서, 후단의 QPSK 복조부(16)의 캐리어 재생 PLL이 선국 PLL(27)의 동작에 충분히 추종할 수 있어, 캐리어로크가 해제되는 문제가 발생할 염려가 적어진다. 또한, 통상의 수신상태시에는, 선국 PLL(27)의 대역폭은 넓다. 따라서, PLL의 응답이 빠르고, 진동이나 노이즈에 강하다. 캐리어 재생 PLL의 루프대역폭을 넓게한 때와 같이, 통상의 수신시에 비트 에러 레이트가 악화되는 경향을 피할 수 있다. 또한, 선국시에도, 센터링시와 동일하게 캐리어 재생 PLL의 캐리어로크가 해제되는 문제가 발생할 염려가 적어진다.
도 7은, 본 발명의 제 2 실시예에 관한 디지털 위성방송 수신기의 콘트롤부(17)의, 센터링시의 동작의 플로우챠트를 도시한 것이다. 제 2 실시예에 관한 디지털 위성방송 수신기는, 콘트롤부(17)의 센터링시의 동작을 제외하고 제 1 실시예의 디지털 위성방송 수신기와 동일하다. 따라서, 여기에서는 그의 하드웨어 등에 관한 상세한 설명은 반복하지 않는다.
도 7을 참조하면, 본 제 2 실시예에 관한 디지털 위성방송 수신기의 콘트롤부(17)는, 센터링시에는, 우선 QPSK 복조부(16)의 캐리어 옵셋량을 받아(#5), QPSK 복조부(16)의 캐리어재생 PLL의 루프대역폭을 넓게한다(#28). 즉, 제 1 실시예와 같이 선국 PLL(27)의 루프대역폭을 좁게하는 대신, 캐리어재생 PLL의 루프대역폭을 넓게한다.
다음, 캐리어 옵셋을 적게하는 방향으로 선국 PLL(27)의 선국 주파수를 1스텝 시프트시킨다(#10). 캐리어 옵셋량이 선국 PLL(27)의 스텝폭보다 적은지의 여부를 판정한다(#15). 캐리어 옵셋량이 스텝폭보다 적으면 제어는 #30로 진행하고, 캐리어재생 PLL의 루프대역폭을 원래상태로 되돌린다(#30).
이상의 처리를 콘트롤부(17)가 행함으로써 위성방송 수신장치의 센터링을 완료된다(#20). 스텝 #15에서 캐리어 옵셋량이 선국 PLL(27)의 스텝폭 이상으로 판정된때는 #10으로 되돌아가고, 다시 QPSK 복조부의 PLL을 1스텝 시프트시킨다.
이 제 2 실시예에 관한 디지털 위성방송 수신기에서는, 센터링시에 QPSK 복조부의 PLL의 응답이 빠르게 된다. 따라서, QPSK 복조부의 PLL이 선국 PLL(27)의 동작에 추종할 수 있다. 또한, 통상의 상태나 선국시에는 QPSK 복조부의 PLL의 대역이 원래상태로 되기 때문에, 통상의 수신시에 신호노이즈에 대한 특성이 열화하지 않고, 비트 에러 레이트가 악화되는 경향을 피할 수 있다.

Claims (12)

  1. 제 1 PLL회로(27)를 갖는 선국회로(11);
    상기 선국회로(11)의 출력을 받는, 제 2 PLL회로(51)를 갖는 캐리어재생회로(16);
    상기 제 1 PLL회로(27)의 루프대역폭을 절환하는 절환수단(24); 및
    센터링시에, 통상의 수신상태 및 채널절환시와 비교하여 상기 제 1 PLL회로(27)의 루프대역폭을 좁게하도록 상기 절환수단(24)을 제어하는 제어회로(17)를 포함하는, 디지털 위성방송 수신기.
  2. 제 1항에 있어서, 상기 선국회로(11)는, 제공되는 제어신호에 기초하여, 상기 제어신호에 의해 지정된 선국주파수에 동조하는 제 1 기능(150)과, 상기 제 1 PLL회로의 발진주파수를 1스텝씩 변화시키는 제 2 기능(120-140)을 갖고,
    상기 선국회로(17)는 또한, 상기 제 2기능의 수행시에는, 상기 제 1 기능수행시와 비교하여 상기 제 1 PLL회로(27)의 루프대역폭을 좁게하도록 상기 절환수단(24)을 제어하는, 디지털 위성방송 수신기.
  3. 제 2항에 있어서, 상기 절환수단(24)은, 상기 제 1 PLL회로(27)의 루프의 액티브 필터의 시정수 소자(R1, R2, C)의 시정수를 절환하기 위한 시정수 절환수단(37,38)을 포함하는, 디지털 위성방송 수신기.
  4. 제 3항에 있어서, 상기 시정수 절환수단(37,38)은, 상기 제어회로(17)로 부터의 제어신호에 응답하여, 상기 시정수 소자(R1, R2, C)로의 챠지펌프 전류를 절환하기위한 수단(37,38)을 포함하는, 디지털 위성방송 수신기.
  5. 제 1항에 있어서, 상기 절환수단(24)은, 상기 제 1 PLL회로(27)의 루프의 액티브 필터의 시정수 소자(R1, R2, C)의 시정수를 절환하기 위한 시정수 절환수단(37,38)을 포함하는, 디지털 위성방송 수신기.
  6. 제 5항에 있어서, 상기 시정수 절환수단(37,38)은, 상기 제어회로(17)로 부터의 제어신호에 응답하여, 상기 시정수 소자(R1, R2, C)로의 챠지펌프 전류를 절환하기 위한 수단(37,38)을 포함하는, 디지털 위성방송 수신기.
  7. 제 1 PLL회로(27)를 갖는 선국회로(11);
    상기 선국회로(11)의 출력을 받고, 제 2 PLL회로(51)를 갖는 캐리어재생회로(16);
    상기 제 2 PLL회로(51)의 루프대역폭을 절환하는 절환수단(50); 및
    센터링시에, 통상의 수신상태 및 채널절환시와 비교하여 상기 제 2 PLL회로(51)의 루프대역폭을 넓게하도록 상기 절환수단(50)을 제어하는 제어회로(17)를 포함하는, 디지털 위성방송 수신기.
  8. 제 7항에 있어서, 상기 절환수단(24)은, 상기 제어회로(17)로 부터 제공되는, 상기 제 2 PLL회로(50)의 대역폭을 절환하기 위한 설정치를 기억하여 상기 제 2 PLL회로(50)에 제공하는 레지스터를 포함하는, 디지털 위성방송 수신기.
  9. 선국회로(11)에 포함되는, 선국을 위한 PLL회로(27)의 루프대역폭을 좁게하는 스텝(#8);
    루프대역폭이 좁아진 상기 PLL회로(27)에 있어서, 복조신호로 부터 얻어지는 캐리어 옵셋량이 최소로 되도록 상기 PLL회로(27)의 동기주파수를 변경하는 스텝(#10,#15); 및
    복조신호로 부터 얻어지는 캐리어 옵셋량이 최소로 된 후, 상기 PLL회로(27)의 루프대역폭을 넓게하는 스텝(#18)을 포함하는, 디지털 위성방송 수신기의 센터링 방법.
  10. 제 9항에 있어서, 상기 PLL회로(27)의 루프대역폭을 좁게하는 상기 스텝은,
    상기 PLL회로(27)의 액티브 필터를 형성하는 시정수 소자(R1, R2, C)의 시정수를 적게 하는 스텝을 포함하고,
    상기 PLL회로(27)의 루프대역폭을 넓게하는 상기 스텝은,
    상기 시정수 소자(R1, R2, C)의 시정수를 크게 하는 스텝을 포함하는, 디지털 위성방송 수신기의 센터링 방법.
  11. 상기 디지털 위성방송 수신기의 캐리어재생 PLL회로(51)의 루프대역폭을 넓게하는 스텝(#28);
    그 후, 상기 디지털 위성방송 수신기의 선국회로(11)에 포함되는 PLL회로(27)에 있어서, 복조신호로 부터 얻어지는 캐리어 옵셋량이 최소로 되도록 동기주파수를 변경하는 스텝(#10, #15); 및
    복조신호로 부터 얻어지는 캐리어 옵셋량이 최소로 된 후, 상기 캐리어재생 PLL회로(51)의 루프대역폭을 좁게하는 스텝(#30)을 포함하는, 디지털 위성방송 수신기의 센터링 방법.
  12. 제 11항에 있어서, 상기 캐리어재생 PLL회로(51)의 루프대역폭을 넓게하는 스텝(#28)은,
    상기 캐리어재생 PLL회로(51)의 대역폭을 설정하는 치를 격납하는 레지스터(50)에, 대역폭을 넓게하는 제 1 설정치를 격납하는 스텝을 포함하고,
    상기 캐리어재생 PLL회로(51)의 루프대역폭을 좁게하는 스텝(#30)은,
    상기 레지스터(50)에, 대역폭을 좁게하는 제 2 설정치를 격납하는 스텝을 포함하는, 디지털 위성방송 수신기의 센터링 방법.
KR1019980004150A 1997-02-21 1998-02-12 센터링시에 pll회로의 루프대역폭을 변화시키는 디지털 위성방송 수신기 KR100266416B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9037631A JPH10233816A (ja) 1997-02-21 1997-02-21 デジタル衛星受信機
JP97-037631 1997-02-21

Publications (2)

Publication Number Publication Date
KR19980071290A KR19980071290A (ko) 1998-10-26
KR100266416B1 true KR100266416B1 (ko) 2000-09-15

Family

ID=12502998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980004150A KR100266416B1 (ko) 1997-02-21 1998-02-12 센터링시에 pll회로의 루프대역폭을 변화시키는 디지털 위성방송 수신기

Country Status (7)

Country Link
US (1) US6438177B1 (ko)
EP (1) EP0860965B1 (ko)
JP (1) JPH10233816A (ko)
KR (1) KR100266416B1 (ko)
CN (1) CN1171423C (ko)
DE (1) DE69829702T2 (ko)
TW (1) TW370755B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6993445B2 (en) * 2001-01-16 2006-01-31 Invensys Systems, Inc. Vortex flowmeter
US6816021B2 (en) * 2002-08-27 2004-11-09 Koninklijke Philips Electronics N.V. Multiple band local oscillator frequency generation circuit
US7218359B2 (en) * 2004-07-26 2007-05-15 Realtek Semiconductor Corp. Digital television receiver and method of recovering incoming digital television signal
TW201210208A (en) 2010-08-27 2012-03-01 Realtek Semiconductor Corp Receiving device of communication system
CN102495270B (zh) * 2011-12-27 2014-08-13 苏州华芯微电子股份有限公司 一种卫星接收控制信号检测电路
US10291242B1 (en) * 2018-05-30 2019-05-14 Qualcomm Incorporated Local oscillator (LO) phase continuity
WO2023077226A2 (en) * 2021-11-02 2023-05-11 Orbital Research Ltd. Low noise block-downconverter system

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131862A (en) * 1977-10-13 1978-12-26 Sperry Rand Corporation Phase lock loop with narrow band lock-in and wideband acquisition characteristics
US4352208A (en) * 1980-03-04 1982-09-28 Motorola, Inc. Automatic IF selectivity for radio receiver system
JPS58130631A (ja) * 1982-01-28 1983-08-04 Fujitsu Ltd フエイズロツクドル−プ
JP2766267B2 (ja) 1988-08-08 1998-06-18 株式会社東芝 位相同期回路
JP2560093B2 (ja) * 1988-10-05 1996-12-04 シャープ株式会社 Ｆｍチューナ
JP2879763B2 (ja) * 1989-06-27 1999-04-05 ソニー株式会社 Ｐｌｌのチャージポンプ回路
JP2841693B2 (ja) * 1990-04-19 1998-12-24 日本電気株式会社 Ｐｌｌ周波数シンセサイザ
US5121414A (en) * 1990-08-09 1992-06-09 Motorola, Inc. Carrier frequency offset equalization
JP2819876B2 (ja) * 1991-08-20 1998-11-05 松下電器産業株式会社 周波数シンセサイザ
WO1993005578A1 (en) * 1991-08-30 1993-03-18 Fujitsu Limited Frequency synthesizer
JP2932861B2 (ja) * 1992-10-13 1999-08-09 日本電気株式会社 位相同期検出回路
JP2875472B2 (ja) * 1994-01-19 1999-03-31 日本無線株式会社 Ｐｌｌシンセサイザ及びその制御方法
JPH08275081A (ja) * 1995-03-30 1996-10-18 Toshiba Corp 衛星放送受信用セカンドコンバータ
US5739874A (en) * 1995-06-06 1998-04-14 Thomson Consumer Electronics, Inc. Tuning system for a digital satellite receiver with fine tuning provisions
US5654774A (en) * 1995-06-06 1997-08-05 Thomson Consumer Electronics, Inc. Tuner for digital satellite receiver
DE69619783T2 (de) * 1995-12-28 2002-10-02 Thomson Consumer Electronics Phasenregelschleife mit regelbarer Antwortzeit

Also Published As

Publication number Publication date
DE69829702T2 (de) 2006-03-02
TW370755B (en) 1999-09-21
DE69829702D1 (de) 2005-05-19
US6438177B1 (en) 2002-08-20
CN1191438A (zh) 1998-08-26
KR19980071290A (ko) 1998-10-26
EP0860965A3 (en) 2000-03-15
EP0860965A2 (en) 1998-08-26
CN1171423C (zh) 2004-10-13
EP0860965B1 (en) 2005-04-13
JPH10233816A (ja) 1998-09-02

Similar Documents

Publication Publication Date Title
US5949832A (en) Digital receiver with tunable analog filter and method therefor
JP3345114B2 (ja) 高周波信号受信機
US4408349A (en) Receiver provided with a frequency synthesizer capable of storing fine tuning information
KR100434006B1 (ko) 디지탈방송수신기
JPS627728B2 (ko)
KR100367636B1 (ko) 디지털 방송 신호를 복조하는 복조기
KR100266416B1 (ko) 센터링시에 pll회로의 루프대역폭을 변화시키는 디지털 위성방송 수신기
KR960000523B1 (ko) 수신기
US6414554B1 (en) Method and apparatus for calibrating a local oscillator in a direct conversion receiver
JPH0149051B2 (ko)
KR0158187B1 (ko) 위성 방송 수신기
KR920008656B1 (ko) Afc 장치
JPS627729B2 (ko)
JPH10215291A (ja) 放送受信機
JP2001068966A (ja) フィルタの調整回路およびこれを使用した受信機
JP2567634B2 (ja) Ｒｄｓ受信機
JPH10215149A (ja) 自動周波数制御回路
EP0946010A2 (en) Receiver for receiving digital broadcast programmes
JP2001086183A (ja) デジタル変調信号受信機
KR100423407B1 (ko) 튜너 아이씨와 복조 아이씨의 원칩화한 튜너복조블럭
JPH0514569Y2 (ko)
JPH10178599A (ja) ディジタル衛星放送受信機
JPH06152458A (ja) Ｐｌｌ選局装置
JPH07273821A (ja) 復調装置
KR19990042776A (ko) 방송 수신기의 자동 튜닝 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070608

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee