-
HINTERGRUND DER ERFINDUNG
-
Gebiet der Erfindung
-
Die
Erfindung betrifft einen digitalen Satellitenübertragungsempfänger zum
Empfangen, Demodulieren und Verarbeiten von Übertragungssignalen von einem
Satelliten beispielsweise zum Ausgeben von Daten. Im Besonderen
betrifft die Erfindung einen digitalen Satellitenübertragungsempfänger, der nicht
störempfindlich
hinsichtlich Rauschen ist und bei dem ein Verlust der Trägerfrequenzarretierung
in einer PLL-Schaltung
zur Trägerfrequenzrückgewinnung
während
der Zentrierung sehr unwahrscheinlich ist.
-
Beschreibung des Standes
der Technik
-
In
einem digitalen Satellitenübertragungsempfänger wird
ein Kanal des Satellitenübertragungssignals
von einer Kanalauswahlschaltung ausgewählt, das Signal in ein IF (Zwischenfrequenz,
Intermediate Frequency) Signal konvergiert und einer IQ Demodulation
zur Ausbildung eines analogen IQ Signals eines Pseudobasisbands
unterworfen. Das analoge IQ Signal wird des Weiteren in ein digitales Signal
konvertiert und in einer QPSK (Phasenmodulationsverfahren, Quadrature
Phase Shift Keying) Demodulationssektion demoduliert, einer bestimmten
Signalverarbeitung unterworfen und als Daten ausgegeben.
-
Die
QPSK Demodulationssektion enthält eine
Trägerfrequenzrückgewinnungssektion,
die jegliche Frequenzfehler und eine optimale Phase ermittelt. Die
Kanalauswahlschaltung weist eine PLL (Phase Locked Loop) auf und
falls ein Frequenzteiler in der PLL mit Daten zur Frequenzteilung
von einer Steuerschaltung versorgt wird, kann die Kanalauswahlschaltung
Kanäle
auswählen
und die Frequenz schrittweise ändern.
-
Die
QPSK Demodulationssektion stellt demodulierte Daten bereit. Jedoch
verbleibt selbst zu diesem Zeitpunkt eine Trägerfrequenzabweichung. Deshalb
ist eine Zentrierung des Satellitenübertragungsempfängers zur
Minimierung der Abweichung notwendig.
-
Üblicherweise
wird die Zentrierung auf die folgende Art und Weise ausgeführt. Mit
Bezug zu 8 wird ein Trägerfrequenzabweichungssignal von
der QPSK Demodulationssektion (S5) gelesen. Die Frequenz der PLL
der Kanalauswahlschaltung wird Schritt für Schritt in Richtung einer
geringeren Trägerfrequenzabweichung
(S10) geändert
und durch Ermitteln, dass die Größe der Trägerfrequenzabweichung
kleiner als die Schrittweite der Kanalauswahl PLL (S15) ist, ist
die Zentrierung abgeschlossen (S20). Dies liegt daran, dass eine
weitere Korrektur nicht möglich
ist, falls die Größe der Trägerfrequenzabweichung
kleiner ist als die Schrittweite der Kanalauswahl PLL.
-
Ein
derart konventionelles Verfahren reagiert schnell und ist widerstandsfähig gegen
Stoßrauschen,
falls die Schleifenbandbreite der Kanalauswahl PLL breit ist. Falls
jedoch die Kanalauswahlfrequenz der Kanalauswahl PLL Schritt für Schritt
während
der Zentrierung verschoben wird, kann die Trägerfrequenzrückgewinnungs
PLL der QPSK Demodulationssektion in der nachfolgenden Stufe der
Kanalauswahl PLL nicht folgen, so dass die Trägerfrequenzarretierung verloren
geht. Im Gegensatz hierzu ist es im Falle, dass es die Schleifenbandbreite
der Trägerfrequenzrückgewinnungs
PLL der nachfolgenden Stufe breiter gemacht wird, unwahrscheinlicher, dass
die Trägerfrequenzrückgewinnungs
PLL der Kanalauswahl PLL nicht folgen kann. Jedoch ist es wahrscheinlicher,
dass Eigenschaften gegen Signalrauschen bei normalem Empfang verschlechtert
werden, woraus eine minderwertigere Bitfehlerrate resultiert.
-
EP 0782270 (Prioritätsdatum
28. Dezember 1995, d. h. Stand der Technik gemäß Artikel 54 (3) EPC) offenbart
ein Abstimmsystem für
einen digitalen Satellitenempfänger
mit feinen Abstimmeinrichtungen.
-
EP 0782271 (Prioritätsdatum
28. Dezember 1995, d. h. Stand der Technik gemäß Artikel 54 (3) EPC) offenbart
eine Anordnung zum selektiven Steuern der Ansprechzeit einer Typ
II PLL, insbesondere einer PLL, die einen Phasendetektor und einen
Verstärker
mit Rückkopplung
eines Integrierers mit IC aufweist.
-
WO
96/39745 offenbart einen Tuner für
einen digitalen Satellitenempfänger
mit einer einzelnen Umwandlungsstufe, welche ein IF Signal mit einer ausreichend
niedrigen Frequenz erzeugt, so dass ein SAW Filter zum Ausführen von
Symbolformung sowie der gewöhnlichen
IF Filterfunktion verwendet werden kann.
-
US 5272452 offenbart einen
PLL Frequenzgenerator mit variablem Bandbreite-Schleifenfilter.
-
ZUSAMMENFASSUNG
DER ERFINDUNG
-
Es
ist wünschenswert
einen digitalen Satellitenübertragungsempfänger anzugeben,
der es ermöglicht,
eine Erhöhung
des Rauschens unter gewöhnlichen
Empfangsbedingungen zu verhindern, obwohl die Trägerfrequenzarretierung der
Trägerfrequenzrückgewinnungs
PLL während
der Zentrierung aufrechterhalten wird. Ebenso wird ein Verfahren hierzu
angegeben.
-
Es
ist ebenso wünschenswert
einen digitalen Satellitenübertragungsempfänger bereitzustellen, der
es ermöglicht,
eine Erhöhung
des Rauschens unter gewöhnlichen
Empfangsbedingungen zu verhindern während eine Trägerfrequenzrückgewinnungs PLL
einem Arbeitsschritt einer Kanalauswahl PLL zum Zeitpunkt der Zentrierung
genau folgen kann und ein Verfahren hierzu anzugeben.
-
Es
ist wünschenswert
einen digitalen Satellitenübertragungsempfänger anzugeben,
bei welchem eine Rückmeldung
einer Kanalauswahl PLL langsam genug gestaltet ist, um es einer
Trägerfrequenzrückgewinnungs
PLL zu ermöglichen
zum Zeitpunkt des Zentrierens zu folgen und die Rückmeldung
für die Kanalauswahl
unter gewöhnlichen
Empfangsbedingungen schnell gestaltet wird sowie ein Verfahren hierzu
anzugeben.
-
Gemäß der Erfindung
wird ein digitaler Satellitenübertragungsempfänger nach
Anspruch 1 angegeben.
-
In
dem wie oben beschriebenen digitalen Satellitenübertragungsempfänger ist
die Bandbreite der ersten PLL-Schaltung zur Kanalauswahl zum Zeitpunkt
der Kanalauswahl sowie im normalen Empfangszustand breit, so dass
die Rückmeldung
für die Kanalauswahl
schnell ist und damit der Empfänger weniger
empfindlich gegen Stoßrauschen
wird.
-
Zum
Zeitpunkt der Zentrierung wird die Bandbreite der ersten PLL-Schaltung zur Kanalauswahl
schmäler
gemacht, so dass die zweite PLL-Schaltung
der Trägerfrequenzrückgewinnungsschaltung
dem Arbeitsschritt der PLL-Schaltung leicht folgen kann und es somit
weniger wahrscheinlich wird, dass die Trägerfrequenzarretierung verloren
geht.
-
Vorzugsweise
weist die Kanalauswahlschaltung eine erste Funktion zum Abstimmen
basierend auf einem zugeführten
Steuersignal mit einer durch das Steuersignal bestimmten Kanalauswahlfrequenz sowie
eine zweite Funktion zum schrittweise Ändern einer Oszillationsfrequenz
der ersten PLL- Schaltung auf.
Die Kanalauswahlschaltung steuert des Weiteren die Umschalt-Schaltung
beim Ausführen
der zweiten Funktion, so dass die Schleifenbandbreite der ersten
PLL-Schaltung schmäler
gemacht wird als wenn diese die erste Funktion ausführt.
-
Gemäß einem
weiteren Aspekt der Erfindung wird ein digitaler Satellitenübertragungsempfänger nach
Anspruch 7 angegeben.
-
Das
Verfahren des Zentrierens in einem digitalen Satellitenübertragungsempfänger in Übereinstimmung
mit einem weiteren Aspekt der Erfindung umfasst die Schritte: Schmälern der
Schleifenbandbreite einer in einer Kanalauswahlschaltung enthaltenen
PLL-Schaltung zur Kanalauswahl; Ändern
einer synchronisierenden Frequenz der PLL-Schaltung, so dass eine
Größe einer
aus einem demodulierten Signal erhaltenen Trägerfrequenzabweichung in der PLL-Schaltung,
deren Schleifenbandbreite geschmälert
wird, minimiert wird; und Verbreitern der Schleifenbandbreite der
PLL-Schaltung nachdem die Größe einer
aus dem demodulierten Signal erhaltenen Trägerfrequenzabweichung minimiert
wurde.
-
Gemäß einem
weiteren Aspekt wird ein Verfahren zum Zentrieren in einem digitalen
Satellitenübertragungsempfänger nach
Anspruch 9 angegeben.
-
Gemäß einem
weiteren Aspekt wird ein Verfahren zum Zentrieren eines digitalen
Satellitenübertragungsempfängers nach
Anspruch 11 angegeben.
-
Dem
Verständnis
der Erfindung nachkommend werden spezifische Ausführungsformen
hiervon mit Bezug zu den begleitenden Abbildungen beschrieben.
-
DETAILLIERTE
BESCHREIBUNG DER ABBILDUNGEN
-
1 zeigt
ein Blockdiagramm eines digitalen Satellitenübertragungsempfängers gemäß einer Ausführungsform
der Erfindung.
-
2 zeigt
ein Blockdiagramm mit einem detaillierten Aufbau einer Kanalauswahl
PLL Sektion in dem in 1 gezeigten digitalen Satellitenübertragungsempfänger.
-
3 zeigt
ein Schaltbild mit einem detaillierten Aufbau eines Tiefpassfilters
in der in 2 gezeigten Kanalauswahl PLL
Sektion.
-
4 zeigt
ein detailliertes Blockdiagramm einer QPSK Demodulationssektion
des digitalen Satellitenübertragungsempfängers aus 1.
-
5 ist
ein Ablaufdiagramm, das einen Arbeitsschritt einer Steuerschaltung
zum Zeitpunkt der Zentrierung in dem digitalen Satellitenübertragungsempfänger gemäß einer
ersten Ausführungsform darstellt.
-
6 ist
ein Ablaufdiagramm, das einen Arbeitsschritt der Kanalauswahl PLL
in dem digitalen Satellitenübertragungsempfänger gemäß der ersten Ausführungsform
darstellt.
-
7 ist
ein Ablaufdiagramm, das einen Arbeitsschritt der Steuerschaltung
zum Zeitpunkt der Zentrierung in dem digitalen Satellitenübertragungsempfänger gemäß einer
zweiten Ausführungsform darstellt.
-
8 ist
ein Ablaufdiagramm der Steuerschaltung zum Zeitpunkt der Zentrierung
in einem konventionellen digitalen Satellitenübertragungsempfänger.
-
BESCHREIBUNG
DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
-
Der
digitale Satellitenübertragungsempfänger in 1 enthält eine
Kanalauswahlsektion 11, die ein RF (Radiofrequenz) Signal
empfängt,
einen SAW (Surface Acoustic Wave) Filter 12, der auf ein
von der Kanalauswahlsektion 11 ausgebendes IF Signal 2 wirkt,
eine Ausgabe des SAW Filters 12 und eine ein lokales Signal 13 empfangende
IQ Demodulationssektion 14, eine AD (Analog-zu-Digital)
Umwandlungssektion 15 zum Umwandeln von analogen I und Q
Signalen 3, die von der IQ Demodulationssektion 14 als
digitale Signale ausgegeben werden, einer QPSK Demodulationssektion 16,
die von der AD Umwandlungssektion 15 ausgegebene I und
Q Signale 4 empfängt
und Ausgabedaten 5 bereitstellt und einer Steuersektion 17 zum übergeordneten
Steuern des digitalen Satellitenübertragungsempfängers. Die Steuersektion 17 enthält einen
Mikrocomputer und ein beispielsweise durch den Mikrocomputer ausgeführtes Programm.
-
Die
Kanalauswahlsektion 11 in 2 enthält einen
Mischer 20 zum Konvertieren des empfangenen RF Signals
in ein IF Signal und eine PLL Sektion 27 zum Anlegen eines
lokalen Oszillationssignals an den Mischer 20. Die PLL
Sektion 27 in der Kanalauswahlsektion 11 wird
im Folgenden als Kanalauswahl PLL bezeichnet.
-
Die
Kanalauswahl PLL 27 enthält einen spannungsgesteuerten
Oszillator (VCO) 21, der unter PLL Steuerung/Überwachung
ist und eine Ausgabe an den Mischer 20 bereitstellt sowie
einen programmierbaren Frequenzteiler 22 zum Teilen einer Ausgabefrequenz
des Oszillators 21 mit einem Faktor N. Der Teilungsfaktor
N des Frequenzteilers 22 wird von der Steuersektion 17 über einen
Anschluss 25 angelegt, vergleiche 1. Die Kanalauswahl PLL 27 enthält des Weiteren
einen Phasenkomparator 23, der eine Referenzfrequenz fREF und eine Ausgabe von dem Frequenzteiler 22 empfängt, und
einen Tiefpass 24, der eine Ausgabe von dem Phasenkomparator 23 empfängt. Eine
Ausgabe des Tiefpasses 24 wird an den Oszillator 21 angelegt
und hierdurch wird eine Oszillationsfrequenz des Oszillators 21 gesteuert.
-
Der
Tiefpass 24 in 3 weist einen Steueranschluss 36 und
zwei eine Ausgabe vom Phasenkomparator empfangende Anschlüsse 31 und 32 auf. Ein
in 1 gezeigtes Signal „1" oder „0" wird von der Steuersektion 17 an
den Steueranschluss 36 angelegt.
-
Der
Tiefpassfilter 24 enthält
einen Inverter 23, P Kanal MOS Transistoren 34 und 39,
N Kanal MOS Transistoren 35 und 40, Widerstände R1 und R2,
einen Puffer 41, ein NAND Gatter 37, und ein AND
Gatter 38 sowie eine Kapazität C.
-
Der
Inverter 33 weist einen mit dem Anschluss 31 verbundenen
Eingang auf. Der Inverter 33 weist einen mit dem Gate des
Transistors 34 verbundenen Ausgang auf. Der Transistor 34 ist
mit seiner Source an die Versorgungsspannung VDD angeschlossen.
Der Transistor 34 ist mit seinem Drain an das Drain des
Transistors 35 und des Weiteren mit einem Ende des Widerstands
R1 verbunden. Der Transistor 35 ist mit seinem Gate mit
dem Anschluss 32 verbunden und liegt mit seinem Drain auf
Masse.
-
Das
NAND Gate 37 ist mit einem Eingang mit dem Anschluss 31 und
mit dem anderen Eingang entsprechend mit dem Steueranschluss 36 verbunden.
Das NAND Gatter 37 ist mit einem Ausgang mit dem Gate des
Transistors 39 verbunden. Das AND 38 ist mit einem
Eingang mit dem Anschluss 32 und mit dem anderen Eingang
mit dem Steueranschluss 36 verbunden. Das AND Gatter ist
mit einem Ausgang mit dem Gate des Transistors 40 verbunden.
-
Der
Transistor 39 ist mit seiner Source mit dem Versorgungsspannungspotential
VDD verbunden. Der Transistor 39 ist
mit seinem Drain an das Drain des Transistors 40 und des
Weiteren mit einem Ende des Widerstands R2 angeschlossen. Die Source
des Transistors 40 liegt auf Masse.
-
Die
weiteren Anschlüsse
der Widerstände R1
und R2 sind jeweils miteinander, mit einem Eingang des Puffers 41 und
mit einem Ende der Kapazität
C verbunden. Das andere Ende der Kapazität C ist an einen Ausgang des
Puffers 41 angeschlossen.
-
In 4 weist
die in 1 dargestellte QPSK Demodulationssektion 16 Eingangsanschlüsse 41 und 42 auf,
an welche digitale I und Q Signale entsprechend angelegt werden,
einen Anschluss 48 für
Daten DA und einen Anschluss 47 für einen Takt CLK auf und sie
enthält
weiterhin einen Nyquistfilter 43, einen Derotator 44,
eine automatische Verstärkungssteuer
(AGC) Schaltung 45, eine Trägerfrequenzabweichungs-Auswerteeinrichtung 46,
ein I2C Businterface 49, ein Register 50,
eine Trägerfrequenzphasen-Spurverfolgungseinrichtung 51,
einen DCO 52 und eine Verarbeitungsschaltung 53.
-
Der
Nyquistfilter 43 weist zwei an die Anschlüsse 41 und 42 entsprechend
angeschlossene Eingänge
auf. Der Ausgang des Nyquistfilters 43 ist an den Derotator 44 und
die Trägerfrequenzabweichungs-Auswerteeinrichtung 46 angeschlossen.
Der Derotator 44 ist im Wesentlichen zum Demodulieren von
I und Q Signalen vorgesehen und dessen Ausgang ist an die AGC Schaltung 45,
die Verarbeitungsschaltung 53 und die Trägerfrequenzphasen-Spurverfolgungseinrichtung 51 angeschlossen.
Die Verarbeitungsschaltung 53 dient zum Ausführen von
verschiedenen Verarbeitungsschritten der demodulierten I und Q Signale
und stellt dem Ausgabeanschluss 54 eine Ausgabe bereit.
-
Die
Trägerfrequenzphasen-Spurverfolgungseinrichtung 51 ist
mit deren Ausgang an einen Eingang des DCO 52 angeschlossen.
Der DCO 52 ist mit seinem Ausgang an den Derotator 44 angeschlossen.
Die Trägerfrequenzabweichungs-Auswerteeinrichtung 46 ist
mit ihrem Ausgang an das I2C Businterface 49 angeschlossen.
Das I2C Businterface 49 ist mit
zwei Eingängen
an den Taktanschluss 47 und den Datenanschluss 48 angeschlossen
und mit seinem Ausgang an das Register 50 angeschlossen.
Das Register 50 ist mit seinem Ausgang an die Trägerfrequenzphasen-Spurverfolgungseinrichtung 51 angeschlossen.
-
Durch
Anlegen einer Ausgabe der Trägerfrequenzphasen-Spurverfolgungseinrichtung 51 an
den DCO 52 wird eine Trägerfrequenz
rückgewinnung ausgeführt und
ein rückgewonnenes
Trägerfrequenzsignal
wird dem Derotator 44 zugeführt. Die Trägerfrequenzphasen-Spurverfolgungseinrichtung 51 weist
ebenso eine PLL-Schaltung (im Folgenden als „Trägerfrequenzrückgewinnungs
PLL" bezeichnet) auf,
deren Bandbreite durch die im Register 50 gespeicherten
Daten eingestellt wird. Eine von der Trägerfrequenzabweichungs-Auswerteeinrichtung 46 ausgegebene
Größe einer
Trägerfrequenzabweichung
wird über
das I2C Businterface 49 von dem
Datenanschluss 48 zum Steuern der Sektion 17 in 1 übertragen.
-
Die
Steuersektion 17 gibt Einstellwertdaten an das Register 50 über den
Anschluss 48 weiter. Die Einstellwertdaten werden im Register 50 über das
I2C Businterface 49 gespeichert.
Die im Register 50 gespeicherten Einstellwertdaten bestimmen
die Bandbreite der Trägerfrequenzrückgewinnungs
PLL.
-
Der
in 3 dargestellte Tiefpassfilter 24 der Kanalauswahl
PLL 27 führt
im Betrieb die folgende Funktion aus. Während eines normalen Arbeitsablaufs
und einer Kanalumschaltung, wird eine „0" an den Steueranschluss 36 angelegt.
Deshalb wird eine aus den Transistoren 39 und 40 bestehende
zweite Ladungspumpensektion nicht betrieben. Lediglich eine aus
den Transistoren 34 und 35 aufgebaute erste Ladungspumpensektion
wird betrieben. Die Rate des Ladens/Entladens der Kapazität C ist
durch eine Zeitkonstante CR1 der Kapazität C und des Widerstandes R1
gegeben.
-
Im
Gegensatz hierzu wird zum Zeitpunkt der Zentrierung eine „1" an den Steueranschluss 36 angelegt,
wie im Folgenden beschrieben wird. Zu diesem Zeitpunkt wird nicht
nur die erste Ladungspumpensektion, sondern auch die zweite Ladungspumpensektion
betrieben. Die Rate des Ladens/Entladens der Kapazität C wird
durch eine Zeitkonstante C·R1· R2/(R1
+ R2) bestimmt. Dieser Wert ist geringer als die Zeitkonstante CR1,
falls lediglich die erste Ladungspumpensektion betrieben wird. Entsprechend
ist beim gemeinsamen Betreiben der ersten und zweiten Ladungspumpen
die Bandbreite pro Schritt kleiner als wenn lediglich die erste
Ladungspumpensektion betrieben wird. Genauer gesagt wird durch Ändern des
Ladungspumpenstroms, welcher einen Basisstrom des den LPF 24 definierenden Transistor
darstellt, welcher einen aktiven Filter der Kanalauswahl PLL 27 ist,
die Zeitkonstante der Zeitkonstanten-Schaltung einschließlich R1,
R2 und C geändert,
so dass die Geschwindigkeit der Rückmeldung und die Schleifenbandbreite
der Kanalauswahl PLL geändert
werden.
-
Die
Steuersektion 17 arbeitet auf die folgende Art und Weise
beim Zentrieren des Satellitenübertragungsempfängers. Eine
Größe einer
Trägerfrequenzabweichung
wird von der QPSK Demodulationssektion 16 empfangen (#5),
vergleiche 5, und die Schleifenbandbreite
der Kanalauswahl PLL 27 wir im Vergleich zu einem gewöhnlichen
Empfangszustand oder zum Zeitpunkt einer Kanalauswahl (#8) schmäler gemacht.
Die Schleifenbandbreite kann schmäler gemacht werden, indem eine „1" an den in 3 gezeigten
Steueranschluss 36 wie oben beschrieben angelegt wird.
-
Danach
wird eine Kanalumschaltungsfrequenz der Kanalauswahl PLL 27 um
einen Schritt in eine Richtung einer verringerten Trägerfrequenzabweichung
(#10) verschoben. Nun wird bestimmt, ob die Größe der Trägerfrequenzabweichung kleiner
ist als die Schrittweite der Kanalauswahl PLL 27 (#15). Ist
die Größe der Trägerfrequenzabweichung
kleiner als die Schrittweite, so fährt die Steuerung mit #18 fort
und die Schleifenbandbreite der Kanalauswahl PLL wird auf ihre ursprüngliche
Breite durch Anlegen einer „0" an den Steueranschluss 36 in 3 (#18) zurückgestellt.
-
Durch
den oben beschriebenen und durch die Steuersektion 17 ausgeführten Vorgang
wird das Zentrieren des Satellitenübertragungsempfängers abgeschlossen
(#20). Falls im Schritt #15 ermittelt wird, dass die Größe der Trägerfrequenzabweichung nicht
kleiner als die Schrittweite der Kanalauswahl PLL ist, fährt die
Steuerung mit #10 fort und die Kanalauswahlfrequenz der Kanalauswahl
PLL wird um einen weiteren Schritt verschoben.
-
Die
Kanalauswahlsektion 11 wird auf die folgende Art und Weise
betrieben. Zunächst
empfängt die
Kanalauswahlsektion 11 ein Steuersignal (#100), vgl. 6.
Die Kanalauswahlsektion 11 bestimmt, ob das Steuersignal
eine Änderung
der Kanalauswahlfrequenz um einen Schritt oder eine Kanalauswahlfrequenz
bestimmt (#110).
-
Wird
ermittelt, dass das Steuersignal eine Änderung der Kanalauswahlfrequenz
um einen Schritt bestimmt, so schmälert die Kanalauswahlsektion 11 die
Schleifenbandbreite der Kanalauswahl PLL 27 (#120). Danach
wählt die
Kanalauswahlsektion 11 einen Kanal durch schrittweises Ändern der Kanalauswahlfrequenz
aus (#130). Nach Abschluss eines derartigen Kanalauswahlschrittes
stellt die Kanalauswahlsektion 11 die Schleifenbandbreite
der Kanalauswahl PLL 27 auf den ursprünglichen Wert ein (#140).
-
Wird
in Schritt #110 ermittelt, dass das Steuersignal eine Kanalauswahlfrequenz
bestimmt, so wählt
die Kanalauswahlsektion 11 einen an den Anschluss 25 in 2 angelegten
Kanal, welcher durch der bestimmten Frequenz entsprechende Frequenzteilungsdaten
bestimmt ist, aus (#150).
-
Auf
diese Art und Weise wird bei der Ausführungsform die Rückmeldung
der Kanalauswahl PLL durch Schmälern
der Schleifenbandbreite der Kanalauswahl PLL zum Zeitpunkt der Zentrierung
des Satellitenübertragungsempfängers langsam
gemacht. Somit folgt die Trägerfrequenzrückgewinnungs
PLL der QPSK Demodulationssektion 16 in der nachfolgenden
Stufe dem Arbeitsschritt der Kanalauswahl PLL 27, wobei
die Wahrscheinlichkeit des Verlustes der Trägerfrequenzarretierung vermindert
ist. In einem gewöhnlichen
Empfangszustand weist die Kanalauswahl PLL eine breite Bandbreite
auf. Somit reagiert die PLL schnell und ist widerstandsfähig gegenüber Oszillationen
und Rauschen. Das Problem einer minderwertigen Bitfehlerrate selbst
unter normalen Empfangsbedingungen, welches bei Verbreiterung der
Schleifenbandbreite der Trägerfrequenz PLL
zum Tragen kommt, lässt
sich vermeiden. Weiterhin wird die Wahrscheinlichkeit des Verlustes
der Trägerfrequenzarretierung
der Trägerfrequenzrückgewinnungs
PLL zum Zeitpunkt der Zentrierung als auch zum Zeitpunkt der Kanalauswahl
kleiner.
-
7 zeigt
ein Ablaufdiagramm des Betriebs zum Zeitpunkt der Zentrierung der
Steuersektion 17 in dem digitalen Satellitenübertragungsempfänger gemäß einer
zweiten Ausführungsform
der Erfindung. Der digitale Satellitenübertragungsempfänger gemäß der zweiten
Ausführungsform
stimmt mit dem digitalen Satellitenübertragungsempfänger bis auf
den Betrieb der Steuersektion 17 zum Zeitpunkt der Zentrierung überein.
Deshalb wird eine detaillierte Beschreibung der Hardware usw. nicht
wiederholt.
-
Die
Steuersektion 17 des digitalen Satellitenübertragungsempfängers empfängt wie
in 7 dargestellt zum Zeitpunkt der Zentrierung gemäß der zweiten
Ausführungsform
eine Größe einer
Trägerfrequenzabweichung
von der QPSK Demodulationssektion 16 (#5) und weitet die
Schleifenbandbreite der Trägerfrequenzrückgewinnungs
PLL der QPSK Demodulationssektion 16 auf (#28). Im Besonderen und
im Unterschied zur ersten Ausführungsform,
bei welcher die Schleifenbandbreite der Kanalauswahl PLL schmäler gemacht
wird, wird die Streifenbandbreite der Trägerfrequenzrückgewinnungs
PLL breiter gemacht.
-
Danach
wird die Kanalauswahlfrequenz der Kanalauswahl PLL 27 um
einen Schritt in eine Richtung einer verminderten Trägerfrequenzabweichung verschoben
(#10). Somit wird bestimmt, ob die Größe der Trägerfrequenzabweichung kleiner
ist als die Schrittweite der Kanalauswahl PLL 27 (#15).
Ist die Größe der Trägerfrequenzabweichung
kleiner als die Schrittweite, so fährt die Steuerung mit #30 fort,
wobei die Schleifenbandbreite der Trägerfrequenzrückgewinnungs
PLL auf die ursprüngliche
Weite zurückgesetzt
(#30) wird.
-
Bei
dem oben beschriebenen und durch die Steuersektion 17 ausgeführten Verfahren
wird die Zentrierung des Satellitenübertragungsempfängers abgeschlossen
(#20). Wird in Schritt #15 bestimmt, wird dass die Größe der Trägerfrequenzabweichung nicht
kleiner ist als die Schrittweite der Kanalauswahl PLL 27,
so kehrt die Steuerung zu #10 zurück, und die PLL in der QPSK
Demodulationssektion wird um einen weiteren Schritt verschoben.
-
In
dem digitalen Satellitenübertragungsempfänger wird
gemäß der zweiten
Ausführungsform
die Rückmeldung
der PLL in der QPSK Demodulationssektion zum Zeitpunkt der Zentrierung
schneller gemacht. Somit kann die PLL in der QPSK Demodulationssektion
dem Betrieb der Kanalauswahl PLL 27 folgen. Im normalen
Betriebszustand oder zum Zeitpunkt der Kanalauswahl wird die Bandbreite
der PLL in der QPSK Demodulationssektion auf den ursprünglichen
Wert zurückgesetzt.
Somit werden Eigenschaften gegen Signalrauschen im normalen Betriebszustand
nicht beeinträchtigt
und eine minderwertige Bitfehlerrate lässt sich vermeiden.