JP2766267B2 - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JP2766267B2 JP2766267B2 JP63196137A JP19613788A JP2766267B2 JP 2766267 B2 JP2766267 B2 JP 2766267B2 JP 63196137 A JP63196137 A JP 63196137A JP 19613788 A JP19613788 A JP 19613788A JP 2766267 B2 JP2766267 B2 JP 2766267B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- band
- detector
- loop filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明はPSK（フェーズ・シフト・キーイング：位
相偏移変調）復調用キャリア再生回路に用いられる位相
同期回路に関する。
相偏移変調）復調用キャリア再生回路に用いられる位相
同期回路に関する。
（従来の技術） 周知のように、キャリア再生回路に用いられる位相同
期回路のループ時定数は、周波数引込み範囲に関しての
み考慮すればよく、一旦周波数引込みが完了した後はキ
ャリア周波数の変動に追従できる程度に狭帯域な特性が
望ましい。一般に、キャリア周波数変動は送受点あるい
は中継点の位置変動がよほど速くない限り水晶発振器の
変動程度と極めて小さい。したがって、通常のキャリア
再生回路用の位相同期回路ではループ時定数をハードウ
ェアが実現可能な範囲で狭帯域に設定している。
期回路のループ時定数は、周波数引込み範囲に関しての
み考慮すればよく、一旦周波数引込みが完了した後はキ
ャリア周波数の変動に追従できる程度に狭帯域な特性が
望ましい。一般に、キャリア周波数変動は送受点あるい
は中継点の位置変動がよほど速くない限り水晶発振器の
変動程度と極めて小さい。したがって、通常のキャリア
再生回路用の位相同期回路ではループ時定数をハードウ
ェアが実現可能な範囲で狭帯域に設定している。
しかしながら、近年実用化されつつある低ビットレー
トのPSK方式伝送では、ビットレートに比較して相対的
に強い位相雑音が発生しやすいため、PSK復調用キャリ
ア再生回路に用いる位相同期回路ではループ時定数をあ
まり狭帯域にすることができない。すなわち、ループ時
定数を狭帯域にしすぎると伝送系の位相雑音に追従しき
れなくなる。例えば、QPSK（90゜ずつ位相のずれた４相
伝送）、BPSK（180゜ずれ位相のずれた２相伝送）等に
おいては本来の位相情報がずれて、他の位相情報となっ
てデータが変化するというサイクルスリップを発生して
しまい、また誤り率特性が劣化するという問題も生じて
しまう。逆にループ時定数の帯域特性を広くすると、伝
送中の熱雑音を除去できなくなり、位相ジッタを生じて
高純度のキャリア再生信号が得られなくなる。
トのPSK方式伝送では、ビットレートに比較して相対的
に強い位相雑音が発生しやすいため、PSK復調用キャリ
ア再生回路に用いる位相同期回路ではループ時定数をあ
まり狭帯域にすることができない。すなわち、ループ時
定数を狭帯域にしすぎると伝送系の位相雑音に追従しき
れなくなる。例えば、QPSK（90゜ずつ位相のずれた４相
伝送）、BPSK（180゜ずれ位相のずれた２相伝送）等に
おいては本来の位相情報がずれて、他の位相情報となっ
てデータが変化するというサイクルスリップを発生して
しまい、また誤り率特性が劣化するという問題も生じて
しまう。逆にループ時定数の帯域特性を広くすると、伝
送中の熱雑音を除去できなくなり、位相ジッタを生じて
高純度のキャリア再生信号が得られなくなる。
以上のことから、従来のPSK復調用のキャリア再生回
路では、同期位相回路のループ時定数の帯域特性を、伝
送中の位相雑音及び熱雑音の両者を考慮し、その妥協点
で設定しなければならず、その調整が非常に困難であっ
た。
路では、同期位相回路のループ時定数の帯域特性を、伝
送中の位相雑音及び熱雑音の両者を考慮し、その妥協点
で設定しなければならず、その調整が非常に困難であっ
た。
（発明が解決しようとする課題） 以上述べたように従来のPSK復調用キャリア再生回路
に用いられる位相同期回路では、ループ時定数の帯域特
性を伝送中の位相雑音及び熱雑音の両者を考慮して設定
しなければならず、その調整が非常に困難であった。
に用いられる位相同期回路では、ループ時定数の帯域特
性を伝送中の位相雑音及び熱雑音の両者を考慮して設定
しなければならず、その調整が非常に困難であった。
この発明は上記課題を解決するためになされたもの
で、伝送中の位相雑音及び熱雑音に影響されず、サイク
ルスリップが少なくかつ誤り率特性が良好な位相同期信
号を生成することができ、特にPSK復調用キャリア再生
回路に用いて好適な位相同期回路を提供することを目的
とする。
で、伝送中の位相雑音及び熱雑音に影響されず、サイク
ルスリップが少なくかつ誤り率特性が良好な位相同期信
号を生成することができ、特にPSK復調用キャリア再生
回路に用いて好適な位相同期回路を提供することを目的
とする。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するためにこの発明に係る第１の位相
同期回路は、基準信号を発生し当該基準信号の周波数を
制御入力端から制御電圧に応じて変化させる電圧制御発
振器と、前記基準信号と入力信号との位相を比較しその
位相差を検出する位相比較器と、この位相比較器の出力
信号から制御信号に応じて決定される帯域の信号のみを
抽出した後、電圧信号に変換して前記可変周波数発振器
の制御入力端に導出する帯域可変ループフィルタと、前
記入力信号及び基準信号を入力し両者を相対的に比較し
て入力信号に発生する位相雑音の強度を検出し、この位
相雑音強度に基づいて前記帯域可変ループフィルタの帯
域を連続的に制御する制御信号を生成して当該フィルタ
に供給する位相雑音検出器とを具備し、前記位相雑音の
強度が高くなるに従って前記可変帯域ループフィルタの
帯域を広くすることで位相雑音成分を抑圧し、位相雑音
の強度が低くなるに従って前記可変帯域ループフィルタ
の帯域を狭くすることで熱雑音成分を抑圧するようにし
たことを特徴とする。
同期回路は、基準信号を発生し当該基準信号の周波数を
制御入力端から制御電圧に応じて変化させる電圧制御発
振器と、前記基準信号と入力信号との位相を比較しその
位相差を検出する位相比較器と、この位相比較器の出力
信号から制御信号に応じて決定される帯域の信号のみを
抽出した後、電圧信号に変換して前記可変周波数発振器
の制御入力端に導出する帯域可変ループフィルタと、前
記入力信号及び基準信号を入力し両者を相対的に比較し
て入力信号に発生する位相雑音の強度を検出し、この位
相雑音強度に基づいて前記帯域可変ループフィルタの帯
域を連続的に制御する制御信号を生成して当該フィルタ
に供給する位相雑音検出器とを具備し、前記位相雑音の
強度が高くなるに従って前記可変帯域ループフィルタの
帯域を広くすることで位相雑音成分を抑圧し、位相雑音
の強度が低くなるに従って前記可変帯域ループフィルタ
の帯域を狭くすることで熱雑音成分を抑圧するようにし
たことを特徴とする。
また、この発明に係る第２の位相同期回路は、基準信
号を発生し当該基準信号の周波数を制御入力端からの制
御電圧に応じて変化させる電圧制御発振器と、前記基準
信号とPSK伝送データ信号との位相を比較しその位相差
を検出する位相比較器と、この位相比較器の出力信号か
ら制御信号に応じて決定される帯域の信号のみを抽出し
た後、電圧信号に変換して前記可変周波数発振器の制御
入力端に導出する帯域可変ループフィルタと、前記基準
信号及びPSK伝送データ信号を入力し両信号から符号判
定を行なってPSK伝送データ例を検出する符号検出器
と、この符号検出器で得られたデータ列を入力し、この
データ列のユニークワードが持つ符号パターンの変化を
みることによってユニークワードを検出し、検出されな
ときサイクルスリップがあると判断して検出信号を出力
するサイクルスリップ検出器と、このサイクルスリップ
検出器の検出信号から一定期間のサイクルスリップ発生
頻度を測定する手段を備え、前記帯域可変ループフィル
タの帯域を広くするかまたは狭くしてその前後のサイク
ルスリップ発生頻度の測定結果を比較し、その比較結果
に基づいて前記サイクルスリップ発生頻度が低減するよ
うに前記帯域可変ループフィルタの帯域を制御し、これ
らの一連の処理を繰り返すことでサイクルスリップ発生
頻度を最小にする帯域制御回路とを具備して構成され
る。
号を発生し当該基準信号の周波数を制御入力端からの制
御電圧に応じて変化させる電圧制御発振器と、前記基準
信号とPSK伝送データ信号との位相を比較しその位相差
を検出する位相比較器と、この位相比較器の出力信号か
ら制御信号に応じて決定される帯域の信号のみを抽出し
た後、電圧信号に変換して前記可変周波数発振器の制御
入力端に導出する帯域可変ループフィルタと、前記基準
信号及びPSK伝送データ信号を入力し両信号から符号判
定を行なってPSK伝送データ例を検出する符号検出器
と、この符号検出器で得られたデータ列を入力し、この
データ列のユニークワードが持つ符号パターンの変化を
みることによってユニークワードを検出し、検出されな
ときサイクルスリップがあると判断して検出信号を出力
するサイクルスリップ検出器と、このサイクルスリップ
検出器の検出信号から一定期間のサイクルスリップ発生
頻度を測定する手段を備え、前記帯域可変ループフィル
タの帯域を広くするかまたは狭くしてその前後のサイク
ルスリップ発生頻度の測定結果を比較し、その比較結果
に基づいて前記サイクルスリップ発生頻度が低減するよ
うに前記帯域可変ループフィルタの帯域を制御し、これ
らの一連の処理を繰り返すことでサイクルスリップ発生
頻度を最小にする帯域制御回路とを具備して構成され
る。
（作用） 上記構成による第１の位相同期回路では、電圧制御発
振器、位相比較器及びループフィルタからなる通常のPL
L回路に対し、前記ループフィルタを帯域可変とし、位
相雑音検出器により入力信号及び基準信号を相対的に比
較して入力信号に発生する位相雑音の強度を検出し、こ
の強度に基づいて前記帯域可変ループフィルタの帯域を
制御する。
振器、位相比較器及びループフィルタからなる通常のPL
L回路に対し、前記ループフィルタを帯域可変とし、位
相雑音検出器により入力信号及び基準信号を相対的に比
較して入力信号に発生する位相雑音の強度を検出し、こ
の強度に基づいて前記帯域可変ループフィルタの帯域を
制御する。
この構成によれば、位相雑音の強度が高いときループ
フィルタの帯域を広くし、位相雑音の強度が低いときル
ープフィルタの帯域を狭くすることができるので、再生
信号を入力信号位相に高速追従させることができ、これ
によってビット誤り率、サイクルスリップ発生頻度を低
減させることができ、また位相雑音が弱いときにはルー
プフィルタを狭帯域に制御することにより、入力信号の
熱雑音成分を狭帯域のループフィルタで阻止することが
でき、これによって常に位相ジッタの少ない高純度のス
ペクトラムを持つ再生信号を得ることができる。
フィルタの帯域を広くし、位相雑音の強度が低いときル
ープフィルタの帯域を狭くすることができるので、再生
信号を入力信号位相に高速追従させることができ、これ
によってビット誤り率、サイクルスリップ発生頻度を低
減させることができ、また位相雑音が弱いときにはルー
プフィルタを狭帯域に制御することにより、入力信号の
熱雑音成分を狭帯域のループフィルタで阻止することが
でき、これによって常に位相ジッタの少ない高純度のス
ペクトラムを持つ再生信号を得ることができる。
上記構成による第２の位相同期回路では、電圧制御発
振器、位相比較器及びループフィルタからなる通常のPL
L回路に体し、前記ループフィルタを帯域可変とし、符
号検出器によって基準信号及びPSK伝送データ信号から
符号判定を行なってPSK伝送データ列を検出し、サイク
ルスリップ検出器でデータ列のユニークワードが持つ符
号パターンの変化をみてユニークワードを検出し、検出
されないときサイクルスリップがあると判断して検出信
号を発生し、帯域制御回路で検出信号からサイクルスリ
ップ発生頻度を測定し、ループ帯域を広げるかまたは狭
めるかして、サイクルスリップ頻度が減少するように前
記ループフィルタの帯域を制御する。
振器、位相比較器及びループフィルタからなる通常のPL
L回路に体し、前記ループフィルタを帯域可変とし、符
号検出器によって基準信号及びPSK伝送データ信号から
符号判定を行なってPSK伝送データ列を検出し、サイク
ルスリップ検出器でデータ列のユニークワードが持つ符
号パターンの変化をみてユニークワードを検出し、検出
されないときサイクルスリップがあると判断して検出信
号を発生し、帯域制御回路で検出信号からサイクルスリ
ップ発生頻度を測定し、ループ帯域を広げるかまたは狭
めるかして、サイクルスリップ頻度が減少するように前
記ループフィルタの帯域を制御する。
この構成によれば、位相雑音の強度にかかわらず、直
接サイクルスリップ発生を検出してその発生頻度が減少
するようにループ帯域を繰返し制御することができ、サ
イクルスリップ発生頻度を最小にすることができ、これ
に伴ってビット誤り率を最小にすることができる。
接サイクルスリップ発生を検出してその発生頻度が減少
するようにループ帯域を繰返し制御することができ、サ
イクルスリップ発生頻度を最小にすることができ、これ
に伴ってビット誤り率を最小にすることができる。
（実施例） 以下、図面を参照してこの発明の一実施例を説明す
る。
る。
第１図はその構成を示すもので、入力信号はPSK変調
波である。この入力信号は２分配され、一方は位相比較
器11、ループフィルタ12、VCO（電圧制御発振）回路13
で構成される一般的なキャリア再生PLL（位相同期ルー
プ）回路に導かれ、他方は位相雑音検出器14に導かれ
る。但し、ここで用いるループフィルタ12は帯域を検定
する時定数を調整できるようになっている。
波である。この入力信号は２分配され、一方は位相比較
器11、ループフィルタ12、VCO（電圧制御発振）回路13
で構成される一般的なキャリア再生PLL（位相同期ルー
プ）回路に導かれ、他方は位相雑音検出器14に導かれ
る。但し、ここで用いるループフィルタ12は帯域を検定
する時定数を調整できるようになっている。
上記PLL回路は、位相比較器11で入力信号とVCO回路13
からの局部発振信号とを位相比較して位相差を求め、こ
の位相差信号をループフィルタ12で電圧信号に変換し、
この電圧信号でVCO回路13の発振周波数を制御するもの
である。VCO回路13の発振周波数信号はキャリア再生信
号として出力され、同時に位相雑音検出器14に送られ
る。この位相雑音検出器14に入力信号及びキャリア再生
信号から相対的な位相雑音強度を求め、この位相雑音強
度に応じて上記ループフィルタ12の帯域を制御するもの
である。このループフィルタ12の帯域は位相雑音が強い
ときには広帯域に、位相雑音が弱いときには狭帯域に制
御される。
からの局部発振信号とを位相比較して位相差を求め、こ
の位相差信号をループフィルタ12で電圧信号に変換し、
この電圧信号でVCO回路13の発振周波数を制御するもの
である。VCO回路13の発振周波数信号はキャリア再生信
号として出力され、同時に位相雑音検出器14に送られ
る。この位相雑音検出器14に入力信号及びキャリア再生
信号から相対的な位相雑音強度を求め、この位相雑音強
度に応じて上記ループフィルタ12の帯域を制御するもの
である。このループフィルタ12の帯域は位相雑音が強い
ときには広帯域に、位相雑音が弱いときには狭帯域に制
御される。
上記位相雑音検出器14の具体的な構成を第２図に示し
て説明する。
て説明する。
まず、入力信号（PSK変調波）は２分配され、一方は
振幅検出器141に、他方は位相比較器142に送られる。振
幅検出器141に入力信号の振幅成分を検出するもので、
位相比較器142はVCO回路13からのキャリア再生信号を基
準信号として入力し、この基準信号と入力信号とを位相
比較してその位相差を検出するものである。これらの検
出は伝送系が帯域制限されている場合には符号判定タイ
ミングでのサンプリングによって行われる。尚、位相比
較器142は第１図に示したPLL回路の位相比較器11と兼用
してもよい。
振幅検出器141に、他方は位相比較器142に送られる。振
幅検出器141に入力信号の振幅成分を検出するもので、
位相比較器142はVCO回路13からのキャリア再生信号を基
準信号として入力し、この基準信号と入力信号とを位相
比較してその位相差を検出するものである。これらの検
出は伝送系が帯域制限されている場合には符号判定タイ
ミングでのサンプリングによって行われる。尚、位相比
較器142は第１図に示したPLL回路の位相比較器11と兼用
してもよい。
上記振幅検出器141及び位相比較器142の各出力はそれ
ぞれ分散検出器143,144に入力される。これら分散検出
回路143,144は例えばピークホールド回路で構成され、
振幅の絶対値の最大値と最小値の差、位相差の最大値と
最小値の差をそれぞれ検出することにより、振幅、位相
差の分散の程度を検出するものである。各分散検出回路
143,144の検出出力は比較回路145に入力され、ここで両
入力の差成分が検出される。この差成分の信号は上記位
相雑音強度信号としてループフィルタ12に送られる。す
なわち、ループフィルタ12は比較回路145の差成分がな
くなるように帯域は制限することになる。
ぞれ分散検出器143,144に入力される。これら分散検出
回路143,144は例えばピークホールド回路で構成され、
振幅の絶対値の最大値と最小値の差、位相差の最大値と
最小値の差をそれぞれ検出することにより、振幅、位相
差の分散の程度を検出するものである。各分散検出回路
143,144の検出出力は比較回路145に入力され、ここで両
入力の差成分が検出される。この差成分の信号は上記位
相雑音強度信号としてループフィルタ12に送られる。す
なわち、ループフィルタ12は比較回路145の差成分がな
くなるように帯域は制限することになる。
ここで、例えばQPSK復調信号をベクトル表示でみる
と、伝送系に熱雑音のみが存在する場合は第３図（ａ）
のように表示され、熱雑音及び位相雑音が混在する場合
は第３図（ｂ）のように表示される。同図から明らかな
ように、復調信号の絶対値（振幅成分）の分散と位相成
分の分散とが同程度であれば位相雑音がなく、位相成分
の分散の方が大きければ位相雑音があることがわかる。
と、伝送系に熱雑音のみが存在する場合は第３図（ａ）
のように表示され、熱雑音及び位相雑音が混在する場合
は第３図（ｂ）のように表示される。同図から明らかな
ように、復調信号の絶対値（振幅成分）の分散と位相成
分の分散とが同程度であれば位相雑音がなく、位相成分
の分散の方が大きければ位相雑音があることがわかる。
そこで、上記位相雑音検出器14では、振幅検出器141
及び位相比較器142の各出力からそれぞれ分散検出回路1
43,144で分散の程度を検出し、比較回路145で各分散の
程度を比較する。これによって位相雑音の有無及び大小
を検出できるので、この比較結果を位相雑音強度として
ループフィルタ12に送り、その帯域を制御している。
及び位相比較器142の各出力からそれぞれ分散検出回路1
43,144で分散の程度を検出し、比較回路145で各分散の
程度を比較する。これによって位相雑音の有無及び大小
を検出できるので、この比較結果を位相雑音強度として
ループフィルタ12に送り、その帯域を制御している。
したがって、上記構成によるPSK復調用キャリア再生
回路の位相同期回路は、位相雑音の強度に応じてループ
フィルタ12の帯域特性を制御し、位相雑音が強いときに
はループフィルタ12を広帯域に制御しておくのでキャリ
ア再生信号を入力信号位相に高速追従させることがで
き、これによってビット誤り率、サイクルスリップ発生
頻度を低減させることができる。また、位相雑音が弱い
ときにはループフィルタ12を狭帯域に制御しておくの
で、入力信号の熱雑音成分を狭帯域のループフィルタ12
で阻止することができ、これによって常に位相ジッタの
少ない高純度のスペクトラムを持つキャリア再生信号を
得ることができる。
回路の位相同期回路は、位相雑音の強度に応じてループ
フィルタ12の帯域特性を制御し、位相雑音が強いときに
はループフィルタ12を広帯域に制御しておくのでキャリ
ア再生信号を入力信号位相に高速追従させることがで
き、これによってビット誤り率、サイクルスリップ発生
頻度を低減させることができる。また、位相雑音が弱い
ときにはループフィルタ12を狭帯域に制御しておくの
で、入力信号の熱雑音成分を狭帯域のループフィルタ12
で阻止することができ、これによって常に位相ジッタの
少ない高純度のスペクトラムを持つキャリア再生信号を
得ることができる。
尚、上記実施例において、復調動作全体をディジタル
演算によって行なうようにすれば、分散検出、比較、ル
ープ帯域制御を極めて簡単に行なうことができる。
演算によって行なうようにすれば、分散検出、比較、ル
ープ帯域制御を極めて簡単に行なうことができる。
第４図にこの発明に係る他の実施例を示す。但し、第
４図において第１図と同一部分には同一符号を付して示
す。
４図において第１図と同一部分には同一符号を付して示
す。
第４図に示すPSK復調キャリア再生回路の位相同期回
路では、PSK変調波なる入力信号を２分配し、一方を位
相比較器11、ループフィルタ12及びVCO回路13からなる
第１図と同様のキャリア再生PLL回路に入力し、他方を
キャリア再生PLL回路で得られるキャリア再生信号と共
に符号検出器15に入力する。この符号検出器15は両信号
から符号判定を行なってPSK伝送データ列を検出するも
ので、このデータ列はサイクルスリップ検出器16で送ら
れる。
路では、PSK変調波なる入力信号を２分配し、一方を位
相比較器11、ループフィルタ12及びVCO回路13からなる
第１図と同様のキャリア再生PLL回路に入力し、他方を
キャリア再生PLL回路で得られるキャリア再生信号と共
に符号検出器15に入力する。この符号検出器15は両信号
から符号判定を行なってPSK伝送データ列を検出するも
ので、このデータ列はサイクルスリップ検出器16で送ら
れる。
ここで、PSK伝送データ列は第５図に示すように各デ
ータの前にユニークワードUWを付加して構成される。こ
のユニークワードUWは一定符号パターンの情報で、この
符号パターンはサイクルスリップがあると変化すること
になる。サイクルスリップ検出器16は入力データ列のユ
ニークワードUWが持つ符号パターンの変化をみることに
よってユニークワードUWを検出し、検出されないときサ
イクルスリップがあると判断して帯域制御回路17に検出
信号を出力するものである。
ータの前にユニークワードUWを付加して構成される。こ
のユニークワードUWは一定符号パターンの情報で、この
符号パターンはサイクルスリップがあると変化すること
になる。サイクルスリップ検出器16は入力データ列のユ
ニークワードUWが持つ符号パターンの変化をみることに
よってユニークワードUWを検出し、検出されないときサ
イクルスリップがあると判断して帯域制御回路17に検出
信号を出力するものである。
帯域制御回路17は次のアルゴリズムによりループフィ
ルタ12を通じてPLL回路のループ帯域を制御する。
ルタ12を通じてPLL回路のループ帯域を制御する。
（１） サイクルスリップ発生頻度を測定し、記憶す
る。
る。
（２） ループ帯域を広げるかまたは狭めるかして、サ
イクルスリップ頻度が減少するようにループ帯域を制御
する。
イクルスリップ頻度が減少するようにループ帯域を制御
する。
（３） 新しいサイクルスリップ頻度を測定し、かねて
記憶した頻度と比較する。
記憶した頻度と比較する。
（４） 新しい頻度が改善されている（少なくなってい
る）ならば、新しい頻度を記憶して（２）に戻る。改善
されていなければ、ループ帯域を当初よりも狭めてまた
は広げて（３）に戻る。
る）ならば、新しい頻度を記憶して（２）に戻る。改善
されていなければ、ループ帯域を当初よりも狭めてまた
は広げて（３）に戻る。
以上の回路構成によれば、位相雑音の強度にかかわら
ず、直接サイクルスリップ発生を検出してその発生頻度
が減少するようにループ帯域を繰返し制御するので、サ
イクルスリップ発生頻度を最小にすることができ、これ
に伴ってビット誤り率を最小にすることができる。
ず、直接サイクルスリップ発生を検出してその発生頻度
が減少するようにループ帯域を繰返し制御するので、サ
イクルスリップ発生頻度を最小にすることができ、これ
に伴ってビット誤り率を最小にすることができる。
［発明の効果］ 以上述べたようにこの発明によれば、伝送中の位相雑
音及び熱雑音に影響されず、サイクルスリッが少なくか
つ誤り率特性が良好な位相同期信号を生成することがで
き、特にPSK復調用キャリア再生回路に用いて好適な位
相同期回路を提供することができる。
音及び熱雑音に影響されず、サイクルスリッが少なくか
つ誤り率特性が良好な位相同期信号を生成することがで
き、特にPSK復調用キャリア再生回路に用いて好適な位
相同期回路を提供することができる。
第１図はこの発明に係る位相同期回路の一実施例を示す
ブロック回路図、第２図は同実施例の位相雑音強度検出
器の構成を示すブロック回路図、第３図は第２図の位相
雑音強度検出手段を説明するための特性図、第４図はこ
の発明に係る他の実施例を示すブロック回路図、第５図
は第４図の回路で利用するPSKデータ列の構成を示すパ
ターン図である。 11……位相比較器、12……ループフィルタ、13……VCO
回路、14……位相雑音検出器、141……振幅検出器、142
……位相比較器、143,144……分散器、145……比較回
路、15……符号検出器、16……サイクルスリップ検出
器、17……帯域制御回路。
ブロック回路図、第２図は同実施例の位相雑音強度検出
器の構成を示すブロック回路図、第３図は第２図の位相
雑音強度検出手段を説明するための特性図、第４図はこ
の発明に係る他の実施例を示すブロック回路図、第５図
は第４図の回路で利用するPSKデータ列の構成を示すパ
ターン図である。 11……位相比較器、12……ループフィルタ、13……VCO
回路、14……位相雑音検出器、141……振幅検出器、142
……位相比較器、143,144……分散器、145……比較回
路、15……符号検出器、16……サイクルスリップ検出
器、17……帯域制御回路。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 27/18 - 27/22 H03L 1/00 - 7/14 H03L 7/24 - 7/26
Claims (3)
- 【請求項１】基準信号を発生し当該基準信号の周波数を
制御入力端からの制御電圧に応じて変化させる電圧制御
発振器と、前記基準信号と入力信号との位相を比較しそ
の位相差を検出する位相比較器と、この位相比較器の出
力信号から制御信号に応じて決定される帯域の信号のみ
を抽出した後、電圧信号に変換して前記可変周波数発振
器の制御入力端に導出する帯域可変ループフィルタと、
前記入力信号及び基準信号を入力し両者を相対的に比較
して入力信号に発生する位相雑音の強度を検出し、この
位相雑音強度に基づいて前記帯域可変ループフィルタの
帯域を連続的に制御する制御信号を生成して当該フィル
タに供給する位相雑音検出器とを具備し、前記位相雑音
の強度が高くなるに従って前記可変帯域ループフィルタ
の帯域を広くすることで位相雑音成分を抑圧し、位相雑
音の強度が低くなるに従って前記可変帯域ループフィル
タの帯域を狭くすることで熱雑音成分を抑圧するように
したことを特徴とする位相同期回路。 - 【請求項２】前記位相雑音検出器は、入力信号の振幅成
分を検出する振幅検出器と、前記電圧制御発振器が出力
される基準信号と前記入力信号とを位相比較してその位
相差を検出する位相比較器と、前記振幅検出器の検出信
号を入力し、振幅の絶対値の最大値と最小値の差を検出
することにより振幅の分散の程度を検出する振幅分散検
出器と、前記位相比較器から出力される位相差信号を入
力し、位相差の最大値と最小値の差を検出することによ
り位相差の分散の程度を検出する位相差分散検出器と、
前記振幅分散検出器及び位相差分散検出器の各出力を入
力して両者の差成分を検出する比較回路とを備え、この
差成分を前記制御信号として前記ループフィルタに送
り、該ループフィルタの帯域を制御するようにしたこと
を特徴とする請求項（１）記載の位相同期回路。 - 【請求項３】基準信号を発生し当該基準信号の周波数を
制御入力端からの制御電圧に応じて変化させる電圧制御
発振器と、前記基準信号とPSK伝送データ信号との位相
を比較しその位相差を検出する位相比較器と、この位相
比較器の出力信号から制御信号に応じて決定される帯域
の信号のみを抽出した後、電圧信号に変換して前記可変
周波数発振器の制御入力端に導出する帯域可変ループフ
ィルタと、前記基準信号及びPSK伝送データ信号を入力
し両信号から符号判定を行なってPSK伝送データ例を検
出する符号検出器と、この符号検出器で得られたデータ
列を入力し、このデータ列のユニークワードが持つ符号
パターンの変化をみることによってユニークワードを検
出し、検出されないときサイクルスリップがあると判断
して検出信号を出力するサイクルスリップ検出器と、こ
のサイクルスリップ検出器の検出信号から一定期間のサ
イクルスリップ発生頻度を測定する手段を備え、前記帯
域可変ループフィルタの帯域を広くするかまたは狭くし
てその前後のサイクルスリップ発生頻度の測定結果を比
較し、その比較結果に基づいて前記サイクルスリップ発
生頻度が低減するように前記帯域可変ループフィルタの
帯域を制御し、これらの一連の処理を繰り返すことでサ
イクルスリップ発生頻度を最小にする帯域制御回路とを
具備する位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63196137A JP2766267B2 (ja) | 1988-08-08 | 1988-08-08 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63196137A JP2766267B2 (ja) | 1988-08-08 | 1988-08-08 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0246045A JPH0246045A (ja) | 1990-02-15 |
| JP2766267B2 true JP2766267B2 (ja) | 1998-06-18 |
Family
ID=16352849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63196137A Expired - Lifetime JP2766267B2 (ja) | 1988-08-08 | 1988-08-08 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2766267B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2927052B2 (ja) * | 1991-06-07 | 1999-07-28 | 日本電気株式会社 | 搬送波信号再生回路 |
| JP2572470Y2 (ja) * | 1991-07-29 | 1998-05-25 | 株式会社ケンウッド | 位相同期ループ回路 |
| JPH10233816A (ja) | 1997-02-21 | 1998-09-02 | Sharp Corp | デジタル衛星受信機 |
| JP3646010B2 (ja) | 1998-09-18 | 2005-05-11 | 株式会社ケンウッド | デジタル衛星放送受信機 |
| JP3888292B2 (ja) * | 2002-11-26 | 2007-02-28 | ソニー株式会社 | 受信装置及び受信装置のｃ／ｎ比表示方法 |
| JP3826905B2 (ja) | 2003-07-09 | 2006-09-27 | ソニー株式会社 | デジタル放送受信装置および受信方法 |
| US8798549B2 (en) | 2009-09-04 | 2014-08-05 | Nec Corporation | Radio communication device having carrier phase noise elimination function, and radio communication method |
| JP5465033B2 (ja) * | 2010-02-12 | 2014-04-09 | 三菱電機株式会社 | 搬送波位相補正回路 |
| JP6077290B2 (ja) * | 2012-12-06 | 2017-02-08 | ルネサスエレクトロニクス株式会社 | 半導体装置、無線通信端末及び半導体装置の制御方法 |
| CN117524029A (zh) * | 2024-01-05 | 2024-02-06 | 武汉精立电子技术有限公司 | 一种测试信号生成系统和面板检测设备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62216556A (ja) * | 1986-03-18 | 1987-09-24 | Fujitsu Ltd | 復調装置 |
| JPS6397016A (ja) * | 1986-10-14 | 1988-04-27 | Nec Corp | 位相同期発振回路 |
-
1988
- 1988-08-08 JP JP63196137A patent/JP2766267B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0246045A (ja) | 1990-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5235622A (en) | Clock recovery circuit with open-loop phase estimator and wideband phase tracking loop | |
| US5574399A (en) | Coherent PSK detector not requiring carrier recovery | |
| JP2766267B2 (ja) | 位相同期回路 | |
| JP2932861B2 (ja) | 位相同期検出回路 | |
| WO1988008230A1 (en) | Phase synchronizing system | |
| US4297650A (en) | Phase locked loop carrier recovery circuit with false lock prevention | |
| US5463664A (en) | DQPSK delay detection circuit that produces stable clock signal in response to both I and Q signals | |
| JP2000115269A (ja) | キャリア位相追従装置および周波数ホッピング受信装置 | |
| JP4259683B2 (ja) | 位相比較回路 | |
| KR100261287B1 (ko) | 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법 | |
| JPS6118221A (ja) | 位相同期回路 | |
| JP3254009B2 (ja) | 位相固定ループを含む回路 | |
| US4686689A (en) | Phase-locked loop circuit | |
| JPH06216769A (ja) | Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路 | |
| JP3212385B2 (ja) | クロック再生回路 | |
| JP3074752B2 (ja) | 最小偏位変調波復調回路 | |
| JP3462084B2 (ja) | バイフェーズ符号信号識別装置 | |
| JP2770995B2 (ja) | スペクトラム拡散通信用受信装置 | |
| JPS61196618A (ja) | 位相同期ル−プ回路 | |
| JP2650557B2 (ja) | 同期型スペクトル拡散変調波の復調装置 | |
| JP2002152296A (ja) | 位相検出装置とそれを用いた位相同期回路 | |
| JPH06105918B2 (ja) | 搬送波再生回路 | |
| JP2001103109A (ja) | シンボルクロック再生回路 | |
| JPS61216555A (ja) | Ｍｓｋ信号の復調装置 | |
| JPH03198554A (ja) | 搬送波再生用位相同期検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080403 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090403 Year of fee payment: 11 |