JP2002152296A

JP2002152296A - 位相検出装置とそれを用いた位相同期回路

Info

Publication number: JP2002152296A
Application number: JP2000338445A
Authority: JP
Inventors: Soichi Takahashi; 聡一高橋
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2000-11-07
Filing date: 2000-11-07
Publication date: 2002-05-24

Abstract

(57)【要約】【課題】キャリア位相の複素信号としての値を簡単に
求め、ＰＬＬにおける初期同期時間を短くし、さらに、
消費電力を低減すると共に、ＤＳＰを用いる場合の処理
量を少なくする。【解決手段】位相検出装置に、キャリア信号周波数ｆ
ｃに対して、その４ｎ（ｎは任意の整数）倍のサンプリ
ング周波数ｆｓ（＝４ｎ×ｆｃ）でサンプリングする手
段（電圧制御発振器ＶＣＯ１０７）と、キャリア信号１
周期分をサンプリングした信号の１番目から４ｎ番目の
うち、ｋ番目（ｋは１からｎまでの整数）または（ｋ＋
２ｎ）番目の信号からキャリア信号の位相の同相成分を
取り出し、（ｋ＋ｎ）または（ｋ＋３ｎ）からキャリア
信号の位相の直交成分を取り出す手段（セレクタ１０
４、タイミング発生回路１０６）と、これらの同相成分
と直交成分の値から、キャリア信号と基準信号との位相
差を算出する手段（位相計算回路１０５）とを設けるこ
とにより、受信したキャリア信号の同相成分と直交成分
を容易に検出できるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、無線および有線で
の通信や、磁気記録装置からの読み取り等において、受
信信号に含まれるキャリア信号や、データのクロック信
号を位相同期して再生する技術に係わり、特に、信号処
理をデジタル的に行う場合の、位相同期に必要な位相検
出を効率的に行なうのに好適な位相検出装置とそれを用
いた位相同期回路に関するものである。

【０００２】

【従来の技術】無線および有線での通信や、磁気記録装
置からの読み取り等においては、キャリア信号や、デー
タのクロック信号を受信側で再生することが必要とな
る。このために通常、位相同期回路（Phase Lock Loo
p、以下「ＰＬＬ」と記載）を使用し、受信信号に含ま
れるキャリア信号またはクロック信号を抽出して、これ
に追従する信号を作り出している。

【０００３】ＰＬＬにおいては、例えば、特開平０７−
２０２８７２号公報の「クロック再生器」に示されるよ
うに、キャリア信号またはクロック信号を抽出するため
に、次の図６に示すように位相検出装置が用いられてい
る。

【０００４】図６は、従来の位相検出装置を用いたＰＬ
Ｌの構成例を示すブロック図である。

【０００５】図６において、１０１は受信信号の入力
端、１０２はＡ／Ｄコンバータ（図中、「Ａ／Ｄ」と記
載）、１０３はキャリア抽出回路、１０７は電圧制御発
振器（Voltage Controlled Oscillator、図中および以
下「ＶＣＯ」と記載）、１０８はループフィルタであ
る。

【０００６】破線の四角で囲まれた部分が位相検出装置
６００であり、この位相検出装置６００は、乗算器６０
１とローパスフィルタ（図中、「ＬＰＦ」と記載）６０
２および参照キャリア発生器６０３によって構成されて
いる。

【０００７】通常、デジタル信号処理によって受信信号
の処理を行う場合、受信信号はＡ／Ｄコンバータ１０２
によってデジタル値に変換される。このとき、Ａ／Ｄコ
ンバータ１０２によるサンプリングは、受信システムに
おける基準クロック信号のタイミングによって行われ
る。図６では、ＰＬＬによって再生されるＶＣＯ１０７
の出力を、Ａ／Ｄコンバータ１０２によるサンプリング
制御に使用した例を示している。

【０００８】受信信号でキャリア成分が抑圧されている
場合、受信信号からキャリア成分を発生させる必要があ
り、そのためのキャリア抽出回路１０３が設けられてい
る。このキャリア抽出回路１０３は、例えば、自乗回路
や絶対値回路等の非線型処理を行うことによって、キャ
リア成分を発生させ、これをバンドパスフィルタ（ＢＰ
Ｆ）で抽出することにより、キャリア信号を取り出す。

【０００９】キャリア抽出回路１０３により取り出され
たキャリア信号は、位相検出装置６００によって、受信
機の基準信号とで位相の比較が行われる。

【００１０】位相検出装置６００における参照キャリア
信号発生器６０３は、キャリア抽出部１０３で取り出さ
れたキャリア信号と同じ周波数の信号（以下、「参照キ
ャリア信号」という）を発生させる回路であり、ここで
は、ＶＣＯ１０７からの信号を分周することによって、
参照キャリア信号を発生させている。

【００１１】参照キャリア信号発生器６０３で発生させ
た参照キャリア信号と、キャリア抽出回路１０３により
受信信号から取り出されたキャリア信号とは、乗算器６
０１で掛け合わされた後、ローパスフィルタ６０２で低
周波成分を取り出すことによって、その位相差が検出さ
れる。

【００１２】この位相差をループフィルタ１０８を介し
てＶＣＯ１０７に帰還することによって、受信信号のキ
ャリア信号に同期したＶＣＯ出力を得ることができる。

【００１３】しかし、このようにして位相検出装置６０
０で検出されたキャリア位相は、位相値（「Φ」）その
ものでなく、その正弦値（「ｓｉｎΦ」）、すなわち、
複素信号で表わした場合、実軸上への射影の値によって
表わしている。そのため、ＰＬＬで必須となる初期同期
捕捉において、キャリア位相が初期状態で「０」から大
きく離れた値である場合、同期捕捉に時間がかかってし
まう。

【００１４】また、このような構成の位相検出装置６０
０を用いる場合、ＰＬＬを構成する各ハードウェア部
を、サンプリング・タイミング毎に動作させねばならな
い。このように、回路各部がサンプリング・タイミング
毎に動作するために消費電力が多くなり、また、ＰＬＬ
をＤＳＰ（Digital Signal Processor）等を用いたプロ
セッサで実現する場合には、処理量が多くなる。

【００１５】

【発明が解決しようとする課題】解決しようとする問題
点は、従来の技術では、キャリア位相の複素信号として
の値（ｃｏｓΦ、ｓｉｎΦ）を簡単に求めることができ
ない点と、位相検出装置を設けたＰＬＬを構成する各ハ
ードウェア部を、サンプリング・タイミング毎に動作さ
せなければならない点である。

【００１６】本発明の目的は、これら従来技術の課題を
解決し、ＰＬＬにおける初期同期時間を短くすること、
および、消費電力を低減すること、ならびに、ＤＳＰを
用いる場合の処理量を少なくすることが可能な位相検出
装置とそれを用いた位相同期回路を提供することであ
る。

【００１７】

【課題を解決するための手段】上記目的を達成するた
め、本発明の位相検出装置とそれを用いた位相同期回路
では、位相検出装置に、入力されたキャリア信号のキャ
リア周波数ｆｃに対して、その４ｎ（ｎは任意の整数）
倍のサンプリング周波数ｆｓ（＝４ｎ×ｆｃ）でサンプ
リングする手段（電圧制御発振器ＶＣＯ１０７）と、キ
ャリア信号１周期分をサンプリングした信号の１番目か
ら４ｎ番目のうち、「ｋ」番目（ｋは１からｎまでの整
数）または「ｋ＋２ｎ」番目の信号からキャリア信号の
位相の同相成分を取り出し、「ｋ＋ｎ」または「ｋ＋３
ｎ」からキャリア信号の位相の直交成分を取り出す手段
（セレクタ１０４、タイミング発生回路１０６）と、こ
れらの同相成分と直交成分の値から、キャリア信号と基
準信号との位相差を算出する手段（位相計算回路１０
５）とを設けることにより、受信したキャリア信号の同
相成分と直交成分を容易に検出できるようにする。これ
により、本発明の位相同期回路（ＰＬＬ）では、キャリ
ア位相の複素平面上での値が容易に分かることになり、
簡単に初期同期捕捉を行なうことができる。特に、
（２）キャリア信号の検出開始時点、または、ある一定
期間に検出された位相の同相成分と位相の直交成分とを
基準位相とし、この期間以後に検出された位相を、この
基準位相からの差として検出することにより、すなわ
ち、ＰＬＬ動作直前の位相を基準の位相とすることによ
り、通常のＰＬＬで行われているような初期同期捕捉動
作を無くし、もって、初期同期捕捉時間を短縮すること
ができる。また、（３）検出された位相と、この基準位
相との差を、特に外積による計算で求めることにより、
簡易な位相検出装置を実現することができる。また、
（４）先ず「ｋ」番目と「ｋ＋ｎ」番目、次に「ｋ＋４
ｎ」番目と「ｋ＋５ｎ」番目といった、４ｎ回毎でのサ
ンプリングを行い、そのサンプリング信号のみを位相差
の計算に使用する構成、あるいは、（５）先ず「ｋ」番
目での同相成分の取り出しと「ｋ＋ｎ」番目での直交成
分の取り出し、次に「ｋ＋４ｎ」番目での同相成分の取
り出しと「ｋ＋５ｎ」番目での直交成分の取り出しとい
った、４ｎ回毎での同相成分の取り出しと直交成分の取
り出しのみを行なう構成とする。すなわち、位相情報を
キャリア信号の１周期に１度毎に計算する構成とする。
このことにより、必要とする動作速度を落とすことがで
き、ＰＬＬをハードウェアで実現する場合における消費
電力を低減することができる、また、ＰＬＬをＤＳＰを
用いて実現する場合における処理量を少なくすることが
できる。さらに、位相検出装置を、（６）「ｋ」番目と
「ｋ＋２ｎ」番目にサンプリングされた信号の差からキ
ャリア信号の同相成分を取り出し、かつ「ｋ＋ｎ」番目
と「ｋ＋３ｎ」番目にサンプリングされた信号の差から
キャリア信号の直交成分を取り出し、４つの位相全てを
使用する構成とすることにより、その位相差の検出特性
を向上させることができ、このような位相検出装置を用
いたＰＬＬの特性を向上させることができる。

【００１８】

【発明の実施の形態】以下、本発明の実施の形態を、図
面により詳細に説明する。図１は、本発明に係る位相検
出装置を設けたＰＬＬの第１の構成例を示すブロック図
である。

【００１９】図１において、１０１は受信信号の入力
端、１０２はＡ／Ｄコンバータ（図中、「Ａ／Ｄ」と記
載）、１０３はキャリア抽出回路、１０４はセレクタ、
１０５は位相計算回路、１０６はタイミング発生回路、
１０７は電圧制御発振器（Voltage Controled Oscilato
r、図中および以下「ＶＣＯ」と記載）、１０８はルー
プフィルタであり、セレクタ１０４と位相計算回路１０
５、ならびに、タイミング発生回路１０６により、本発
明に係わる位相検出装置１００が構成されている。

【００２０】入力端１０１に入力された受信信号はＡ／
Ｄコンバータ１０２によってデジタル値に変換される。
このとき、Ａ／Ｄコンバータ１０２によるサンプリング
は、受信システムにおける基準クロック信号、本例では
ＶＣＯ１０７の出力のタイミングによって行われる。

【００２１】受信信号でキャリア成分が抑圧されている
場合、受信信号からキャリア成分を発生させる必要があ
り、そのためにキャリア抽出回路１０３が設けられ、こ
のキャリア抽出回路１０３は、例えば、自乗回路や絶対
値回路等の非線型処理を行うことによって、キャリア成
分を発生させ、これをバンドパスフィルタ（ＢＰＦ）で
抽出することにより、キャリア信号を取り出す。

【００２２】キャリア抽出回路１０３により取り出され
たキャリア信号は、位相検出装置１００のセレクタ１０
４に入力される。

【００２３】本例では、同期を取るキャリアの周波数ｆ
ｃとサンプリング周波数ｆｓとの間に、４の倍数比の関
係があるとする。この場合、ｎを任意の整数として、数
式「ｆｓ＝４ｎ・ｆｃ」の関係が成り立つ。

【００２４】また、本例では、ＶＣＯ１０７の出力がサ
ンプリングタイミングであり、入力端１０１から入力さ
れた信号は、Ａ／Ｄコンバータ１０２によって、ＶＣＯ
１０７出力の速度でサンプリングされる。

【００２５】サンプリングされた信号は、キャリア抽出
回路１０２でキャリア成分が抽出され、この抽出された
キャリア信号と、Ａ／Ｄコンバータ１０２のサンプリン
グタイミングとの周波数の関係が、上述の数式（ｆｓ
＝４ｎ・ｆｃ）を満たすことになる。

【００２６】尚、Ａ／Ｄコンバータ１０２でのサンプリ
ング周波数が、この数式に満たない場合、Ａ／Ｄコン
バータ１０２の後にアップサンプリングを行う等して、
数式を満たす関係にする。

【００２７】キャリア抽出回路１０３からの出力はキャ
リア信号であるため、正弦波で表わすことができる。あ
るタイミングｋ’でのキャリア抽出回路１０３からの出
力ｓ（ｋ’）は、数式「ｓ（ｋ’）＝ｃｏｓ｛（２π
・ｆｃ・ｋ’／ｆｓ）＋θ｝」のように書くことができ
る。尚、数式における「θ」は任意のキャリアの位相
である。

【００２８】今、数式を数式に代入し、１周期分の
サンプリング信号を考えた場合、基準となるサンプリン
グタイミングからｋ番目のサンプリングタイミングにお
ける信号は、数式「ｓ（ｋ）＝ｃｏｓ｛（π・ｋ／２
ｎ）＋θ｝」で与えられる。ただし、ｋは１からｎまで
の数のうちのいずれかである。

【００２９】さらに、このｋからｎだけ遅れた信号（ｋ
＋ｎ）のときの信号は、「ｓ（ｋ）＝ｃｏｓ［｛π・
（ｋ＋ｎ）／２ｎ｝＋θ］＝ｃｏｓ｛（π・ｋ／２ｎ）
＋θ＋（π・ｎ／２ｎ）｝＝ｃｏｓ｛（π・ｋ／２ｎ）
＋θ＋（π／２）｝であり、ｋ番目のサンプリングより
も「π／２」だけ位相の遅れた信号となる。よってその
値は、数式「ｓ（ｋ＋ｎ）＝ｓｉｎ｛（π・ｋ／２
ｎ）＋θ｝」で表わされる。

【００３０】同様に（ｋ＋２ｎ）および（ｋ＋３ｎ）の
場合は、それぞれ、ｋから「π」、「３π／２」だけ遅
れた信号であるため、数式「ｓ（ｋ＋２ｎ）＝−ｃｏ
ｓ｛（π・ｋ／２ｎ）＋θ｝」および数式「ｓ（ｋ＋
３ｎ）＝−ｓｉｎ｛（π・ｋ／２ｎ）＋θ｝」のように
表わされる。

【００３１】これらの式より、例えば、ｋ番目の信号
（数式）と（ｋ＋ｎ）番目の信号（数式）により、
「（π・ｋ／２ｎ）＋θ」に対する正弦、余弦の値を得
られ、さらに、これにより、キャリア位相を複素信号と
して求めることができる。

【００３２】図１の例では、タイミング発生回路１０６
が、「ｋ」、「ｋ＋ｎ」または「ｋ＋２ｎ」、「ｋ＋３
ｎ」のタイミングを発生する回路であり、このタイミン
グ発生回路１０６によって発生した信号に基づき、セレ
クタ１０４は、キャリア抽出回路１０３からの信号を、
例えば「ｋ」、「ｋ＋ｎ」のタイミングで、位相計算回
路１０５に伝達する。

【００３３】位相計算回路１０５では、得られた「ｃｏ
ｓ｛（π・ｋ／２ｎ）＋θ｝、ｓｉｎ｛（π・ｋ／２
ｎ）＋θ｝」の値から、位相「（π・ｋ／２ｎ）＋θ」
の値を計算することで位相差を検出する。この位相差を
ループフィルタ１０８を介してＶＣＯ１０７に帰還する
ことにより、ＰＬＬが構成され、受信信号のキャリア信
号に同期したＶＣＯ出力を得ることができる。

【００３４】このように、本例によれば、受信したキャ
リア信号の同相成分と直交成分を容易に検出でき、キャ
リア位相の複素平面上での値が容易に分かるので、簡単
に初期同期捕捉を行なうことができる。

【００３５】ここで、ＰＬＬとして、同期する位相が任
意で良い場合は、以下のようにして、同期捕捉をさらに
簡易にすることができる。

【００３６】図２は、本発明に係る位相検出装置を設け
たＰＬＬの第２の構成例を示すブロック図である。

【００３７】図２のＰＬＬにおける位相検出装置２００
は、図１に示したＰＬＬの位相検出装置１００における
位相計算回路１０５の代わりに、スイッチ回路（図中、
「ＳＷ」と記載）２０１と位相保持回路２０２、位相差
計算回路２０３が設けられた構成となっており、ＰＬＬ
を構成する他の各構成要素は、図１におけるＰＬＬで説
明したものと同じ動作を行なう。

【００３８】本例では、キャリア位相は短時間の間であ
ればほとんど一定であると見なす。すなわち、送信機側
と受信機側では、もともと周波数差が小さい場合が多
い。このため、キャリア位相は短時間の間であればほと
んど一定であると見なすことができる。

【００３９】このように、キャリア位相は短時間の間で
あればほとんど一定であると見なすことによって、通信
開始当初（ＰＬＬ動作開始当初）における位相を検出
し、この位相を基準に位相差を検出するようにすること
で、ＰＬＬのループ帯域幅を広くする等の同期捕捉モー
ドを使用することなく同期捕捉を行うことができる。

【００４０】すなわち、図２において、スイッチ回路２
０１を当初はセレクタ１０４からの信号が位相保持回路
２０２に伝達されるように接続し、この状態で、ＰＬＬ
自体は動作せず、ＶＣＯ１０７は、ある一定のサンプリ
ング周波数の信号を出力し続ける。この際、位相保持回
路２０２では、キャリアの位相保持、または平均等の統
計的処理を行い、基準となる位相を検出する。

【００４１】そして、ある一定時間の後、スイッチ回路
２０１を位相差計算回路２０３側に接続させる。以後、
ＰＬＬの動作を開始させ、位相差計算回路２０３におい
て、位相保持回路２０２で保持されている位相とセレク
タ１０４から送られてくる位相とを比較し、この差をル
ープフィルタ１０８を介してＶＣＯ１０７に帰還するこ
とにより、同期ループを構成する。

【００４２】このように、キャリア信号の検出開始時
点、または、ある一定期間に検出された位相の同相成分
と位相の直交成分とを基準位相とし、この期間以後に検
出された位相を、この基準位相からの差として検出する
ことにより、すなわち、ＰＬＬ動作直前の位相を基準の
位相とすることにより、通常のＰＬＬで行われているよ
うな初期同期捕捉動作を無くし、もって、初期同期捕捉
時間をさらに短縮することができる。

【００４３】尚、実際に位相差を検出する場合、次の図
３を用いて説明するように、複素信号の外積を使用する
ことで回路が大幅に簡易になる。

【００４４】図３は、本発明に係る位相検出装置を設け
たＰＬＬの第３の構成例を示すブロック図である。

【００４５】図３の例では、図２に示したＰＬＬの位相
検出装置２００における位相差計算回路２０３の具体的
な構成例を示しており、本例の位相検出装置３００にお
ける位相差計算回路２０３は、乗算回路３０１，３０２
と減算回路３０３とにより構成されている。

【００４６】ここでは、位相保持回路２０２で保持され
ている位相を「Φ₀＝π・ｋ／２ｎ＋θ₀」とする（「θ
₀」は受信信号の初期の位相である）。また、セレクタ
１０４から送られてくる信号位相を「Φ＝（π・ｋ／４
ｎ）＋θ」とする（「θ」は、現時点でのキャリアの位
相である）。

【００４７】この場合、位相保持回路２０２からは「ｃ
ｏｓΦ₀、ｓｉｎΦ₀」の値が出力されていることにな
り、また、セレクタ１０４からは「ｃｏｓΦ、ｓｉｎ
Φ」の値が出力されていることになる。従って、その外
積は、「ｃｏｓΦ₀・ｓｉｎΦ−ｓｉｎΦ₀・ｃｏｓΦ＝
ｓｉｎ（Φ₀−Φ）」（数式）となって、Φ₀に対する
位相差として検出することができる。

【００４８】図３においては、乗算回路３０１と乗算回
路３０２で互いの同相成分と直交成分との積を計算し、
その差を減算回路３０３で求めることによって、位相差
として検出することができる。

【００４９】このように、検出された位相と、この基準
位相との差を、外積による計算で求める構成とすること
により、簡易な位相検出装置を実現することができる。

【００５０】尚、図１〜図３における各位相検出装置１
００〜３００は、次の図４を用いて説明するように、必
ずしもサンプリングタイミング毎に動作させる必要はな
い。

【００５１】図４は、本発明に係わる位相検出装置の動
作タイミング例を示す説明図である。

【００５２】図４（ａ）は、図１〜図３におけるＰＬＬ
のサンプリングタイミングを示し、図４（ｂ）および図
４（ｃ）は、図１〜図３のＰＬＬにおける各位相検出装
置１００〜３００の等別な動作タイミング例を示してい
る。

【００５３】図４（ａ）においては、数式（「ｆｓ＝
４ｎ・ｆｃ」）における「ｎ」を「３」として、キャリ
ア信号ｆｃの１周期に、１２回（＝４×３×１）のサン
プリングが行なわれていることを示している。図１〜図
３の各位相検出装置１００〜３００では、セレクタ１０
４において、「ｋ」番目もしくは「ｋ＋ｎ」（＝ｋ＋
６）番目の信号からキャリア信号の位相の同相成分を、
また、「ｋ＋ｎ」（＝ｋ＋３）番目もしくは「ｋ＋３
ｎ」（＝ｋ＋９）番目の信号からキャリア信号の位相の
直交成分を取り出している。

【００５４】しかし、図１〜図３における各位相検出装
置１００〜３００は、必ずしも、このような図４（ａ）
に示すようなサンプリングタイミング毎に動作させる必
要はない。すなわち、図４（ｂ）に示すように、各位相
検出装置１００〜３００は、１周期に１度、「ｋ」と
「ｋ＋ｎ」番目、および、これらに対応する４ｎ回毎
（「ｋ＋４ｎ」と「ｋ＋５ｎ」）での位相の検出を行う
ことでも良い。

【００５５】そして、位相計算回路１０５では、図４
（ｃ）に示すように、「ｋ＋ｎ」および「ｋ＋５ｎ」の
タイミングで得られた信号に対して１度、すなわち、キ
ャリアの１周期に１度の割合で、位相計算を行うだけで
位相差を検出する。尚、この場合、位相計算回路１０５
は、「ｋ」番目にサンプリングした値を同相成分、「ｋ
＋ｎ」番目にサンプリングした値を直交成分とした複素
信号をキャリア１周期に１度ずつの信号として処理を行
なえば良いことになる。

【００５６】このようにすることにより、必要とする動
作速度を落とすことができ、ＰＬＬをハードウェアで実
現する場合における消費電力を低減することができる、
また、ＰＬＬをＤＳＰを用いて実現する場合における処
理量を少なくすることができる。

【００５７】次に、図５を用いて、「ｋ」と「ｋ＋ｎ」
番目だけでなく、さらに「ｋ＋２ｎ」と「ｋ＋３ｎ」番
目の各サンプルタイミングの値を使用することで、位相
検出装置における位相差の検出特性を向上させる技術の
説明を行なう。

【００５８】図５は、本発明に係る位相検出装置を設け
たＰＬＬの第４の構成例を示すブロック図である。

【００５９】図５のＰＬＬにおける位相検出装置５００
は、図１に示したＰＬＬの位相検出装置１００における
セレクタ１０４と位相計算回路１０５との間に、減算回
路５０１，５０２を設けた構成となっており、ＰＬＬを
構成する他の各構成要素は、図１におけるＰＬＬで説明
したものと同じ動作を行なう。

【００６０】セレクタ１０４からの「ｋ」番目と「ｋ＋
ｎ」番目、および、「ｋ＋２ｎ」番目と「ｋ＋３ｎ」番
目の出力、すなわち、図１の説明における数式（「ｓ
（ｋ）＝ｃｏｓ｛（π・ｋ／２ｎ）＋θ｝」）と数式
（「ｓ（ｋ＋２ｎ）＝−ｃｏｓ｛（π・ｋ／２ｎ）＋
θ｝」）、および、数式（「ｓ（ｋ＋ｎ）＝ｓｉｎ
｛（π・ｋ／２ｎ）＋θ｝」）と数式（「ｓ（ｋ＋３
ｎ）＝−ｓｉｎ｛（π・ｋ／２ｎ）＋θ｝」）は、互い
に符号が反転した値となっている。そこで、減算回路５
０１，５０２により、これら２つの信号の差を取ること
によって、正弦成分と余弦成分が各々２倍となり、検出
性能を向上させることができる。

【００６１】以上、図１〜図５を用いて説明したよう
に、本例の位相検出装置では、簡易に、受信した信号の
キャリア信号の同相成分と直交成分を検出できるように
なる。これにより、それを用いた位相同期回路（ＰＬ
Ｌ）では、キャリア位相の複素平面上での値が容易に分
かることになり、簡単に初期同期捕捉を行うことができ
る。

【００６２】特に、図２の構成として、ＰＬＬ動作直前
の位相を基準の位相とすることにより、通常のＰＬＬで
行われているような初期同期捕捉動作を無くし、もっ
て、初期同期捕捉時間を短縮することができる。

【００６３】また、図３の構成として、外積を使用した
位相の比較を行うことで簡易な位相比較回路が実現でき
る。

【００６４】また、図４で説明したように、位相情報を
１周期に１度毎に計算することにより、必要とする動作
速度を落とし、もって、ＰＬＬをハードウェアで実現す
る場合には消費電力を低減する、またはＤＳＰの場合は
処理量を少なくすることができる。

【００６５】また、図５の構成として、４つの位相全て
を使用することにより、位相差の検出特性の良いＰＬＬ
を提供することができる。

【００６６】尚、本発明は、図１〜図５を用いて説明し
た例に限定されるものではなく、その要旨を逸脱しない
範囲において種々変更可能である。

【００６７】

【発明の効果】本発明によれば、従来の技術では困難で
あった、キャリア位相の複素信号としての値（ｃｏｓ
Φ、ｓｉｎΦ）を簡単に求めることができ、また、位相
検出装置を設けたＰＬＬを構成する各ハードウェア部
を、サンプリング・タイミング毎に動作させる必要もな
く、ＰＬＬにおける初期同期時間を短くすること、およ
び、消費電力を低減すること、ならびに、ＤＳＰを用い
る場合の処理量を少なくすることが可能となる。

【００６８】すなわち、本発明によれば、簡易に、受信
した信号のキャリア信号の同相成分と直交成分を検出で
きるので、キャリア位相の複素平面上での値が容易に分
かることになり、ＰＬＬでの初期同期捕捉を簡単に行う
ことができる。

【００６９】特に、ＰＬＬ動作直前の位相を基準の位相
とすることにより、通常のＰＬＬで行われているような
初期同期捕捉動作を無くし、もって、初期同期捕捉時間
を短縮することができる。

【００７０】また、外積を使用した位相の比較を行うこ
とで簡易な位相比較回路が実現できる。

【００７１】また、位相情報を１周期に１度毎に計算す
ることにより、必要とする動作速度を落とし、もって、
ＰＬＬをハードウェアで実現する場合には消費電力を低
減できる。また、ＤＳＰの場合は処理量を少なくするこ
とができる。

【００７２】さらに、４つの位相全てを使用することに
より、位相差の検出特性の良いＰＬＬを提供することが
できる。

【図面の簡単な説明】

【図１】本発明に係る位相検出装置を設けたＰＬＬの第
１の構成例を示すブロック図である。

【図２】本発明に係る位相検出装置を設けたＰＬＬの第
２の構成例を示すブロック図である。

【図３】本発明に係る位相検出装置を設けたＰＬＬの第
３の構成例を示すブロック図である。

【図４】本発明に係わる位相検出装置の動作タイミング
例を示す説明図である。

【図５】本発明に係る位相検出装置を設けたＰＬＬの第
４の構成例を示すブロック図である。

【図６】従来の位相検出装置を用いたＰＬＬの構成例を
示すブロック図である。

【符号の説明】

１００〜３００，５００：位相検出装置、１０１：入力
端、１０２：Ａ／Ｄコンバータ（「Ａ／Ｄ」）、１０
３：キャリア抽出回路、１０４：セレクタ、１０５：位
相計算回路、１０６：タイミング発生回路、１０７，１
０７ａ：電圧制御発振器（「ＶＣＯ」）、１０８：ルー
プフィルタ、２０１：スイッチ回路、２０２：位相保持
回路、２０３：位相差計算回路、３０１，３０２：乗算
回路、３０３：減算回路、５０１，５０２：減算回路、
６００：位相検出装置、６０１：乗算器、６０２：ロー
パスフィルタ（「ＬＰＦ」）、６０３：参照キャリア発
生器。

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5J106 AA04 CC01 CC21 CC41 DD09 DD33 DD36 DD44 EE15 JJ02 KK03 KK40 LL02 5K004 AA08 JH05 JJ11 JJ13 5K047 AA01 AA02 AA15 BB01 CC12 EE04 GG02 GG09 GG11 GG23 GG28 MM45 MM50 MM53 MM56 MM60

Claims

【特許請求の範囲】

【請求項１】入力されたキャリア信号のキャリア周波
数ｆｃに対して、４ｎ（ｎは任意の整数）倍のサンプリ
ング周波数ｆｓ（＝４ｎ×ｆｃ）でサンプリングする第
１の手段と、キャリア信号１周期分をサンプリングした
信号の１番目から４ｎ番目のうち、「ｋ」番目（ｋは１
からｎまでの整数）の信号からキャリア信号の位相の同
相成分を取り出し、「ｋ＋ｎ」番目の信号からキャリア
信号の位相の直交成分を取り出す第２の手段、もしく
は、「ｋ＋２ｎ」番目の信号からキャリア信号の位相の
同相成分を取り出し、「ｋ＋３ｎ」番目の信号からキャ
リア信号の位相の直交成分を取り出す第３の手段の少な
くともいずれか一方とを有することを特徴とする位相検
出装置。
【請求項２】入力されたキャリア信号のキャリア周波
数ｆｃに対して、４ｎ（ｎは任意の整数）倍のサンプリ
ング周波数ｆｓ（＝４ｎ×ｆｃ）でサンプリングする第
１の手段と、キャリア信号１周期分をサンプリングした
信号の１番目から４ｎ番目のうち、「ｋ」番目（ｋは１
からｎまでの整数）の信号からキャリア信号の位相の同
相成分を取り出し、「ｋ＋ｎ」番目の信号からキャリア
信号の位相の直交成分を取り出す第２の手段、もしく
は、「ｋ＋２ｎ」番目の信号からキャリア信号の位相の
同相成分を取り出し、「ｋ＋３ｎ」番目の信号からキャ
リア信号の位相の直交成分を取り出す第３の手段の少な
くともいずれか一方と、キャリア信号の検出開始時点も
しくはキャリア信号の検出開始後予め定められた期間に
検出された位相の同相成分と位相の直交成分とを基準位
相として求める第４の手段と、上記基準位相を求めた以
降に検出した位相を、上記基準位相からの差として検出
する第５の手段とを有することを特徴とする位相検出装
置。
【請求項３】請求項２に記載の位相検出装置であっ
て、上記第５の手段は、上記基準位相を求めた以降に検
出した位相と上記基準位相との差を、外積による計算で
求める手段を有することを特徴とする位相検出装置。
【請求項４】請求項１から請求項３のいずれかに記載
の位相検出装置であって、上記第１の手段は、上記
「ｋ」番目と上記「ｋ＋ｎ」番目でのサンプリングを４
ｎ回毎に繰り返す手段、もしくは、上記「ｋ＋２ｎ」番
目と上記「ｋ＋３ｎ」番目でのサンプリングを４ｎ回毎
に繰り返す手段のいずれか一方を有することを特徴とす
る位相検出装置。
【請求項５】請求項１から請求項３のいずれかに記載
の位相検出装置であって、上記第２の手段は、サンプリ
ングされた上記「ｋ」番目での同相成分の取り出しと上
記「ｋ＋ｎ」番目での直交成分の取り出しを４ｎ回毎に
繰り返す手段を有し、上記第３の手段は、サンプリング
された上記「ｋ＋２ｎ」番目での同相成分の取り出しと
上記「ｋ＋３ｎ」番目での直交成分の取り出しを４ｎ回
毎に繰り返す手段を有することを特徴とする位相検出装
置。
【請求項６】請求項１から請求項３のいずれかに記載
の位相検出装置であって、上記第２の手段で上記「ｋ」
番目にサンプリングされた信号と上記第３の手段で上記
「ｋ＋２ｎ」番目にサンプリングされた信号との差から
上記キャリア信号の同相成分を取り出す手段と、上記第
２の手段で上記「ｋ＋ｎ」番目にサンプリングされた信
号と上記第３の手段で上記「ｋ＋３ｎ」番目にサンプリ
ングされた信号との差から上記キャリア信号の直交成分
を取り出す手段とを有することを特徴とする位相検出装
置。
【請求項７】請求項１から請求項６のいずれかに記載
の位相検出装置を具備したことを特徴とする位相同期回
路。